KR100690960B1 - 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법 - Google Patents

스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법 Download PDF

Info

Publication number
KR100690960B1
KR100690960B1 KR1020040047594A KR20040047594A KR100690960B1 KR 100690960 B1 KR100690960 B1 KR 100690960B1 KR 1020040047594 A KR1020040047594 A KR 1020040047594A KR 20040047594 A KR20040047594 A KR 20040047594A KR 100690960 B1 KR100690960 B1 KR 100690960B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
screen printing
adhesive
curing
manufacturing
Prior art date
Application number
KR1020040047594A
Other languages
English (en)
Other versions
KR20050122482A (ko
Inventor
김상영
김길백
정용진
한준수
황현익
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040047594A priority Critical patent/KR100690960B1/ko
Priority to US11/003,378 priority patent/US7288436B2/en
Publication of KR20050122482A publication Critical patent/KR20050122482A/ko
Application granted granted Critical
Publication of KR100690960B1 publication Critical patent/KR100690960B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 칩 부착을 위한 접착제를 스크린 프린팅에 의해 형성하는 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법에 관한 것으로서, ⒜스크린 프린팅 마스크를 사용하여 기판에 접착제를 스퀴징(squeezing)하는 스크린 프린팅 단계, ⒝접착제에 소정 온도로 열을 가하는 예비 경화(pre-cure) 단계, ⒞기판의 접착제에 반도체 칩을 부착하는 다이 어태치 단계, 및 ⒟접착제를 완전 경화시키는 주 경화 단계를 포함하는 것을 특징으로 한다. 이와 같은 구성을 갖는 본 발명에 따른 반도체 칩 패키지 제조 방법에 따르면, 스크린 프린팅 전후의 물성 변경을 통하여 작업성과 품질이 모두 양호하게 된다. 또한, 주 경화 공정이 진행되는 경화 오븐에서의 패키지 반제품 수량 및 위치별 온도 차이 및 주 경화 단계 수행 전까지 소요되는 시간에 따른 품질 불량을 방지할 수 있으며 경화 시간이 감소될 수 있다. 따라서, 반도체 칩 패키지에 대한 신뢰성과 생산성이 향상될 수 있다.
경화, 큐어, 접착제, 스크린 프린팅, 스퀴징, 다이 어태치

Description

스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법{Manufacturing method having screen printing process for semiconductor chip package}
도 1은 일반적인 칩 스케일 패키지의 일 예를 나타낸 단면도이다.
도 2는 종래 기술에 따른 반도체 칩 패키지 제조 방법을 나타낸 블록도이다.
도 3은 본 발명에 따른 반도체 칩 패키지 제조 방법을 나타낸 블록도이다.
도 4a 내지 도 4d는 본 발명에 따른 반도체 칩 패키지 제조 방법에 의한 제조 공정도이다.
도 5는 본 발명에 따른 반도체 칩 패키지 제조 방법의 주 경화 단계에서 반응열량과 온도와의 관계를 나타낸 그래프이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10; 반도체 칩 패키지 11; 반도체 칩
12; 본딩패드 15; 기판
16; 접속패드 17; 볼 랜드
19; 접착제 21; 본딩와이어
23,25; 봉지부 27; 솔더 볼
51; 마스크 52; 관통구멍
55; 스퀴징 수단
본 발명은 본 발명은 반도체 칩 패키지 제조 방법에 관한 것으로서, 더욱 상세하게는 칩 부착을 위한 접착제를 스크린 프린팅에 의해 형성하는 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법에 관한 것이다.
웨이퍼 조립 공정을 거쳐 집적회로가 형성된 반도체 칩은 외부 환경으로부터의 보호와 용이한 실장 및 동작 신뢰성 확보 등을 위하여 패키지 조립 공정을 거쳐 반도체 칩 패키지로 제작된다. 패키지 조립 기술의 발전으로 반도체 칩 패키지는 크기가 점점 더 작아지고 있는 추세이며, 최근에는 칩 크기에 비하여 패키지 크기가 크게 감소된 여러 가지 형태의 반도체 칩 패키지가 개발되어 왔다.
도 1은 일반적인 반도체 칩 패키지의 일 예를 나타낸 단면도이다.
도 1에 예시되고 있는 반도체 칩 패키지(10)는 WBGA(Wire bonding Ball Grid Array Package)라 불리는 반도체 칩 패키지이다. 이 반도체 칩 패키지(10)는 기판(15)의 중앙 부분에 기판(15)을 관통하여 윈도우(window)(18)가 형성되어 있고, 그 윈도우(18)에 본딩패드(12)가 위치하도록 반도체 칩(11)이 접착제(19)에 의해 부착되어 있으며, 반도체 칩(11)의 본딩패드(12)와 기판(15)의 접속패드(16)가 본딩와이어(21)에 의해 전기적으로 연결되어 있는 구조이다.
반도체 칩(11)과 본딩와이어(21) 및 그 접합 부분은 윈도우(18) 부분에 형성되는 제 1봉지부(23)와 칩 가장자리에 형성되는 제 2봉지부(25)에 의해 보호된다. 기판(15)의 하면에 형성된 볼 랜드(17)에는 외부접속단자로서 솔더 볼(27)이 형성되어 있다. 반도체 칩(11)은 본딩와이어(21)와 접속패드(16) 및 금속배선(도시안됨)을 통하여 기판(15) 하면의 솔더 볼(27)과 전기적으로 연결되어 외부 기판과의 전기적인 연결이 가능하게 된다. 여기서, 기판(15)으로서는 테이프 배선 기판이나 인쇄회로기판 등이 사용된다.
전술한 바와 같은 WBGA 패키지를 비롯하여 FBGA 패키지나 LOC 패키지 등 반도체 칩의 본딩패드 형성면이 기판 또는 리드프레임을 향하도록 부착된 구조의 반도체 칩 패키지는 칩 중앙 부분의 본딩패드가 기판으로부터 개방되어야 하는 구조적 특성상 다이 어태치(die attach)에 일반적으로 잘 알려진 에폭시 도팅(epoxy dotting) 방법을 적용하기가 어렵다. 이와 같은 이유로 시트 형태(sheet type)의 접착수단을 이용하여 다이 어태치를 구현하고 있으나, 시트 형태의 접착수단은 상대적으로 고가이어서 제조 단가의 상승을 초래하기 때문에 최근에는 제조 원가절감 측면에서 스크린 프린팅(screen printing) 방법이 적용되고 있다.
스크린 프린팅은 접착제 도포 영역에 해당되는 부분에 관통구멍이 형성된 마스크(mask)를 기판 위에 올려놓고 스퀴징 수단으로 접착제를 그 관통구멍에 밀어 넣는 방식으로서, 접착제에 대한 두께 및 형상에 대한 제어가 용이하게 이루어질 수 있다. 이와 같은 스크린 프린팅을 이용한 반도체 칩 패키지 제조 과정을 소개하기로 한다.
도 2는 종래 기술에 따른 반도체 칩 패키지 제조 방법을 나타낸 블록도이다.
도 2에 도시된 바와 같은 종래 기술에 따른 반도체 칩 패키지 제조 방법은 기판에 접착제를 도포하는 스크린 프린팅 단계(301)와, 반도체 칩을 기판에 부착시키는 다이 어태치 단계(302)와, 접착제를 완전 경화시키는 경화 단계(303)를 포함한다. 스크린 프린팅 단계(301)에서 소정 점도를 갖는 열경화성 접착제가 기판에 도포되고, 다이 어태치 단계(302)에서 그 접착제 위에 반도체 칩이 부착된다. 그리고, 경화 단계(303)에서 칩 부착에 사용된 열경화성 접착제에 온도를 가하여 완전 경화를 시키게 된다. 후속으로 반도체 칩과 기판을 전기적으로 연결시키는 와이어 본딩 공정, 반도체 칩과 전기적 연결 부분들이 외부환경으로부터 보호될 수 있도록 에폭시 성형 수지 등으로 둘러싸는 몰딩(molding) 공정 등이 진행되어 반도체 칩 패키지의 제조가 완료된다.
그런데, 스크린 프린팅 공정을 포함하는 종래의 반도체 칩 패키지 제조 방법은 스크린 프린팅을 진행할 때 접착제의 점도가 너무 높을 경우에 프린팅 능력(빠짐성)의 저하가 발생되어 작업성이 좋지 않고, 반대로 점도가 낮을 경우에 프린팅 이후 접착제의 레진 블리드 아웃(resin bleed out) 및 다이 어태치 공정 진행시 넘침(over-flow)등으로 인한 공정 불량이 발생되어 품질에 영향을 미치는 문제점이 있었다. 이와 같이 접착제의 물성에 따라 작업성과 품질 측면이 서로 상반되는 문제가 있기 때문에 스크린 프린팅 단계에서 사용되는 접착제는 양 측면을 모두 고려한 적정 수준의 점도를 가져야 한다. 이와 같은 이유로 스크린 프린팅 단계를 포함하는 종래의 반도체 칩 패키지 제조 방법은 스크린 프린팅에 사용되는 접착제에 대한 작업성이나 작업 품질을 모두 향상시키는 데에는 어려움이 있었다.
그리고, 경화 단계는 다이 어태치 단계의 완료 후에 패키지 반제품을 경화 오븐에 대량으로 적재 및 수납한 상태에서 한꺼번에 경화가 이루어질 수 있도록 하고 있기 때문에, 패키지 반제품의 수량 및 위치별 온도 차이로 인한 경화 품질 불량이 발생되는 문제점이 있다.
또한, 종래의 반도체 칩 패키지 제조 방법은 경화 단계가 스크린 프린팅 설비와 같이 독립적으로 설치되어 있고 대량의 패키지 반제품을 수납하여 낮은 온도에서 장시간 경화가 진행되도록 하는 경화 오븐을 이용하기 때문에, 경화에 많은 시간이 소요되고, 다이 어태치 작업이 매거진 단위로 진행되기 때문에 하나의 작업 단위에 대한 작업이 모두 완료될 때까지 또는 작업이 이루어지기 시작할 때까지 단위 장치 내에서의 대기에 많은 시간이 소요됨으로 인하여 다이 어태치 즉시 경화가 이루어지지 못하고 각 자재에 대하여 경화가 이루어지는 시점이 달라져 신뢰성이 저하되는 문제점도 있었다.
본 발명의 목적은 스크린 프린팅 공정을 포함하는 반도체 칩 패키지 제조 방법에 있어서 스크린 프린팅에 사용되는 접착제의 작업성과 작업 품질을 모두 개선할 수 있는 반도체 칩 패키지 제조 방법을 제공하는 데에 있다.
본 발명의 다른 목적은 오븐을 이용하는 경화 공정에서 적재량 및 위치별 온도 차이로 인한 경화 품질 불량을 방지할 수 있는 반도체 칩 패키지 제조 방법을 제공하는 데에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 스크린 프린팅 공정을 갖는 반도 체 칩 패키지 제조 방법은 ⒜스크린 프린팅 마스크를 사용하여 기판에 접착제를 스퀴징(squeezing)하는 스크린 프린팅 단계, ⒝접착제에 소정 온도로 열을 가하는 예비 경화(pre-cure) 단계, ⒞기판의 접착제에 반도체 칩을 부착하는 다이 어태치 단계, 및 ⒟접착제를 완전 경화시키는 주 경화 단계를 포함하는 것을 특징으로 한다.
스크린 프린팅 단계는 소정 점도의 액상 접착제를 스퀴징하는 단계이고, 예비 경화 단계는 그 접착제를 액상 상태에서 겔(gel) 상태로 만들어주는 단계인 것이 바람직하다. 이 경우 예비 경화 단계는 100~200℃의 온도 조건에서 5초~5분간 진행되는 것이 바람직하다. 더욱 바람직하게는 예비 경화 온도가 150±10℃이고 경화 시간이 30±10초가 되도록 한다.
스크린 프린팅 단계에서의 접착제가 겔 상태이고 예비 경화 단계에서 겔 상태의 접착제의 점도를 일정 수준 증가시키는 단계일 수 있다.
이하 첨부 도면을 참조하여 본 발명에 따른 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법을 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 따른 반도체 칩 패키지 제조 방법을 나타낸 블록도이고, 도 4a 내지 도 4d는 본 발명에 따른 반도체 칩 패키지 제조 방법에 의한 제조 공정도이다.
도 3을 참조하면, 본 발명에 따른 반도체 칩 패키지 제조 방법은 기판에 접착제를 도포시키는 스크린 프린팅 단계(101), 접착제에 열을 가하여 일정 수준 점도를 증가시키는 예비 경화 단계(102), 접착제에 반도체 칩을 부착시키는 다이 어태치 단계(103), 접착제를 완전 경화시키는 주 경화 단계(104)를 포함한다.
먼저, 도 4a에서와 같이 기판(15)에 스크린 프린팅 마스크(51)를 올려놓고 접착제(30)를 스퀴징 수단(55)으로 마스크(51)의 관통구멍(52)에 채워 넣는 스크린 프린팅을 진행한다. 접착제(30)는 프린팅 능력(빠짐성)이 좋은 소정 점도를 갖는데 종래에 비하여 점도가 낮은 접착제를 사용하는 것이 바람직하다. 여기서, 접착제로서는 에폭시 수지나 엘라스토머(elastomer) 등 다양한 종류의 접착제가 사용될 수 있다.
다음으로 도 4b에서와 같이 접착제(30)에 열을 가하는 예비 경화 단계가 진행된다. 기판(30) 위에 도포되어 있는 접착제(30)에 열을 가하여 점도를 증가시키는 물성 변경이 이루어지도록 한다. 바람직하게는 접착제의 점도가 20±5%가 증가되도록 한다. 스크린 프린팅 단계에서의 접착제(30)가 액상 상태인 경우 물성을 변경시켜 겔 상태인 b-스테이지(b-stage) 상태가 되도록 하고, 스크린 프린팅 단계에서의 접착제(30)가 b-스테이지 상태인 경우 점도가 일정 수준 증가되도록 하는 것이 바람직하다.
예비 경화 단계에서 접착제(30)가 b-스테이지 상태로 또는 점도가 증가된 b-스테이지 상태가 되도록 하는 물성 변경이 이루어지는 경화 시간과 경화 온도는 사용되는 접착제의 상태와 종류 및 특성에 따라 달라질 수 있으나, 스크린 프린팅 단계에서 액상 상태의 접착제가 도포된 경우 100~200℃의 온도 조건에서 5초~5분간 진행되도록 한다. 통상적으로 예비 경화 온도는 150±10℃ 정도가 적당하고 경화 시간은 30±10초가 적당하다.
예비 경화 단계는 스크린 프린팅 단계 후에 곧바로 진행될 수 있도록 하는 것이 바람직하다. 예비 경화 시간은 작업성을 고려하여 스크린 프린팅 사이클(cycle) 시간 이내로 하는 것이 바람직하다. 통상적인 스크린 프린팅 사이클 시간이 45초이므로 예비 경화 시간은 그 보다 작게, 바람직하게는 30초 정도가 적당하다. 또는, 스크린 프린팅 단계에서의 패키지 반제품 배출 속도 및 배출량에 맞출 수 있도록 일정량의 패키지 반제품 단위로 예비 경화가 이루어지도록 하는 것이 좋다.
다음으로 도 4c에서와 같이 기판(15)의 접착제(30)에 반도체 칩(11)을 부착하는 다이 어태치 단계가 진행된다. 예비 경화 단계 후에 접착제(30)가 b-스테이지 상태이기 때문에 반도체 칩(11)을 부착하는 과정에서 접착제(30)가 칩 주변으로 잘 퍼지지 않게 되어 레진 블리드 아웃과 같은 현상이나 다이 어태치 공정시 접착제의 넘침 등 다이 어태치 이후의 공정에서 접착제로 인한 문제점은 발생되지 않게 된다.
다음으로 도 4d에서와 같이 열을 가하여 접착제(30)를 완전 경화시키는 주 경화 단계를 진행한다. 주 경화 단계는 다이 어태치 단계가 완료된 패키지 반제품을 대량으로 경화 오븐에 수납하여 한꺼번에 이루어진다. 이미 접착제(30)에 대한 경화가 예비 경화 단계에서 어느 정도 진행된 상태이기 때문에 경화 오븐 내에서의 적재량과 적재 위치 및 온도 분포 차이 등에 의한 영향이 크게 감소될 수 있다.
이후 계속해서 와이어본딩 공정이나 몰딩 공정 등과 같은 후속 공정이 진행되어 반도체 칩 패키지의 제조가 완료된다.
전술한 실시예에서와 같은 본 발명에 따른 스크린 프린팅 공정을 갖는 반도 체 칩 패키지 제조 방법은 스크린 프린팅 전에 프린팅 능력(빠짐성)이 좋은 접착제를 사용함으로써 작업성이 향상되고, 스크린 프린팅 후에 접착제를 b-스테이지 상태로 만들어줌으로써 다이 어태치 공정과 그 후속 공정에서 접착제로 인한 문제를 발생시키지 않게 된다. 또한, 스크린 프린팅 후 예비 경화 단계에서 개별 패키지 반제품 단위로 일정 수준 경화가 진행된 상태이기 때문에 주 경화 단계에서 적재량과 적재 위치별 온도 편차로 인한 영향이 감소될 수 있다.
이와 같은 본 발명에 따른 반도체 칩 패키지 제조 방법은 스크린 프린팅 단계를 수행하는 스크린 프린팅 장치에 예비 경화 장치를 인-라인으로 설치하여 스크린 프린팅 후 예비 경화가 곧바로 이루어지도록 함으로서 구현될 수 있다.
Figure 112004027432376-pat00001
위의 표 1은 본 발명에 따른 반도체 칩 패키지 제조 방법의 예비 경화 단계 후 주 경화 단계에서의 온도/시간 경화 조건별 열 영향성을 종래 기술에 따른 반도체 칩 패키지 제조 방법의 경화 단계와 비교하여 나타낸 그래프이다. 그리고 도 5는 본 발명에 따른 반도체 칩 패키지 제조 방법의 주 경화 단계에서 반응열량과 온도와의 관계를 나타낸 그래프이다. Ti는 경화 시작 온도이고, Tp는 경화 최고 온도이며, ΔH는 반응열량이다. "Normal"로 표시된 부분은 예비 경화 단계를 거치지 않 은 종래 반도체 칩 패키지 제조 방법에서의 경화 단계를 나타낸다.
실제 테스트 결과 경화 시작 온도가 종래의 경우 135.294이고, 경화 최고 온도가 152.668로 나타났으며, 반응열량은 9.403으로 나타났다. 예비 경화 단계에서 120℃/20초, 120℃/40초, 130℃/30초, 140℃/20초, 140℃/40초의 조건으로 예비 경화를 진행한 후 주 경화 단계에서의 경화 시작 온도가 평균적으로 예비 경화 단계를 거치지 않은 종래의 경우에 비하여 낮아지는 것으로 나타났다. 또한, 예비 경화 단계에서 120℃/20초, 120℃/40초, 130℃/30초, 140℃/20초, 140℃/40초의 조건으로 예비 경화를 진행한 후 주 경화 단계에서의 경화 최고 온도가 평균적으로 예비 경화 단계를 거치지 않은 경우에 비하여 낮아지는 것으로 나타났다. 여기서, 예비 경화 단계를 진행할 경우, 경화 시작 온도와 경화 최고 온도가 낮아지기 때문에 경화가 빨리 일어나게 되는 것을 알 수 있다.
그리고 본 발명에서와 같이 예비 경화 단계를 진행한 후에 경화 조건별 반응열량이 예비 경화 단계를 거치지 않은 경우를 100%로 하였을 경우에 비하여 97.65%, 89.77%, 94.30%, 88.30%, 87.63%로서 감소되는 것으로 나타났다. 반응열량이 크면 클수록 경화 온도와 경화 시간이 증가된다는 점을 고려할 때, 본 발명과 같은 반도체 칩 패키지 제조 방법은 경화 단계에서의 경화 온도와 경화시간이 감소된다는 것을 알 수 있다.
이와 같은 결과에서 알 수 있는 바와 같이 본 발명의 반도체 칩 패키지 제조 방법은 평균적으로 경화 시작 온도와 경화 최고 온도가 낮아지고 반응열량이 작아져 경화에 소요되는 시간이 감소되고 경화 품질이 우수하게 나타난다.
이상과 같은 본 발명에 따른 반도체 칩 패키지 제조 방법에 의하면, 스크린 프린팅 전후의 물성 변경을 통하여 접착제에 대한 작업성과 작업 품질 모두 양호하게 된다. 또한, 주 경화 공정이 진행되는 경화 오븐에서 대량의 패키지 반제품에 대한 경화가 이루어질 때 적재량과 경화 오븐 내 위치별 온도 차이 및 주 경화 단계 수행 전까지 소요되는 시간에 따른 경화 품질 불량을 방지할 수 있으며, 경화 시간이 감소될 수 있다. 따라서, 반도체 칩 패키지에 대한 신뢰성과 생산성이 향상될 수 있다.

Claims (5)

  1. 본딩패드가 일면에 형성된 반도체 칩과 윈도우를 갖는 기판을 가지며 상기 반도체 칩의 본딩패드 형성면이 상기 기판을 향하도록 부착되고 상기 본딩패드가 상기 윈도우를 통하여 상기 기판으로부터 개방되는 반도체 칩 패키지 제조 방법에 있어서,
    ⒜접착제 도포 영역에 해당되는 부분에 관통구멍이 형성된 스크린 프린팅 마스크(mask)를 상기 기판 위에 올려놓고 액상 접착제를 그 관통구멍에 밀어 넣는 스퀴징(squeezing)에 의하여 스크린 프린팅 하는 스크린 프린팅 단계;
    ⒝상기 스크린 프린팅이 완료된 접착제에 150±10℃의 온도 조건에서 30±10초간 열을 가하여 상기 접착제를 겔(gel) 상태로 만들어 주는 예비 경화(pre-cure) 단계;
    ⒞상기 겔 상태의 접착제 상에 반도체 칩을 부착하여 반도체 칩을 상기 기판에 실장하는 다이 어태치 단계; 및
    ⒟상기 반도체 칩의 실장이 완료된 기판에 열을 가하여 접착제를 완전 경화시키는 주 경화 단계;
    를 포함하는 것을 특징으로 하는 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
KR1020040047594A 2004-06-24 2004-06-24 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법 KR100690960B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040047594A KR100690960B1 (ko) 2004-06-24 2004-06-24 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법
US11/003,378 US7288436B2 (en) 2004-06-24 2004-12-06 Semiconductor chip package manufacturing method including screen printing process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040047594A KR100690960B1 (ko) 2004-06-24 2004-06-24 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법

Publications (2)

Publication Number Publication Date
KR20050122482A KR20050122482A (ko) 2005-12-29
KR100690960B1 true KR100690960B1 (ko) 2007-03-09

Family

ID=35506387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040047594A KR100690960B1 (ko) 2004-06-24 2004-06-24 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법

Country Status (2)

Country Link
US (1) US7288436B2 (ko)
KR (1) KR100690960B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI250629B (en) * 2005-01-12 2006-03-01 Ind Tech Res Inst Electronic package and fabricating method thereof
SG139594A1 (en) * 2006-08-04 2008-02-29 Micron Technology Inc Microelectronic devices and methods for manufacturing microelectronic devices
DE102006053916B3 (de) * 2006-11-15 2008-06-19 Qimonda Ag Verfahren zum Herstellen einer Klebefläche auf einer Oberfläche eines Die-Trägers
KR101510379B1 (ko) * 2008-02-29 2015-04-06 엘지이노텍 주식회사 인쇄회로기판 어셈블리
CN102315186A (zh) * 2010-06-30 2012-01-11 万国半导体股份有限公司 一种通过印刷粘接材料封装的半导体器件及其制造方法
TWI455253B (zh) * 2010-06-30 2014-10-01 Alpha & Omega Semiconductor 一種通過印刷粘接材料封裝的半導體裝置及其製造方法
US20120279651A1 (en) * 2011-05-05 2012-11-08 Wei Gu Epoxy coating on substrate for die attach
JP6196893B2 (ja) * 2012-12-18 2017-09-13 新光電気工業株式会社 半導体装置の製造方法
CN104769713B (zh) 2013-01-09 2017-12-12 晟碟半导体（上海）有限公司 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件
KR101479248B1 (ko) * 2014-05-28 2015-01-05 (주) 씨앤아이테크놀로지 액상 점착제를 이용한 반도체 패키지의 전자파 차폐를 위한 스퍼터링 방법 및 이를 위한 스퍼터링 장치
CN112599426B (zh) * 2021-03-05 2021-05-25 成都先进功率半导体股份有限公司 一种芯片刷胶方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04234193A (ja) * 1990-09-08 1992-08-21 Robert Bosch Gmbh 基板にｓｍｄ構成要素を実装する方法
JP2001068508A (ja) * 1999-08-30 2001-03-16 Sony Chem Corp 実装方法
JP2001156082A (ja) * 1999-11-26 2001-06-08 Seiwa Electric Mfg Co Ltd Ｌｅｄチップの実装方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3010821B2 (ja) 1991-09-12 2000-02-21 松下電器産業株式会社 チップの実装方法
US5844309A (en) * 1995-03-20 1998-12-01 Fujitsu Limited Adhesive composition, semiconductor device using the composition and method for producing a semiconductor device using the composition
US5811879A (en) * 1996-06-26 1998-09-22 Micron Technology, Inc. Stacked leads-over-chip multi-chip module
US6288905B1 (en) * 1999-04-15 2001-09-11 Amerasia International Technology Inc. Contact module, as for a smart card, and method for making same
JP3308938B2 (ja) 1999-07-05 2002-07-29 サンユレック株式会社 電子部品の製造装置及び製造方法
JP2001044607A (ja) 1999-07-30 2001-02-16 Fuji Mach Mfg Co Ltd 半田バンプ形成方法および装置
JP2002137359A (ja) 2000-11-01 2002-05-14 Hitachi Ltd スクリーン印刷機及び印刷方法
AU2003276729A1 (en) * 2002-06-17 2003-12-31 Henkel Corporation Interlayer dielectric and pre-applied die attach adhesive materials

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04234193A (ja) * 1990-09-08 1992-08-21 Robert Bosch Gmbh 基板にｓｍｄ構成要素を実装する方法
JP2001068508A (ja) * 1999-08-30 2001-03-16 Sony Chem Corp 実装方法
JP2001156082A (ja) * 1999-11-26 2001-06-08 Seiwa Electric Mfg Co Ltd Ｌｅｄチップの実装方法

Also Published As

Publication number Publication date
KR20050122482A (ko) 2005-12-29
US7288436B2 (en) 2007-10-30
US20050287708A1 (en) 2005-12-29

Similar Documents

Publication Publication Date Title
US8143110B2 (en) Methods and apparatuses to stiffen integrated circuit package
JP2662190B2 (ja) 電子素子アセンブリおよび再加工方法
US7166252B2 (en) Method for reducing warpage during application and curing of encapsulant materials on a printed circuit board
US6722028B2 (en) Method of making electronic device
US20040106230A1 (en) Multi-die module and method thereof
KR100424382B1 (ko) 열확산기를 부착한 반도체 장치 및 그 제조 방법
KR100690960B1 (ko) 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법
JPH02273946A (ja) 半導体装置の実装構造および実装方法
US7432601B2 (en) Semiconductor package and fabrication process thereof
JPH10308469A (ja) エポキシバリヤーが形成された基板及びこれを用いた半導体パッケージ
US5834336A (en) Backside encapsulation of tape automated bonding device
JP2002343829A (ja) 半導体装置の実装方法
US20010025874A1 (en) Method of forming solder bumps, method of mounting flip chips, and a mounting structure
US20050077080A1 (en) Ball grid array (BGA) package having corner or edge tab supports
JP3561209B2 (ja) フリップチップ実装用バインダー及びこれを用いた半導体装置の製造方法
KR20080074468A (ko) 초음파를 이용한 반도체 칩의 표면실장방법
JP2010135501A (ja) 半導体装置の製造方法
JP2002299809A (ja) 電子部品の実装方法および実装装置
US6812125B1 (en) Substrate for semiconductor packaging
KR100209267B1 (ko) 비.지.에이 패키지의 열방출부 형성방법
JP2002009111A (ja) 半導体フリップ・チップの実装方法
JPH09172103A (ja) 半導体装置及びその半導体装置を実装したガラスエポキシ基板の製造方法
JP5230580B2 (ja) 半導体装置およびその実装方法
KR0127034B1 (ko) 반도체 패키지 및 그 제조방법
JPH1197586A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee