JP3010821B2 - チップの実装方法 - Google Patents

チップの実装方法

Info

Publication number
JP3010821B2
JP3010821B2 JP3232776A JP23277691A JP3010821B2 JP 3010821 B2 JP3010821 B2 JP 3010821B2 JP 3232776 A JP3232776 A JP 3232776A JP 23277691 A JP23277691 A JP 23277691A JP 3010821 B2 JP3010821 B2 JP 3010821B2
Authority
JP
Japan
Prior art keywords
solder
chip
substrate
temperature
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3232776A
Other languages
English (en)
Other versions
JPH0575247A (ja
Inventor
省二 酒見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP3232776A priority Critical patent/JP3010821B2/ja
Publication of JPH0575247A publication Critical patent/JPH0575247A/ja
Application granted granted Critical
Publication of JP3010821B2 publication Critical patent/JP3010821B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はチップの実装方法に係
り、詳しくは、基板の回路パターン上に形成される半田
の量を、チップの品種に応じて変えながら、チップの電
極を基板の回路パターン上に良好に固着するための手段
に関する。
【0002】
【従来の技術】IC,LSI,抵抗チップ、コンデンサ
チップなどのチップを基板に実装する工程は、基板の回
路パターン上に半田を形成する工程、チップ実装機によ
りこの半田上にチップを搭載する工程、半田をリフロー
装置により加熱処理して、チップの電極を回路パターン
上に固着する工程から成っている。
【0003】基板の回路パターン上に半田を形成する手
段としては、スクリーン印刷機により回路パターン上に
クリーム半田を塗布する手段と、半田メッキ手段や半田
レベラ手段により回路パターン上に半田を形成する手段
に大別される。後者の手段により形成された半田は、一
般に半田プリコートと呼ばれている。
【0004】
【発明が解決しようとする課題】ところが前者すなわち
スクリーン印刷機により回路パターン上にクリーム半田
を塗布する手段では、チップ実装機でチップを搭載した
ときに、クリーム半田がつぶされ、またリフロー装置に
より半田を加熱処理する際に、溶融半田により回路の短
絡の原因になる半田ブリッジや半田ボールが発生しやす
い問題点があった。
【0005】また後者すなわち半田プリコート手段で
は、チップの品種に関係なく、一定の厚さの半田しか形
成できない問題点があった。すなわち半田の量はチップ
の品種によって変えることが望ましく、半田の量を変え
るためには、半田の厚さを変えねばならないが、半田プ
リコート手段では、半田の厚さはすべて一定となり、チ
ップの品種によって半田の厚さを変えることは実際上き
わめて困難であった。また半田プリコートはフラックス
を有しないため、チップ実装を行うにあたっては、半田
のヌレ性改善のために半田プリコート上にフラックスを
塗布せねばならず、それだけ工程が多くなって手間を要
する問題点があった。
【0006】そこで本発明は、上記従来手段の問題点を
解消できる新規なチップの実装手段を提供することを目
的とする。
【0007】
【課題を解決するための手段】このために本発明は、 (1)高沸点溶剤、低温活性剤及び高温活性剤を混入し
て成るクリーム半田を、スクリーン印刷機により基板の
回路パターン上に塗布する工程と、 (2)上記基板をリフロー装置により加熱して、上記低
温活性剤のみを活性化させ、次いで冷却することによ
り、固化した半田の表面に高沸点溶剤を含有するフラッ
クスの薄膜を生じさせる工程と、 (3)チップ実装機によりチップの電極を固化した半田
の表面のフラックスに粘着させて搭載する工程と、 (4)上記基板をリフロー装置により上記(2)の工程
よりも高温度で加熱して上記高温活性剤を活性化させ、
上記チップの電極を半田により上記回路パターン上に固
着する工程と、からチップの実装方法を構成している。
また好ましくは、前記(4)の工程において、前記高沸
点溶剤を気化させる。
【0008】
【作用】上記構成によれば、スクリーン印刷機のスクリ
ーンマスクのパターン孔の寸法形状を変えることによ
り、回路パターン上の半田の量を加減できる。また低温
活性剤と高温活性剤を混入することにより、前後2回の
リフローにおける半田のヌレ性を向上でき、更には高沸
点溶剤を混入することにより、チップの電極を半田に粘
着させて、第2回目のリフローを行い、チップの電極を
回路パターン上に確実に固着することができる。
【0009】
【実施例】次に、図面を参照しながら本発明の実施例を
説明する。
【0010】図1(a)〜(d)は、チップ実装の工程
を示している。図1(a)はスクリーン印刷機11によ
り、基板1の回路パターン2上に、クリーム半田3を塗
布している様子を示している。12はスキージ、13は
スクリーンマスクである。基板1をスクリーンマスク1
3上の下面に近接させ、スキージ12を摺動させること
により、パターン孔14を通して、回路パターン2上に
クリーム半田3が塗布される。クリーム半田3の塗布量
は、チップの品種に応じて変えることが望ましいが、本
手段によれば、パターン孔14の形状寸法を変えること
により、クリーム半田3の塗布量を簡単に加減すること
ができる。
【0011】クリーム半田3のフラックス中には、低温
活性剤、高温活性剤、及び高沸点溶剤が混入されてい
る。低温活性剤は、比較的低温度(例えば200°C以
下)で活性化し、半田のヌレ性を向上させるものであ
り、例えば融点192°Cのアニリン塩酸塩が使用でき
る。また高温活性剤は高温度(例えば220°C以上)
で活性化し、半田のヌレ性を向上させるものであり、例
えば融点226°Cのジエチルアミン塩酸塩が使用でき
る。また高沸点溶剤は、リフロー後も粘着性を保持する
ものであり、後述するようにチップを半田に付着させる
作用を有する。なお高沸点溶剤としては、例えばフタル
酸ジオクチルが適用できる。勿論、クリーム半田に上記
以外の改良剤を混入してもよいものである。
【0012】図1(b)はスクリーン印刷機11により
クリーム半田3を塗布した後、第1回目のリフローを行
っている様子を示している。21はリフロー装置であっ
て、22は基板1を搬送するコンベヤ、23はヒータ、
24はファン、25は加熱室である。
【0013】このリフロー装置21は、低温活性剤のみ
が活性化し、高温活性剤は活性化しない程度の温度に基
板1を加熱する。このようにクリーム半田3を半田粉末
の融点よりも高く、且つ比較的低温で加熱処理した後、
冷却すると、半田3は固化し、その表面に上記高沸点溶
剤を含有するフラックスaの薄膜が生じる。図1(b)
部分拡大図に示すように、回路パターン2上で固化した
半田3は、半田メッキや半田レベラとほぼ同様の半田プ
リコートとなっている。なおフラックスaや半田プリコ
ート表面が酸化すると、ヌレ性が劣化するので、このリ
フローは、チッソリフローや気相リフローなどの非酸素
雰囲気中で行うことが望ましい。
【0014】図1(c)は、チップ実装機31の移載ヘ
ッド32により、チップPを半田3上に搭載している様
子を示している。33はチップPを吸着するノズルであ
る。チップPの電極Eは、半田3上に着地するが、半田
3上には粘着性のある高沸点溶剤を含有するフラックス
aが薄膜状に付着しているため、チップPの電極Eは
化した半田3の表面のフラックスaに位置ずれしないよ
うにしっかり粘着される。
【0015】図1(d)は、第2回目のリフローを行っ
ている様子を示している。このリフロー装置21は、高
温活性剤が活性化し、また好ましくはフラックスa中の
高沸点溶剤が気化するように、高温度で基板1を加熱す
る。なおこの第2回目のリフローも、半田3の劣化防止
等のために、非酸素雰囲気中で行うことが望ましい。
【0016】図2は、以上のようにしてチップ実装が終
了した基板1を示している。図示するように、高温活性
剤の活性化により、半田3はヌレ性良くチップPの電極
Eを基板1の回路パターン2上に固着している。
【0017】
【発明の効果】以上説明したように本発明によれば、
来のクリーム半田や半田プリコート部の問題点を解消
し、チップの電極を基板の回路パターン上に確実に固着
することができる。しかも、チップの品種に応じて、半
田の量を調整することができ、また短絡の原因となる半
田ブリッジや半田ボールが生じることもなく、チップを
基板に良好に実装できる。また(4)の工程において、
チップの電極を固化した半田の表面のフラックスに粘着
させて搭載することにより、チップを位置ずれなく回路
パターンに半田付けすることができる。
【図面の簡単な説明】
【図1】本発明に係るチップの実装工程図
【図2】本発明に係る実装後のチップの正面図
【符号の説明】
1 基板 2 回路パターン 3 クリーム半田 11 スクリーン印刷機 21 リフロー装置 31 チップ実装機

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】(1)高沸点溶剤、低温活性剤及び高温活
    性剤を混入して成るクリーム半田を、スクリーン印刷機
    により基板の回路パターン上に塗布する工程と、 (2)上記基板をリフロー装置により加熱して、上記低
    温活性剤のみを活性化させ、次いで冷却することによ
    り、固化した半田の表面に高沸点溶剤を含有するフラッ
    クスの薄膜を生じさせる工程と、 (3)チップ実装機によりチップの電極を固化した半田
    の表面のフラックスに粘着させて搭載する工程と、 (4)上記基板をリフロー装置により上記(2)の工程
    よりも高温度で加熱して上記高温活性剤を活性化させ、
    上記チップの電極を半田により上記回路パターン上に固
    着する工程と、 から成ることを特徴とするチップの実装方法。
  2. 【請求項2】前記(4)の工程において、前記高沸点溶
    剤を気化させることを特徴とする請求項1記載のチップ
    の実装方法。
JP3232776A 1991-09-12 1991-09-12 チップの実装方法 Expired - Fee Related JP3010821B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3232776A JP3010821B2 (ja) 1991-09-12 1991-09-12 チップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3232776A JP3010821B2 (ja) 1991-09-12 1991-09-12 チップの実装方法

Publications (2)

Publication Number Publication Date
JPH0575247A JPH0575247A (ja) 1993-03-26
JP3010821B2 true JP3010821B2 (ja) 2000-02-21

Family

ID=16944562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3232776A Expired - Fee Related JP3010821B2 (ja) 1991-09-12 1991-09-12 チップの実装方法

Country Status (1)

Country Link
JP (1) JP3010821B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100690960B1 (ko) 2004-06-24 2007-03-09 삼성전자주식회사 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법

Also Published As

Publication number Publication date
JPH0575247A (ja) 1993-03-26

Similar Documents

Publication Publication Date Title
US5615827A (en) Flux composition and corresponding soldering method
JP3010821B2 (ja) チップの実装方法
JP2003078242A (ja) プリント基板の部分はんだ付け方法
JP3193962B2 (ja) ソルダーペースト
JP3648697B2 (ja) ソルダーペースト組成物、はんだパッドを有するプリント配線板の製造方法及び電子部品実装回路基板の製造方法
JP3965795B2 (ja) 電子部品の半田付け方法
JP3649116B2 (ja) 半田バンプの形成方法
JPH098446A (ja) プリント基板の高密度実装方法
JPS63299855A (ja) ハンダ付け方法
JPS58190013A (ja) チツプ部品およびチツプ部品のはんだ付け方法
JPH0685445A (ja) 両面実装工法
JPH08236921A (ja) 電子部品の半田付け方法
JP2000068639A (ja) 電子部品の半田付け方法
JP2000151056A (ja) パッケージ
JP2661549B2 (ja) 電子部品の実装方法
JPH0856071A (ja) はんだバンプ形成方法
JP3516983B2 (ja) プリント基板の製造方法並びに表面実装部品の実装方法
JP2639288B2 (ja) Qfp実装方法
JPH0697640A (ja) 電子部品の半田付方法
JPH03262191A (ja) プリント基板のはんだコート方法
KR19990012613A (ko) 반도체 집적회로 및 전자 부품의 회로기판 실장방법
JP2000052082A (ja) チップ部品用ソルダペースト
JP2004304098A (ja) プリント基板のリフロー方法
JPS58105594A (ja) 混成集積回路装置の製造方法
JP2003086631A (ja) 狭ピッチワークのはんだ付け方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees