JP2000068639A - 電子部品の半田付け方法 - Google Patents
電子部品の半田付け方法Info
- Publication number
- JP2000068639A JP2000068639A JP23725398A JP23725398A JP2000068639A JP 2000068639 A JP2000068639 A JP 2000068639A JP 23725398 A JP23725398 A JP 23725398A JP 23725398 A JP23725398 A JP 23725398A JP 2000068639 A JP2000068639 A JP 2000068639A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- soldering
- solder paste
- paste
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 リフロー半田付けによって電子部品を基板に
実装する場合、その半田付け部にボイドが発生すること
を極力防止する。 【解決手段】 基板１に半田ペースト８を供給した後、
半田ペースト８上に電子部品を搭載してリフロー半田付
けする前に、半田ペースト８をその中の粉末半田が溶融
しない程度の温度（７０℃〜１５０℃）で加熱する。こ
れによれば、電子部品を搭載する前の工程で、半田ペー
スト８を加熱するので、その時、フラックス中の低沸点
の成分が蒸発する。このため、リフロー半田付け時に蒸
気が発生することを極力防止でき、ボイドとして残留す
ることを極力防止できる。
実装する場合、その半田付け部にボイドが発生すること
を極力防止する。 【解決手段】 基板１に半田ペースト８を供給した後、
半田ペースト８上に電子部品を搭載してリフロー半田付
けする前に、半田ペースト８をその中の粉末半田が溶融
しない程度の温度（７０℃〜１５０℃）で加熱する。こ
れによれば、電子部品を搭載する前の工程で、半田ペー
スト８を加熱するので、その時、フラックス中の低沸点
の成分が蒸発する。このため、リフロー半田付け時に蒸
気が発生することを極力防止でき、ボイドとして残留す
ることを極力防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は、リフロー半田付け
によって電子部品を半田付けする方法に係り、特にリフ
ロー半田付け時にフラックスから発生する蒸気を減少さ
せ、ボイドとして残ることを防止しようとしたものに関
する。
によって電子部品を半田付けする方法に係り、特にリフ
ロー半田付け時にフラックスから発生する蒸気を減少さ
せ、ボイドとして残ることを防止しようとしたものに関
する。
【０００２】
【従来の技術】半田付け部にボイドが残留することを防
止する技術として特開昭６３−３００５１９号公報に開
示されたものがある。これは、半導体チップを半田付け
によってヒートシンクにダイボンディングしてなる半導
体装置において、ダイボンディング面を、その縁部より
も中央部ほど隆起した傾斜面として形成するというもの
である。
止する技術として特開昭６３−３００５１９号公報に開
示されたものがある。これは、半導体チップを半田付け
によってヒートシンクにダイボンディングしてなる半導
体装置において、ダイボンディング面を、その縁部より
も中央部ほど隆起した傾斜面として形成するというもの
である。
【０００３】このようにすれば、半導体チップとダイボ
ンディング面との間に介装された半田の厚みは、ダイボ
ンディング面の中央部から縁部側にいくほど厚くなる。
このため、ダイボンディング作業時における半田の溶融
および凝固は、まず、ダイボンディング面の中央部付近
から始まり、その縁部へと徐々に進んで行くことにな
る。このため、半導体チップとヒートシンクとの間に存
在していた空気は順次押し出されて外部に放出されるこ
ととなり、半導体チップとヒートシンクとの間の隙間に
存在する空気がボイドとして半田付け部に残留すること
を防止できるというものである。
ンディング面との間に介装された半田の厚みは、ダイボ
ンディング面の中央部から縁部側にいくほど厚くなる。
このため、ダイボンディング作業時における半田の溶融
および凝固は、まず、ダイボンディング面の中央部付近
から始まり、その縁部へと徐々に進んで行くことにな
る。このため、半導体チップとヒートシンクとの間に存
在していた空気は順次押し出されて外部に放出されるこ
ととなり、半導体チップとヒートシンクとの間の隙間に
存在する空気がボイドとして半田付け部に残留すること
を防止できるというものである。
【０００４】
【発明が解決しようとする課題】リフロー半田付けによ
って電子部品を回路基板に実装する場合、従来では、ま
ず、回路基板に半田ペーストを印刷或いはノズル等によ
り塗布し、その後、半田ペーストの塗布部に電子部品を
搭載し、そして、リフロー半田付けを行う。
って電子部品を回路基板に実装する場合、従来では、ま
ず、回路基板に半田ペーストを印刷或いはノズル等によ
り塗布し、その後、半田ペーストの塗布部に電子部品を
搭載し、そして、リフロー半田付けを行う。
【０００５】上記半田ペーストは、粉末半田とフラック
スとを混練したもので、そのフラックス中には、ロジ
ン、活性剤、増粘剤、チクソ剤、溶剤などの様々な成分
が含まれている。このため、リフロー半田付け時に、半
田ペーストが加熱されると、フラックス中の低沸点の成
分が蒸発し、半田付け部にいわゆるボイドとして残留す
るという問題を生ずる。特に、電子部品がパワートラン
ジスタのような比較的大きな半田付け面積をもったもの
では、リフロー半田付け時に発生した蒸気は電子部品と
基板との間から抜け出し難く、ボイドとして残留する傾
向が高い。
スとを混練したもので、そのフラックス中には、ロジ
ン、活性剤、増粘剤、チクソ剤、溶剤などの様々な成分
が含まれている。このため、リフロー半田付け時に、半
田ペーストが加熱されると、フラックス中の低沸点の成
分が蒸発し、半田付け部にいわゆるボイドとして残留す
るという問題を生ずる。特に、電子部品がパワートラン
ジスタのような比較的大きな半田付け面積をもったもの
では、リフロー半田付け時に発生した蒸気は電子部品と
基板との間から抜け出し難く、ボイドとして残留する傾
向が高い。
【０００６】このように、半田ペースト中の低沸点成分
が蒸発することによって発生した蒸気は、前述の特開昭
６３−３００５１９号公報に開示された構造では、外部
に逃がすことはできず、その解決が強く望まれている。
が蒸発することによって発生した蒸気は、前述の特開昭
６３−３００５１９号公報に開示された構造では、外部
に逃がすことはできず、その解決が強く望まれている。
【０００７】本発明は上記の事情に鑑みてなされたもの
で、その目的は、リフロー半田付けによって電子部品を
実装する場合に、その半田付け部にボイドが発生するこ
とを極力防止できる電子部品の半田付け方法を提供する
にある。
で、その目的は、リフロー半田付けによって電子部品を
実装する場合に、その半田付け部にボイドが発生するこ
とを極力防止できる電子部品の半田付け方法を提供する
にある。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の電子部品の半田付け方法は、電子部品を
半田付けしようとする部材にリフロー半田付けによって
半田付けするものにおいて、前記実装対象物に半田ペー
ストを供給する工程と、前記半田ペーストを当該半田ペ
ースト中の半田の溶融温度以下で加熱する工程と、前記
半田ペースト上に前記電子部品を搭載する工程と、前記
半田ペーストをリフロー加熱して当該半田ペースト中の
半田を溶融させ、前記電子部品を前記実装対象物に半田
付けする工程とを順に実行することを特徴とするもので
ある。
めに、本発明の電子部品の半田付け方法は、電子部品を
半田付けしようとする部材にリフロー半田付けによって
半田付けするものにおいて、前記実装対象物に半田ペー
ストを供給する工程と、前記半田ペーストを当該半田ペ
ースト中の半田の溶融温度以下で加熱する工程と、前記
半田ペースト上に前記電子部品を搭載する工程と、前記
半田ペーストをリフロー加熱して当該半田ペースト中の
半田を溶融させ、前記電子部品を前記実装対象物に半田
付けする工程とを順に実行することを特徴とするもので
ある。
【０００９】この構成によれば、電子部品を搭載する前
の工程で、半田ペーストが半田の溶融温度以下で加熱さ
れるので、その時、フラックス中の低沸点の成分が蒸発
する。このため、リフロー半田付け時に蒸気が発生せ
ず、発生してもその量は少ないので、半田付け部にいわ
ゆるボイドとして残留することを極力防止できる。
の工程で、半田ペーストが半田の溶融温度以下で加熱さ
れるので、その時、フラックス中の低沸点の成分が蒸発
する。このため、リフロー半田付け時に蒸気が発生せ
ず、発生してもその量は少ないので、半田付け部にいわ
ゆるボイドとして残留することを極力防止できる。
【００１０】
【発明の実施の形態】以下、本発明の一実施例を電子部
品をセラミック基板にリフロー半田付けによって実装す
る場合に適用して図面を参照しながら説明する。図１は
電子部品を実装した後のセラミック基板（以下、基板）
１を示すもので、基板１上の導体２に例えばセラミック
コンデンサ３、ＩＣ４、パワートランジスタ５、ターミ
ナル６等が半田７によって接続されている。
品をセラミック基板にリフロー半田付けによって実装す
る場合に適用して図面を参照しながら説明する。図１は
電子部品を実装した後のセラミック基板（以下、基板）
１を示すもので、基板１上の導体２に例えばセラミック
コンデンサ３、ＩＣ４、パワートランジスタ５、ターミ
ナル６等が半田７によって接続されている。
【００１１】これらの電子部品のリフロー半田付けによ
る実装方法を説明するに、基板１には、図２に示すよう
に、導体２が予め所定の回路パターンで形成されてい
る。そして、第１工程（ペースト塗布工程）では、その
導体２上に半田ペースト８をスクリーン印刷手段、ノズ
ル等による供給手段によって塗布する。
る実装方法を説明するに、基板１には、図２に示すよう
に、導体２が予め所定の回路パターンで形成されてい
る。そして、第１工程（ペースト塗布工程）では、その
導体２上に半田ペースト８をスクリーン印刷手段、ノズ
ル等による供給手段によって塗布する。
【００１２】そして、次の第２工程（プレヒート工程）
で、導体２上の半田ペースト８を、大気または窒素もし
くは水素の雰囲気で、或る温度、例えば８０℃〜１５０
℃、具体的には７０℃で１分間加熱するプレヒートを行
う。半田ペースト８は、粉末半田とフラックスとを混練
したもので、そのフラックス中には、ロジン、活性剤、
増粘剤、チクソ剤、溶剤などの様々な成分を含んでい
る。そして、プレヒートにより半田ペースト８中に含ま
れている上記のような成分のうち、低沸点成分（１５０
℃よりも低い温度で蒸発する成分）が蒸発する。このと
き、半田ペースト８上には、まだ電子部品等が搭載され
ていないので、低沸点成分の蒸気は、半田ペースト８の
上面等から外部に自由に逃げ出る。また、半田ペースト
８中には、吸湿した水分が含まれているが、この水分も
プレヒートにより蒸発し、外部に逃げ出る。
で、導体２上の半田ペースト８を、大気または窒素もし
くは水素の雰囲気で、或る温度、例えば８０℃〜１５０
℃、具体的には７０℃で１分間加熱するプレヒートを行
う。半田ペースト８は、粉末半田とフラックスとを混練
したもので、そのフラックス中には、ロジン、活性剤、
増粘剤、チクソ剤、溶剤などの様々な成分を含んでい
る。そして、プレヒートにより半田ペースト８中に含ま
れている上記のような成分のうち、低沸点成分（１５０
℃よりも低い温度で蒸発する成分）が蒸発する。このと
き、半田ペースト８上には、まだ電子部品等が搭載され
ていないので、低沸点成分の蒸気は、半田ペースト８の
上面等から外部に自由に逃げ出る。また、半田ペースト
８中には、吸湿した水分が含まれているが、この水分も
プレヒートにより蒸発し、外部に逃げ出る。
【００１３】なお、上記の低沸点成分とは、ロジンなど
の常温固体成分を溶解し、ペースト化するために用いら
れる溶剤（従って、導体２への印刷後は不要）や、部品
粘着性、リフロー特性に影響を与えない成分である。粉
末半田としては、一般的には共晶半田が用いられ、その
溶融温度は１８３℃前後であるから、プレヒートにより
粉末半田が溶融することはない。従って、第２工程のプ
レヒートは、半田ペースト８の粉末半田が溶融せず、フ
ラックス中の部品粘着性やリフロー特性等に影響を与え
ない成分が気化するような温度と時間で半田ペースト８
を加熱する工程ということができる。
の常温固体成分を溶解し、ペースト化するために用いら
れる溶剤（従って、導体２への印刷後は不要）や、部品
粘着性、リフロー特性に影響を与えない成分である。粉
末半田としては、一般的には共晶半田が用いられ、その
溶融温度は１８３℃前後であるから、プレヒートにより
粉末半田が溶融することはない。従って、第２工程のプ
レヒートは、半田ペースト８の粉末半田が溶融せず、フ
ラックス中の部品粘着性やリフロー特性等に影響を与え
ない成分が気化するような温度と時間で半田ペースト８
を加熱する工程ということができる。
【００１４】さて、上記の第２工程を行った後、直ち
に、図３に示すように、半田ペースト８上にセラミック
コンデンサ３、ＩＣ４、パワートランジスタ５、ターミ
ナル６等を搭載し、大気または窒素もしくは水素の雰囲
気中で基板１を粉末半田の溶融温度に加熱して半田付け
する第３工程（リフロー加熱工程）を行う。これにより
半田ペースト８中の粉末半田が溶融し、セラミックコン
デンサ３、ＩＣ４、パワートランジスタ５、ターミナル
６等が導体２に半田付けされる。なお、リフロー工程に
おける加熱温度と時間との関係（温度プロフィル）の一
例を図４に示す。
に、図３に示すように、半田ペースト８上にセラミック
コンデンサ３、ＩＣ４、パワートランジスタ５、ターミ
ナル６等を搭載し、大気または窒素もしくは水素の雰囲
気中で基板１を粉末半田の溶融温度に加熱して半田付け
する第３工程（リフロー加熱工程）を行う。これにより
半田ペースト８中の粉末半田が溶融し、セラミックコン
デンサ３、ＩＣ４、パワートランジスタ５、ターミナル
６等が導体２に半田付けされる。なお、リフロー工程に
おける加熱温度と時間との関係（温度プロフィル）の一
例を図４に示す。
【００１５】このように本実施例では、リフロー加熱工
程の前にプレヒート工程を行って低沸点成分、水分を蒸
発させているので、最後のリフロー工程では、半田ペー
スト８の成分の蒸発がなく、蒸発があっても、その量は
少ない。このため、比較的大きな半田付け面積をもった
パワートランジスタ５でも、その半田付け部にボイドが
形成されず、或いは、ボイドが形成されてもその量は少
なくなる。
程の前にプレヒート工程を行って低沸点成分、水分を蒸
発させているので、最後のリフロー工程では、半田ペー
スト８の成分の蒸発がなく、蒸発があっても、その量は
少ない。このため、比較的大きな半田付け面積をもった
パワートランジスタ５でも、その半田付け部にボイドが
形成されず、或いは、ボイドが形成されてもその量は少
なくなる。
【００１６】なお、本発明は上記し且つ図面に示す実施
例に限定されるものではなく、例えばパワートランジス
タ５を半田付けする場合に限られず、電子部品を実装す
る場合に広く適用でき、また、電子部品を半田付けする
実装対象物としては基板１に限られない等、その要旨を
逸脱しない範囲で種々変更して実施できる。
例に限定されるものではなく、例えばパワートランジス
タ５を半田付けする場合に限られず、電子部品を実装す
る場合に広く適用でき、また、電子部品を半田付けする
実装対象物としては基板１に限られない等、その要旨を
逸脱しない範囲で種々変更して実施できる。
【図１】本発明の一実施例を示す実装後の基板を示す断
面図
面図
【図２】基板に半田ペーストを印刷した状態で示す断面
図
図
【図３】半田ペースト上に電子部品を装着した状態で示
す断面図
す断面図
【図４】リフロー加熱工程の温度プロファイル図
図中、１は基板、２は導体（実装対象物）、５はパワー
トランジスタ（電子部品）、８は半田ペーストである。
トランジスタ（電子部品）、８は半田ペーストである。
Claims (1)
- 【請求項１】 電子部品を半田付けしようとする部材に
リフロー半田付けによって半田付けするものにおいて、 前記実装対象物に半田ペーストを供給する工程と、 前記半田ペーストを当該半田ペースト中の半田の溶融温
度以下で加熱する工程と、 前記半田ペースト上に前記電子部品を搭載する工程と、 前記半田ペーストをリフロー加熱して当該半田ペースト
中の半田を溶融させ、前記電子部品を前記実装対象物に
半田付けする工程とを順に実行してなる電子部品の半田
付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23725398A JP2000068639A (ja) | 1998-08-24 | 1998-08-24 | 電子部品の半田付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23725398A JP2000068639A (ja) | 1998-08-24 | 1998-08-24 | 電子部品の半田付け方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000068639A true JP2000068639A (ja) | 2000-03-03 |
Family
ID=17012677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23725398A Pending JP2000068639A (ja) | 1998-08-24 | 1998-08-24 | 電子部品の半田付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000068639A (ja) |
-
1998
- 1998-08-24 JP JP23725398A patent/JP2000068639A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6550667B2 (en) | Flux composition and soldering method for high density arrays | |
| US5615827A (en) | Flux composition and corresponding soldering method | |
| JPH09232742A (ja) | 電子回路装置の製造方法 | |
| US20070228115A1 (en) | Method of manufacturing an electronic component | |
| JP3965795B2 (ja) | 電子部品の半田付け方法 | |
| JP3232872B2 (ja) | はんだバンプの形成方法 | |
| JP2001358452A (ja) | 電子部品の実装方法 | |
| JP2000068639A (ja) | 電子部品の半田付け方法 | |
| JP3360778B2 (ja) | 半導体装置の半田付け方法 | |
| JPH08108292A (ja) | はんだ付け方法 | |
| JP3591344B2 (ja) | バンプ付電子部品の実装方法 | |
| JP3010821B2 (ja) | チップの実装方法 | |
| JP3417281B2 (ja) | バンプ付電子部品の実装方法 | |
| JPH08213746A (ja) | フラツクス | |
| JP2872181B2 (ja) | 印刷配線板の表面処理方法 | |
| JP2000176678A (ja) | クリームはんだ及びそれを用いた実装製品 | |
| JP2000049450A (ja) | 電子部品の半田付け方法 | |
| JPH0685445A (ja) | 両面実装工法 | |
| JPH1012992A (ja) | 実装方法及び電子部品収容パレツト | |
| JP2001326452A (ja) | プリント基板実装方法 | |
| JPH0856071A (ja) | はんだバンプ形成方法 | |
| JPH11238961A (ja) | 電子部品の半田付け方法 | |
| JP2769160B2 (ja) | 電子部品取付方法 | |
| JP2002178140A (ja) | 鉛フリーはんだ用のリフロー方法 | |
| JPH09277081A (ja) | はんだペーストおよびそれを用いた電子回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20041105 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20070124 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070130 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20070327 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070522 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070718 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20071114 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20071214 |