JPH08108292A - はんだ付け方法 - Google Patents

Abstract

(57)【要約】 【目的】 電子部品を電子回路基板４１に、フラックス
なしで、良好にはんだ付けできるようにする。 【構成】 共晶はんだ層１１の表面に、表面張力の小さ
いはんだ層２１を被覆した２層はんだを製作し、この２
層はんだに、熱分解性もしくは蒸発性の溶剤を混合して
はんだペーストを製作し、このはんだペーストを還元雰
囲気（水素雰囲気）に維持されたリフロー炉内で電子回
路基板４１に供給する。還元雰囲気によりはんだ付け部
の酸化膜を除去するとともに、前記はんだ層２１の作用
により共晶はんだ層１１の表面張力を低下させて、フラ
ックスなしで、はんだの濡れ性を確保でき、良好なはん
だ付けを実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、はんだ付けをフラック
スなしで良好に実施できる無洗浄化はんだ付け方法に関
するもので、特に電子回路基板にトランジスタ、抵抗、
コンデンサ、振動子等の種々の電子部品をフラックスな
しではんだ付けできる方法として有効なものである。

【０００２】

【従来の技術】従来、この種の無洗浄化はんだ付け方法
としては、還元雰囲気（例えば、Ｈ₂）中で、フラック
スを使用せずに、電子部品を回路基板にはんだ付けする
ものが知られている。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来方法では、フラックスを使用していないため、はんだ
の濡れ性を確保するためには、はんだ付け温度（リフロ
ー炉温度）を３５０°Ｃ以上の高温に設定する必要があ
った。すなわち、３５０°Ｃでの還元雰囲気でリフロー
することにより、はんだ付け母材（回路基板および電子
部品）側の表面張力を増大して、はんだの濡れ性を確保
するようにしている。

【０００４】そのため、従来方法は、パワートランジス
タのごとき高温耐熱部品しか適用できない。従って、高
温耐熱性を有してない他の部品を回路基板に搭載する場
合には、フラックスを含むはんだを用いて、フラックス
の作用で濡れ性を確保して、２３５°Ｃという比較的低
温ではんだ付けを行うようにしている。このフラックス
を含むはんだを用いる場合には、フラックス残渣が生じ
るため、電子回路の電気絶縁信頼性を確保できない。そ
のため、はんだ付け後に、トリクロロエタンやフロンと
いった洗浄剤を用いて、はんだ付け部を洗浄する必要が
あり、洗浄廃液の無公害化といった環境問題への対応等
が必要となるので、製造コストの上昇を招く。

【０００５】本発明は上記点に鑑みてなされたもので、
２２０°Ｃ〜２４０°Ｃ程度の比較的低温においても、
はんだの濡れ性を確保でき、電子部品をフラックスなし
で（すなわち無洗浄化で）、良好にはんだ付けを行うこ
とができるはんだ付け方法を提供することを目的とす
る。

【０００６】

【課題を解決するための手段】本発明は上記目的を達成
するため、以下の技術的手段を採用する。請求項１記載
の発明では、主はんだ層（１１）の表面に、表面張力の
小さいはんだ層（２１）を被覆して２層はんだを製作す
る工程（１０、２０）と、この２層はんだをはんだ付け
対象物（４１）の必要箇所に供給する工程（４０）と、
このはんだ付け対象物（４１）を還元雰囲気中にてはん
だ付け温度に加熱してはんだ付けを行う工程（６０）
と、を有するはんだ付け方法を特徴としている。

【０００７】請求項２記載の発明では、主はんだ層（１
１）の表面に、表面張力の小さいはんだ層（２１）を被
覆して２層はんだを製作する工程（１０、２０）と、こ
の２層はんだに、はんだ付け温度にて熱分解、もしくは
蒸発する溶剤（３１）を混合してはんだペーストを製作
する工程（３０）と、このはんだペーストを電子回路基
板（４１）の必要箇所に供給する工程（４０）と、この
はんだペースト供給後に、電子部品を前記電子回路基板
（４１）に搭載する工程（５０）と、前記電子回路基板
（４１）を還元雰囲気中にてはんだ付け温度に加熱し
て、電子回路基板（４１）と電子部品とのはんだ付けを
行う工程（６０）と、を有するはんだ付け方法を特徴と
している。

【０００８】請求項３記載の発明では、請求項１または
２に記載のはんだ付け方法において、前記主はんだ層
（１１）は、Ｓｎ−Ｐｂ系の共晶はんだからなり、前記
表面張力の小さいはんだ層（２１）は、Ｓｎ−Ｐｂ−Ｂ
ｉ系、 Ｓｎ−Ｐｂ−Ｉｎ系、およびＳｎ−Ｐｂ−Ｓｂ
系のいずれか１つからなることを特徴とする。

【０００９】なお、上記各手段の括弧内の符号は、後述
する実施例記載の具体的手段との対応関係を示すもので
ある。

【００１０】

【発明の作用効果】請求項１〜３記載の発明によれば、
上記技術的手段を有しているため、はんだ付け時に、は
んだ表面の酸化膜は還元雰囲気により還元され、除去さ
れる。同時に、はんだ付けの母材（電子回路基板および
電子部品等）側の表面の酸化膜も、還元雰囲気により還
元、除去される。

【００１１】また、はんだ付け途中における各部の再酸
化も還元雰囲気により防止される。これにより、酸化膜
によるはんだ濡れ性の低下という障害を解消できる。そ
して、主はんだ層（１１）の表面に形成された表面張力
の小さいはんだ層（２１）が、２２０°Ｃ〜２４０°Ｃ
程度の比較的低温の温度域で加熱され、溶融する際、こ
のはんだ層（２１）は表面張力の小さいはんだ材質で形
成されているため、図３に示すように、容易に広がり始
め、それと同時に、内側層の主はんだ層（１１）に対し
て液−液界面を与えて、この主はんだ層（１１）の表面
張力を急激に低下させる。

【００１２】これにより、主はんだ層（１１）は図３の
矢印イに示す、広がりのための駆動力が発生し、はんだ
付け必要部に容易に広がることができるので、フラック
スなしでも、はんだの濡れ性を確保でき、十分な接合面
積を確保できるので、良好なはんだ付けを達成できる。
しかも、はんだペーストに包含される溶剤（３１）は熱
分解性もしくは蒸発性のものであるため、はんだ付け時
の加熱によりはんだ付け部から消滅してしまうので、は
んだ付け対象物（電子回路基板）（４１）に残渣は発生
せず、従ってはんだ付け後に洗浄を行う必要がなく、無
洗浄でも、高信頼性のはんだ付け製品を得ることができ
る。

【００１３】以上の結果、２２０°Ｃ〜２４０°Ｃ程度
の比較的低温においても、はんだの濡れ性を確保でき、
電子部品をフラックスなしで、良好にはんだ付けを行う
ことができ、はんだ付け工程の無洗浄化を達成できると
いう効果が大である。

【００１４】

【実施例】以下、本発明を図に示す実施例について説明
する。図１は本発明を電子回路基板における電子部品の
はんだ付け方法に適用した場合の具体的工程の一例であ
り、図２は本発明によるはんだペーストの構成を示し、
図３は電子回路基板におけるはんだの広がり形態を示
す。

【００１５】まず、はんだボール製作工程１０では、共
晶はんだ（Ｓｎ−Ｐｂ系）を溶融し、直線造粒法、遠心
噴霧法、ガスアトマイズ法等の一般的方法で所望の大き
さの共晶はんだボール１１を製作する。次に、低表面張
力はんだ被覆工程２０では、上記共晶はんだボール１１
の表面に表面張力の小さいはんだ層２１を蒸着法等の方
法で被覆する。ここで、はんだ層２１の具体的材質とし
ては、Ｓｎ−Ｐｂ−Ｂｉ系、Ｓｎ−Ｐｂ−Ｉｎ系、およ
びＳｎ−Ｐｂ−Ｓｂ系のいずれか１つを用いることがで
きる。

【００１６】Ｓｎ−Ｐｂ−Ｂｉ系を用いる場合は、表
面張力が低下するとともに、はんだの融点が低下する。 Ｓｎ−Ｐｂ−Ｉｎ系を用いる場合は、表面張力が低下
するとともに、はんだの融点が低下する。さらに、Ｉｎ
の添加により耐疲労性向上の作用も発揮できる。

【００１７】Ｓｎ−Ｐｂ−Ｓｂ系を用いる場合は、特
に表面張力低下の点で最も効果が大きいが、その一方、
Ｓｂの添加により融点の上昇が生じるので、Ｓｂの添加
は５ｗｔ％程度以下に制限した方が好ましい。 次に、はんだペースト製作工程３０では、以上のように
して製作された２層はんだボール（１１、２１）と、溶
剤３１及びチクソ剤を混合して、図２に示すはんだペー
ストを製作する。ここで、はんだペーストには、フラッ
クス成分は一切使用してない。

【００１８】上記溶剤３１は２層はんだボール（１１、
２１）をクリーム状にしてペースト化するためのもの
で、後述の電子回路基板４１にはんだペーストを印刷方
法にて供給できるようにするためのものである。この溶
剤３１の具体的材質としては、はんだ付け時の熱で分解
する熱分解性の溶剤例えばグリセリンを用いるか、ある
いは、はんだ付け時の熱で蒸発する蒸発性の溶剤を用い
る。

【００１９】次に、はんだペースト供給工程４０では、
図３に示す電子回路基板４１のはんだ付けの必要箇所に
はんだペーストを供給する。この供給方法は周知のごと
くスクリーンマスクやメタルマスクによる印刷方法、は
んだペーストをスタンプする方法等があるが、本例で
は、メタルマスクによるコンタクト印刷方法を用いてい
る。

【００２０】次に、電子部品搭載工程５０では、電子回
路基板４１にトランジスタ、抵抗、コンデンサ、振動子
等の電子部品を搭載（仮組付）する。ここで、予め電子
回路基板４１に供給されているはんだペーストはそれ自
身の粘性により電子部品を保持する役割も果たす。次
に、還元雰囲気中のはんだ付け工程６０では、還元雰囲
気（水素雰囲気または一酸化炭素雰囲気）に維持された
リフロー炉内に、上記電子回路基板４１を搬入し、この
リフロー炉内にて電子回路基板４１をはんだ付け温度
（はんだの融点より若干高い温度、具体的には２２０°
Ｃ〜２４０°Ｃ）に加熱して、はんだペーストを溶融す
ることにより、電子回路基板４１の回路パターンの電極
パッド部に電子部品の端子部をはんだ付けする。

【００２１】次に、上記はんだ付け方法において本実施
例の作用を説明する。はんだ付け工程６０では、はんだ
ボールの表面の酸化膜は還元雰囲気により還元され、除
去される。同時に、はんだ付けの母材である電子回路基
板４１および電子部品の表面の酸化膜も、還元雰囲気に
より還元、除去される。また、はんだ付け途中における
各部の再酸化も還元雰囲気により防止される。これによ
り、酸化膜によるはんだ濡れ性の低下という障害を解消
できる。

【００２２】そして、共晶はんだボール１１の表面に形
成された表面張力の小さいはんだ層２１は、リフロー炉
内にて２２０°Ｃ〜２４０°Ｃの比較的低温の温度域で
加熱され、溶融する。その際、はんだ層２１は表面張力
の小さいはんだ材質で形成されているため、図３に示す
ように、容易に広がり始め、それと同時に、内側層の共
晶はんだ層１１に対して液−液界面を与えて、この共晶
はんだ層１１の表面張力を急激に低下させる。

【００２３】これにより、共晶はんだ層１１は図３の矢
印イに示す、広がりのための駆動力が発生し、はんだ付
け必要部に容易に広がることができるので、フラックス
なしで、はんだの濡れ性を確保でき、良好なはんだ付け
を達成できる。しかも、はんだペーストに包含される溶
剤３１は熱分解性もしくは蒸発性のものであるため、リ
フロー炉内での加熱によりはんだ付け部から消滅してし
まうので、電子回路基板４１に残渣は発生せず、従って
はんだ付け後に洗浄を行う必要がなく、無洗浄でも、高
信頼性のはんだ付け製品を得ることができる。

【００２４】その結果、パワートランジスタのごとき高
温耐熱部品と、その他の高温耐熱性を有していない部品
とを同時に回路基板４１にはんだ付けできるようにな
る。なお、上述の実施例は、本発明の好適な一例を示す
ものであるが、本発明はこれに限定されることなく、種
々変形可能であり、例えば、電子部品のはんだ付けに限
らず、その他の製品のはんだ付けにも本発明を適用する
ことができる。

【図面の簡単な説明】

【図１】本発明方法の一実施例の工程説明図である。

【図２】本発明方法に用いるはんだペーストの模式的構
成図である。

【図３】本発明方法に用いる２層はんだのはんだ付け時
の挙動を示す模式的説明図である。

【符号の説明】

１１……共晶はんだ層、２１……表面張力の小さいはん
だ層、３１……溶剤、４１……電子回路基板、

フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/34 ５０５ Ｂ 8718−4Ｅ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 主はんだ層の表面に、表面張力の小さい
   はんだ層を被覆して２層はんだを製作する工程と、 この２層はんだをはんだ付け対象物の必要箇所に供給す
   る工程と、 このはんだ付け対象物を還元雰囲気中にてはんだ付け温
   度に加熱してはんだ付けを行う工程と、 を有することを特徴とするはんだ付け方法。
2. 【請求項２】 主はんだ層の表面に、表面張力の小さい
   はんだ層を被覆して２層はんだを製作する工程と、 この２層はんだに、はんだ付け温度にて熱分解、もしく
   は蒸発する溶剤を混合してはんだペーストを製作する工
   程と、 このはんだペーストを電子回路基板の必要箇所に供給す
   る工程と、 このはんだペースト供給後に、電子部品を前記電子回路
   基板に搭載する工程と、 前記電子回路基板を還元雰囲気中にてはんだ付け温度に
   加熱して、電子回路基板と電子部品とのはんだ付けを行
   う工程と、 を有することを特徴とするはんだ付け方法。
3. 【請求項３】 前記主はんだ層は、Ｓｎ−Ｐｂ系の共晶
   はんだからなり、 前記表面張力の小さいはんだ層は、Ｓｎ−Ｐｂ−Ｂｉ
   系、 Ｓｎ−Ｐｂ−Ｉｎ系、およびＳｎ−Ｐｂ−Ｓｂ系
   のいずれか１つからなることを特徴とする請求項１また
   は２に記載のはんだ付け方法。