JPH0222989Y2 - - Google Patents
Info
- Publication number
- JPH0222989Y2 JPH0222989Y2 JP1982091560U JP9156082U JPH0222989Y2 JP H0222989 Y2 JPH0222989 Y2 JP H0222989Y2 JP 1982091560 U JP1982091560 U JP 1982091560U JP 9156082 U JP9156082 U JP 9156082U JP H0222989 Y2 JPH0222989 Y2 JP H0222989Y2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor chip
- chip bonding
- bonding part
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910000679 solder Inorganic materials 0.000 claims description 50
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 15
- 230000002265 prevention Effects 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 description 11
- 230000001070 adhesive effect Effects 0.000 description 11
- 230000004907 flux Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000006071 cream Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【考案の詳細な説明】
本考案は絶縁基板上にダイオードあるいはパワ
ートランジスタ等の半導体チツプを固着してなる
絶縁型半導体装置の構造に関するものである。第
１図はこの種の従来例であり図において１はアル
ミナ基板等の絶縁基板、２は前記基板表面に予め
焼付法等により形成された導電層（電極層）、３
は半田、４は半導体チツプである。５は装置の熱
抵抗を小ならしめる目的で付加されたヒートシン
ク（第１図ｂ）、６乃至７は予め一体に形成され
て基板を形成する金属基板、絶縁層及び導電層
（第１図Ｃ）でこれによつて更に熱抵抗を小さく
することができる。第２図は係る装置の実施法を
説明する断面図で絶縁基板１上の導電層２に半田
クリーム９を印刷した後ヒートシンク５をセツト
する。（第２図ａ）或は第２図ｂに示すように導
電層２にフラツクス１１を塗布した半田ペレツト
１０を乗せて、ヒートシンク５をセツトした後、
熱板又はトンネル炉により加熱し半田を溶かして
接着を行う。しかし係る従来の方法ではフラツク
スに起因するボイドの発生が避け難く熱抵抗の増
加、熱疲労耐量の低下の原因となる。即ち半導体
チツプ４及び導電層２等を半田３が点あるいは面
接触している部分は加熱装置内の還元性ガスやフ
ラツクスの流通が悪く半田材や構成部品の金属酸
化物が充分に除去されないため半田の濡れが悪く
金属結合も形成しないから隙間が出来る。そして
溶融半田の表面張力が作用してこの隙間は体積を
もつたほぼ球面形となり所謂ボイドが発生する。
又半田が溶けた時半導体チツプ又はヒートシンク
が浮き上がり、所定の電極からはみ出し位置ずれ
が生じる欠点がある。このため専用のソルダー治
具を設けねばならずこれでは絶縁基板上に更にチ
ツプコンデンサー、チツプ抵抗等を半田付して混
成厚膜集積回路を形成する場合に工程が複雑とな
りコストアツプになる。本考案は上記の欠点を解
消し、ボイドが少なく特性の安定した安価な半導
体装置を提供するものである。第３図ａ，ｂは本
考案の一実施例を示す平面図及び断面図で従来例
と同一符号は同等部分を示す。本考案は絶縁基板
上の導電層を加工して半導体チツプと相対面を形
成する半導体チツプ接着部２ａと前記接着部２ａ
に連接する半田供給部２ｂを設けると共に前記接
着部２ａ及び半田供給部２ｂを囲んで半田の拡が
り阻止部２Ｃを設けたことを特徴とするものであ
る。この構成によれば半田供給部２ｂに半田ボー
ル又は半田ペレツト１０を置くことにより、熱板
又はトンネル炉により半田を溶かした時、溶けた
半田は、半田供給部２ｂ上を濡れて広がり、毛細
管現象によりヒートシンク５と接着部２ａ間に吸
いこまれて、フラツクス１１を徐々に押し出しな
がら広がることにより、半田付されボイド自体が
極めて少い。即ち溶融半田は接着部２ａとの濡れ
現象から生ずる界面張力で接着部２ａ上を接触面
積を拡げる方向に拡がる。因みにSn5％−Pb95％
の組成の半田をNiメツキ膜上に水平に置き、100
％H2ガスふん囲気中で350℃に加熱すると、直径
2.0mmの球状半田は溶融して、30秒後には直径約
4.4mmの凸状溶融半田に拡がることが確認されて
いる。従つて半田供給部２ｂを半田が溶融して拡
がる範囲内に設定すれば、溶融半田は容易に接着
部２ａの端部に到達し、溶融半田と２つの金属面
間に発生する界面張力で毛細管現象を起し、接着
部2aの全領域に拡がる。しかも半田供給部２ｂ
及びチツプ接着部２ａの周りは半田の拡がり阻止
材で囲まれているため特に半田供給部２ｂでは溶
融半田より接着部２ａ方向への拡がりが確実とな
り又、接着部２ａでは不必要な半田の拡がりが防
止できるので半田厚の調整が可能である。因みに
半田付時には半導体チツプは接着部２ａ上に（図
示しない治具等を用いて）必要半田厚分間隙を設
けて組込まれ、又半田量（体積）は接着部の体積
以上の量を用意することが必要である。以上の実
施例では半田の拡がり阻止部として導電層の除去
された絶縁基板表面を利用した例について説明し
たが、この他第４図に示すように他の阻止材を用
いてもよい。即ち第４図ａ，ｂは本考案の他の実
施例を示す平面図及び断面図で導電層２の一部を
レジストガラス等の阻止材（絶縁層）により所要
の形状に被着して半田供給部２ｂを形成するよう
にしたものであり、更に半導体チツプ接着部２ａ
も同様に阻止材により囲むようにしてもよい。又
本考案によればヒートシンクを使わないで直接半
導体チツプを半田付する場合或は絶縁基板として
絶縁金属基板を用いた場合にも同様の効果が期待
出来る。以上の説明から明らかなように本考案に
よれば半田接着時に半田面のボイドの発生がなく
良好な接着が可能であり、しかも半導体チツプ又
はヒートシンク等の位置ずれを防止した安定な接
着が可能なため組立工数を大巾に低減できる等実
用上の効果は大きい。
ートランジスタ等の半導体チツプを固着してなる
絶縁型半導体装置の構造に関するものである。第
１図はこの種の従来例であり図において１はアル
ミナ基板等の絶縁基板、２は前記基板表面に予め
焼付法等により形成された導電層（電極層）、３
は半田、４は半導体チツプである。５は装置の熱
抵抗を小ならしめる目的で付加されたヒートシン
ク（第１図ｂ）、６乃至７は予め一体に形成され
て基板を形成する金属基板、絶縁層及び導電層
（第１図Ｃ）でこれによつて更に熱抵抗を小さく
することができる。第２図は係る装置の実施法を
説明する断面図で絶縁基板１上の導電層２に半田
クリーム９を印刷した後ヒートシンク５をセツト
する。（第２図ａ）或は第２図ｂに示すように導
電層２にフラツクス１１を塗布した半田ペレツト
１０を乗せて、ヒートシンク５をセツトした後、
熱板又はトンネル炉により加熱し半田を溶かして
接着を行う。しかし係る従来の方法ではフラツク
スに起因するボイドの発生が避け難く熱抵抗の増
加、熱疲労耐量の低下の原因となる。即ち半導体
チツプ４及び導電層２等を半田３が点あるいは面
接触している部分は加熱装置内の還元性ガスやフ
ラツクスの流通が悪く半田材や構成部品の金属酸
化物が充分に除去されないため半田の濡れが悪く
金属結合も形成しないから隙間が出来る。そして
溶融半田の表面張力が作用してこの隙間は体積を
もつたほぼ球面形となり所謂ボイドが発生する。
又半田が溶けた時半導体チツプ又はヒートシンク
が浮き上がり、所定の電極からはみ出し位置ずれ
が生じる欠点がある。このため専用のソルダー治
具を設けねばならずこれでは絶縁基板上に更にチ
ツプコンデンサー、チツプ抵抗等を半田付して混
成厚膜集積回路を形成する場合に工程が複雑とな
りコストアツプになる。本考案は上記の欠点を解
消し、ボイドが少なく特性の安定した安価な半導
体装置を提供するものである。第３図ａ，ｂは本
考案の一実施例を示す平面図及び断面図で従来例
と同一符号は同等部分を示す。本考案は絶縁基板
上の導電層を加工して半導体チツプと相対面を形
成する半導体チツプ接着部２ａと前記接着部２ａ
に連接する半田供給部２ｂを設けると共に前記接
着部２ａ及び半田供給部２ｂを囲んで半田の拡が
り阻止部２Ｃを設けたことを特徴とするものであ
る。この構成によれば半田供給部２ｂに半田ボー
ル又は半田ペレツト１０を置くことにより、熱板
又はトンネル炉により半田を溶かした時、溶けた
半田は、半田供給部２ｂ上を濡れて広がり、毛細
管現象によりヒートシンク５と接着部２ａ間に吸
いこまれて、フラツクス１１を徐々に押し出しな
がら広がることにより、半田付されボイド自体が
極めて少い。即ち溶融半田は接着部２ａとの濡れ
現象から生ずる界面張力で接着部２ａ上を接触面
積を拡げる方向に拡がる。因みにSn5％−Pb95％
の組成の半田をNiメツキ膜上に水平に置き、100
％H2ガスふん囲気中で350℃に加熱すると、直径
2.0mmの球状半田は溶融して、30秒後には直径約
4.4mmの凸状溶融半田に拡がることが確認されて
いる。従つて半田供給部２ｂを半田が溶融して拡
がる範囲内に設定すれば、溶融半田は容易に接着
部２ａの端部に到達し、溶融半田と２つの金属面
間に発生する界面張力で毛細管現象を起し、接着
部2aの全領域に拡がる。しかも半田供給部２ｂ
及びチツプ接着部２ａの周りは半田の拡がり阻止
材で囲まれているため特に半田供給部２ｂでは溶
融半田より接着部２ａ方向への拡がりが確実とな
り又、接着部２ａでは不必要な半田の拡がりが防
止できるので半田厚の調整が可能である。因みに
半田付時には半導体チツプは接着部２ａ上に（図
示しない治具等を用いて）必要半田厚分間隙を設
けて組込まれ、又半田量（体積）は接着部の体積
以上の量を用意することが必要である。以上の実
施例では半田の拡がり阻止部として導電層の除去
された絶縁基板表面を利用した例について説明し
たが、この他第４図に示すように他の阻止材を用
いてもよい。即ち第４図ａ，ｂは本考案の他の実
施例を示す平面図及び断面図で導電層２の一部を
レジストガラス等の阻止材（絶縁層）により所要
の形状に被着して半田供給部２ｂを形成するよう
にしたものであり、更に半導体チツプ接着部２ａ
も同様に阻止材により囲むようにしてもよい。又
本考案によればヒートシンクを使わないで直接半
導体チツプを半田付する場合或は絶縁基板として
絶縁金属基板を用いた場合にも同様の効果が期待
出来る。以上の説明から明らかなように本考案に
よれば半田接着時に半田面のボイドの発生がなく
良好な接着が可能であり、しかも半導体チツプ又
はヒートシンク等の位置ずれを防止した安定な接
着が可能なため組立工数を大巾に低減できる等実
用上の効果は大きい。
第１図及び第２図は従来構造図及びその実装方
説明図、第３図及び第４図は本考案の実施例構造
図で夫々ａ図は平面図、ｂ図は断面図である。図
において１は絶縁基板、２，８は導電層、２ａは
半導体チツプ接着部、２ｂは半田供給部、２ｃは
半田拡がり阻止部、３は半田、４は半導体チツ
プ、５はヒートシンク、６は金属基板、９は半田
クリーム、１０は半田ボウル、１１はフラツク
ス、１２は半田阻止材である。
説明図、第３図及び第４図は本考案の実施例構造
図で夫々ａ図は平面図、ｂ図は断面図である。図
において１は絶縁基板、２，８は導電層、２ａは
半導体チツプ接着部、２ｂは半田供給部、２ｃは
半田拡がり阻止部、３は半田、４は半導体チツ
プ、５はヒートシンク、６は金属基板、９は半田
クリーム、１０は半田ボウル、１１はフラツク
ス、１２は半田阻止材である。
Claims (1)
- 半導体チツプと相対面を形成する半導体チツプ
接着部、半導体チツプの接着面に向つて溶融ハン
ダが拡がるように半導体チツプ接着部より面積が
小で、かつ、半導体チツプ接着部の一部に連接す
るハンダ供給部、及び半導体チツプ接着部とハン
ダ供給部を囲んだハンダ拡がり阻止部から成り、
半導体チツプ接着部とハンダ供給部は絶縁層又は
絶縁基板上に選択的に被着した導電層により形成
したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156082U JPS58195435U (ja) | 1982-06-21 | 1982-06-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156082U JPS58195435U (ja) | 1982-06-21 | 1982-06-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58195435U JPS58195435U (ja) | 1983-12-26 |
| JPH0222989Y2 true JPH0222989Y2 (ja) | 1990-06-21 |
Family
ID=30221567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9156082U Granted JPS58195435U (ja) | 1982-06-21 | 1982-06-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58195435U (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS548462A (en) * | 1977-06-21 | 1979-01-22 | Nec Home Electronics Ltd | Manufacture for semiconductor |
| JPS5517488A (en) * | 1978-07-25 | 1980-02-06 | Sharp Corp | Electronic watch having another clock function |
| JPS5753948A (ja) * | 1980-09-17 | 1982-03-31 | Toshiba Corp | Handotaisoshinomauntohoho |
-
1982
- 1982-06-21 JP JP9156082U patent/JPS58195435U/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS548462A (en) * | 1977-06-21 | 1979-01-22 | Nec Home Electronics Ltd | Manufacture for semiconductor |
| JPS5517488A (en) * | 1978-07-25 | 1980-02-06 | Sharp Corp | Electronic watch having another clock function |
| JPS5753948A (ja) * | 1980-09-17 | 1982-03-31 | Toshiba Corp | Handotaisoshinomauntohoho |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58195435U (ja) | 1983-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW417262B (en) | Semiconductor device of molding in ball grid array | |
| US3508118A (en) | Circuit structure | |
| US20040025976A1 (en) | Soldering agent for use in diffusion soldering processes, and method for producing soldered joints using the soldering agent | |
| JP2000031204A (ja) | 半導体パッケージの製造方法 | |
| JPH0810716B2 (ja) | 電子パッケージ | |
| JP2000114301A (ja) | 半田バンプの形成方法および半田バンプの実装方法 | |
| JPH0273648A (ja) | 電子回路及びその製造方法 | |
| JPS62128533A (ja) | はんだプリフオ−ム及びその使用方法 | |
| USRE27934E (en) | Circuit structure | |
| JPH0222989Y2 (ja) | ||
| JP3232872B2 (ja) | はんだバンプの形成方法 | |
| JPH0831848A (ja) | 半導体装置の製造方法 | |
| JP2002076254A (ja) | パワー半導体モジュール及びその製造方法 | |
| JP2748870B2 (ja) | 基板接続方法 | |
| JP2007258448A (ja) | 半導体装置 | |
| TWI690947B (zh) | 導電物質的布局方法、布局結構及包含其之ｌｅｄ顯示器 | |
| JP3811248B2 (ja) | 半導体素子の基板への接合方法及び実装方法 | |
| JP3336822B2 (ja) | はんだ付け方法 | |
| JP2914569B1 (ja) | 半導体素子の実装方法とその実装体 | |
| JPH10321633A (ja) | バンプの形成方法 | |
| JPH1140716A (ja) | 半導体装置およびその製造方法 | |
| JP3973068B2 (ja) | 半田付け方法 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JPS5953708B2 (ja) | フリツプチツプのフエイスボンデイング法 | |
| JPH06140540A (ja) | ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法 |