JP3232872B2 - はんだバンプの形成方法 - Google Patents

はんだバンプの形成方法

Info

Publication number
JP3232872B2
JP3232872B2 JP10202294A JP10202294A JP3232872B2 JP 3232872 B2 JP3232872 B2 JP 3232872B2 JP 10202294 A JP10202294 A JP 10202294A JP 10202294 A JP10202294 A JP 10202294A JP 3232872 B2 JP3232872 B2 JP 3232872B2
Authority
JP
Japan
Prior art keywords
solder
pad electrode
solder ball
circuit board
flux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10202294A
Other languages
English (en)
Other versions
JPH07288255A (ja
Inventor
馨 岩淵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10202294A priority Critical patent/JP3232872B2/ja
Publication of JPH07288255A publication Critical patent/JPH07288255A/ja
Application granted granted Critical
Publication of JP3232872B2 publication Critical patent/JP3232872B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
を構成する回路基板のパッド電極にはんだバンプを形成
する方法に関するものである。
【0002】
【従来の技術】図4は種々の樹脂封止型半導体装置の中
でも、特にBGA(ボール・グリッド・アレイ)の構造
を示す断面図である。図4において、符号1は回路基板
であり、この回路基板1の上面側には配線パターン2が
形成され、同下面側には図示せぬスルーホール電極を介
して上記配線パターン2に導通する複数のパッド電極3
が形成されている。また、回路基板1の上面側にはIC
チップ4が実装されており、これはワイヤ5にて配線パ
ターン2に接続されている。ICチップ4とワイヤ5と
はモールド樹脂6にて気密状態に封止されている。ま
た、回路基板1の下面側はパッド電極3の部分を除いて
レジスト7により保護されている。そして、回路基板1
の下面側に設けられた各々のパッド電極3には、はんだ
バンプ8が形成されている。
【0003】図5はこの種の樹脂封止型半導体装置にお
けるはんだバンプの形成方法を説明する工程図である。
まず、図5(a)に示すように、回路基板1の下面側に
形成されたパッド電極3にフラックス9を塗布する。次
に、図5(b)に示すように、パッド電極3上にフラッ
クス9を介してハンダボール8aを仮付けする。続い
て、図5(c)に示すように、加熱処理によりパッド電
極3にはんだボール8aを溶着して、回路基板1のパッ
ド電極3にはんだバンプ8を形成する。
【0004】
【発明が解決しようとする課題】しかしながら上記従来
のはんだバンプの形成方法においては、加熱処理の際に
フラックス成分がはんだボール8a中に急速に拡散し
て、はんだバンプ8にボイド(気泡)10が発生してし
まう。また、はんだボール8aとパッド電極3の馴染み
が悪いため、はんだボール8aが完全に溶けるように高
温で加熱処理しなければならない。このため、熱ストレ
スによってモールド樹脂6にクラックが発生したり、過
熱によってはんだバンプ8の表面に酸化膜が形成されて
しまう。
【0005】本発明は、上記問題を解決するためになさ
れたもので、従来よりも品質ならびに信頼性の面で優れ
たはんだバンプの形成方法を提供することを目的とす
る。
【0006】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、チップ実装面と反対側の
面に複数のパッド電極が形成された回路基板と、チップ
実装面に実装されたICチップと、ICチップを封止す
るモールド樹脂とを有する樹脂封止型半導体装置におい
て、回路基板のパッド電極にはんだボールを用いてはん
だバンプを形成する方法であって、まず、パッド電極上
にはんだペーストを塗布し、次いで、パッド電極上には
んだペーストを介してはんだボールを仮付けし、続い
て、はんだボールをパッド電極に溶着するようにしてい
る。
【0007】また本実施例は、チップ実装面と反対側の
面に複数のパッド電極が形成された回路基板と、チップ
実装面に実装されたICチップと、ICチップを封止す
るモールド樹脂とを有する樹脂封止型半導体装置におい
て、回路基板のパッド電極にはんだボールを用いてはん
だバンプを形成する方法であって、まず、はんだボール
よりも融点の低い金属または合金からなる被覆材にてパ
ッド電極を被覆し、次いで、被覆材の表面にフラックス
を塗布し、続いて、パッド電極上にフラックスを介して
はんだボールを仮付けし、その後、はんだボールをパッ
ド電極に溶着するようにしている。
【0008】
【作用】本発明のはんだバンプの形成方法においては、
回路基板のパッド電極にはんだペーストを介してはんだ
ボールを溶着するようにしたので、パッド電極とはんだ
ボール間のフラックス量が従来よりも少なくなり、その
分だけはんだボールに対するフラックス成分の拡散が抑
制される。さらに、はんだペーストとはんだボールとが
非常に馴染みやすいため、従来より低い加熱温度でも、
はんだボールがパッド電極に溶着するようになる。
【0009】また本実施例においては、はんだボールよ
りも融点の低い被覆材にてパッド電極を被覆し、その上
にフラックスを介してはんだボールを仮付けして、パッ
ド電極にはんだボールを溶着するようにしたので、加熱
処理時においては、はんだボールよりも先に被覆材が溶
融することになる。これにより、先に溶融した被覆材に
はんだボール成分が拡散するようになるため両者の馴染
みが良くなるとともに、被覆材の中にフラックス成分の
一部が拡散するため、その分だけはんだボールに対する
フラックス成分の拡散が抑制される。また、加熱処理に
際しては、先に溶融した被覆材の表面張力により、はん
だボールがパッド電極の中央部に引き寄せられるように
なる。
【0010】
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。図1は本発明に係わるはんだバン
プの形成方法の第1実施例を説明する工程図である。な
お、本実施例においては、上記従来例と同様の構成部分
に同じ符号を付して説明する。図1において、1は回路
基板であり、この回路基板1のチップ実装面(図例では
上面側)には図示せぬモールド樹脂にて封止された状態
でICチップが実装されている。また、チップ実装面の
反対側の面(図例では下面側)には複数のパッド電極3
(図例では1個だけ表示)が形成されており、このパッ
ド電極3を除いた部分がレジスト7によって保護されて
いる。
【0011】上記構成からなる樹脂封止型半導体装置に
おいて、回路基板1のパッド電極3にはんだバンプを形
成する場合は、まず、図1(a)に示すように、パッド
電極3上に適量のはんだペースト(ソルダーペースト、
クリームはんだとも称す)11を塗布する。ちなみに、
本第1実施例では、はんだペースト11の組成として、
最も代表的な組成、すなわちPbが38%、Snが62
%でフラックス含有量が10wt%のものを用いた。ま
た、はんだペースト11の塗布方法としてスクリーン印
刷法を採用し、およそ100〜150μmの厚みでパッ
ド電極3上にはんだペースト11を塗布するようにし
た。
【0012】次いで、図1(b)に示すように、図示せ
ぬ治具を用いてパッド電極3にはんだボール8aを供給
し、これによってパッド電極3上にはんだペースト11
を介してはんだボール8aを仮付けする。このとき、図
示せぬ治具にて供給されたはんだボール8aは、はんだ
ペースト11の粘性によってパッド電極3上に仮固定さ
れる。なお、はんだボール8aの組成としては代表的な
Pb−Sn系以外にも、例えばPb−Ag系やBi−S
n系、さらにはPb−Sn−Ag系など種々のものがあ
るが、好ましくははんだペースト11と同一成分ものを
採用するとよい。
【0013】続いて、例えば回路基板1を加熱炉(リフ
ロー炉)に投入して加熱処理を施すことにより、図1
(c)に示すように、はんだボール8aをパッド電極3
に溶着して、回路基板1のパッド電極3にはんだバンプ
8を形成する。
【0014】本第1実施例においては、パッド電極3に
はんだペースト11を介してはんだボール8aを溶着す
るため、従来方法に比べてパッド電極3とはんだボール
8a間のフラックス量が半分以下となる。したがって、
フラックス量が少ない分だけはんだボール8aに対する
フラックス成分の拡散が抑制されるため、従来のように
加熱処理においてフラックス成分がはんだボール8a中
に急速に拡散することがない。また、従来ではパッド電
極3とはんだボール8aの馴染みが悪いためにはんだボ
ール8aが完全に溶けるまで加熱しなければならなかっ
たが、本第1実施例では、はんだペースト11とはんだ
ボール8aとがその組成上、非常に馴染みやすいため、
従来より加熱温度(リフロー温度)を低く抑えても良好
にはんだボール8aをパッド電極3に溶着させることが
できる。
【0015】なお、上記第1実施例の場合は、パッド電
極3上にはんだペースト11を塗布する際にスクリーン
印刷法を採用するようにしたが、これ以外にも、例えば
図2に示すように、パッド電極3上にディスペンサ法に
てはんだペースト11を塗布し、その上からはんだボー
ル8aを供給するようにしてもよい。ちなみに、はんだ
ペースト11の塗布方法としては、前者のスクリーン印
刷法を採用した方が生産性ならびに塗布量の均一性の面
できわめて有利である。
【0016】続いて、本発明に係わるはんだバンプの形
成方法の第2実施例について図3の工程図を参照しつつ
説明する。まず、回路基板1のパッド電極3上に例えば
スクリーン印刷法にて適量のはんだペーストを塗布す
る。さらに、塗布したはんだペーストを加熱・冷却によ
り固化し、これによって図3(a)に示すように、はん
だ成分からなる被覆材12にてパッド電極3を被覆す
る。ここでは、Pb−Sn−Bi系の合金でその融点が
およそ135℃のはんだペーストを熱処理にて固化し、
これによってパッド電極3上に被覆材12を積層するよ
うにした。
【0017】次に、図3(b)に示すように、パッド電
極3を被覆する被覆材12の表面に例えばディスペンサ
法にて適量のフラックス13を塗布する。次いで、図3
(c)に示すように、図示せぬ治具を用いてパッド電極
3上にはんだボール8aを供給し、これによってパッド
電極3上にフラックス13を介してはんだボール8aを
仮付けする。このとき、はんだボール8aはフラックス
13の粘性によってパッド電極3上に仮固定される。本
実施例では、はんだボール8aの組成として、例えばP
bが38%、Snが62%の代表的な合金を採用してい
る。したがって、はんだボール8aの融点はおよそ18
3℃であり、それよりも融点の低い合金の中から上記被
覆材12の素材(本例では融点135℃の合金)が選定
されている。
【0018】続いて、例えば上記第1実施例と同様に回
路基板1を加熱炉(リフロー炉)に投入して加熱処理を
施すことにより、図3(c)に示すように、はんだボー
ル8aをパッド電極3に溶着して、回路基板1のパッド
電極3にはんだバンプ8を形成する。このとき、加熱炉
のピーク温度を、被覆材12に対するピーク温度とはん
だボール8aに対するピーク温度の2段階に分けて設定
する。
【0019】本第2実施例においては、パッド電極3を
被覆する被覆材12の融点がはんだボール8aの融点よ
りも低いことから、加熱処理に際しては、はんだボール
8aよりも先に被覆材12が溶融することになる。これ
により、先に溶融した被覆材12にはんだボール8aの
成分が拡散するため、両者の馴染みが良くなり、その分
だけボール溶着時の加熱温度を低く抑えることができ
る。また、先に溶融した被覆材12の中にフラックス成
分が拡散することから、はんだボール8a側へのフラッ
クス成分の拡散が抑制される。さらに本第2実施例で
は、たとえボール供給時においてパッド電極3の中央部
からずれた位置にはんだボール8aが仮付けされても、
加熱処理によって先に溶融した被覆材12の表面張力に
より、はんだボール8aがパッド電極3の中央部に引き
寄せられる、いわゆるセルフアライメント機能が働くよ
うになる。
【0020】なお、上記第2実施例においては、被覆材
12を構成する合金として、Pb−Sn−Bi系の合金
を採用したが、本発明はこれに限定されることなく、例
えばPb−Sn系、Pb−Sn−Ag系、Sn−Bi
系、Pb−Sn−Sb系、Pb−Sn−In系等ではん
だボール8aよりも融点の低い合金であればよい。ま
た、こうした種々の合金以外にも、例えば融点が300
℃程度の高融点はんだを素材としたはんだボール8aを
用いることで、それよりも融点の低いSn等の金属にて
被覆材12を構成することもできる。
【0021】さらに、上記第2実施例においては、パッ
ド電極3に塗布したはんだペーストを固化することによ
りパッド電極3上に被覆材12を積層するようにした
が、これ以外にも、例えばパッド電極3上にメッキ処理
や蒸着法によって合金または金属を被着させ、これによ
りパッド電極3上に被覆材12を積層するようにしても
よい。
【0022】
【発明の効果】以上、説明したように本発明によれば、
回路基板のパッド電極にはんだペーストを介してはんだ
ボールを溶着することにより、はんだボールに対するフ
ラックス成分の拡散が抑制されるため、はんだバンプ形
成時におけるボイドの発生を防止できる。また、はんだ
ペーストとはんだボールとが非常に馴染みやすいことか
ら、従来より低い加熱温度ではんだボールがパッド電極
に溶着するようになるため、熱ストレスによるモールド
樹脂のクラック発生を抑制できるとともに、過熱による
バンプ表面の酸化を抑制できる。
【0023】また本発明によれば、先に溶融した被覆材
にはんだボールの成分が拡散することで両者の馴染みが
良くなり、その分だけボール溶着時の加熱温度を低く抑
えることができるため、上記同様に熱ストレスによるモ
ールド樹脂のクラック発生と過熱によるはんだバンプの
表面酸化を抑制できる。また、先に溶融した被覆材の中
にフラックス成分が拡散することから、はんだボールへ
のフラックス成分の拡散が抑制されるため、はんだバン
プ中のボイドの発生を防止できる。さらに、加熱処理に
よって先に溶融した被覆材の表面張力により、はんだボ
ールがパッド電極の中央部に引き寄せられる、いわゆる
セルフアライメント機能が働くため、はんだバンプが常
にパッド電極の中央部に形成されることから、バンプ間
のブリッジ発生等を防止できる。以上のことから、高品
質でしかも信頼性に優れたはんだバンプを形成すること
が可能となる。
【図面の簡単な説明】
【図1】本発明に係わるバンプ形成方法の第1実施例を
説明する工程図である。
【図2】第1実施例の他の実施態様を説明する図であ
る。
【図3】本発明に係わるバンプ形成方法の第2実施例を
説明する工程図である。
【図4】樹脂封止型半導体装置の一例を示す断面図であ
る。
【図5】従来のバンプ形成方法を説明する工程図であ
る。
【符号の説明】
1 回路基板 3 パッド電極 4 ICチップ 6 モールド樹脂 8 はんだバンプ 8a はんだボール 11 はんだペースト 12 被覆材 13 フラックス
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平7−212021(JP,A) 特開 平6−124954(JP,A) 特開 昭54−85155(JP,A) 特開 昭62−266842(JP,A) 特開 平3−230533(JP,A) 特開 平4−269834(JP,A) 特開 平6−77635(JP,A) 特開 平7−202403(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 H01L 23/12

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 チップ実装面と反対側の面に複数のパッ
    ド電極が形成された回路基板と、前記チップ実装面に実
    装されたICチップと、前記ICチップを封止するモー
    ルド樹脂とを有する樹脂封止型半導体装置において、前
    記回路基板のパッド電極にはんだボールを用いてはんだ
    バンプを形成する方法であって、 前記パッド電極上にはんだペーストを塗布する工程と、 前記パッド電極上に前記はんだペーストを介して前記は
    んだボールを仮付けする工程と、 前記はんだボールを前記パッド電極に溶着する工程とか
    ら成ることを特徴とするはんだバンプの形成方法。
  2. 【請求項2】 チップ実装面と反対側の面に複数のパッ
    ド電極が形成された回路基板と、前記チップ実装面に実
    装されたICチップと、前記ICチップを封止するモー
    ルド樹脂とを有する樹脂封止型半導体装置において、前
    記回路基板のパッド電極にはんだボールを用いてはんだ
    バンプを形成する方法であって、 前記はんだボールよりも融点の低い金属または合金から
    なる被覆材にて前記パッド電極を被覆する工程と、 前記被覆材の表面にフラックスを塗布する工程と、 前記パッド電極上に前記フラックスを介して前記はんだ
    ボールを仮付けする工程と、 前記はんだボールを前記パッド電極に溶着する工程とか
    ら成ることを特徴とするはんだバンプの形成方法。
JP10202294A 1994-04-15 1994-04-15 はんだバンプの形成方法 Expired - Fee Related JP3232872B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10202294A JP3232872B2 (ja) 1994-04-15 1994-04-15 はんだバンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10202294A JP3232872B2 (ja) 1994-04-15 1994-04-15 はんだバンプの形成方法

Publications (2)

Publication Number Publication Date
JPH07288255A JPH07288255A (ja) 1995-10-31
JP3232872B2 true JP3232872B2 (ja) 2001-11-26

Family

ID=14316131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10202294A Expired - Fee Related JP3232872B2 (ja) 1994-04-15 1994-04-15 はんだバンプの形成方法

Country Status (1)

Country Link
JP (1) JP3232872B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2762958B2 (ja) * 1995-05-26 1998-06-11 日本電気株式会社 バンプの形成方法
JPH09199506A (ja) * 1995-11-15 1997-07-31 Citizen Watch Co Ltd 半導体素子のバンプ形成方法
JP4618549B2 (ja) * 2005-03-11 2011-01-26 日立金属株式会社 バンプ形成方法
JP4576270B2 (ja) 2005-03-29 2010-11-04 昭和電工株式会社 ハンダ回路基板の製造方法
WO2007007865A1 (en) 2005-07-11 2007-01-18 Showa Denko K.K. Method for attachment of solder powder to electronic circuit board and solder-attached electronic circuit board
EP2047725A4 (en) * 2006-08-03 2010-05-26 Showa Denko Kk MANUFACTURING PROCESS FOR A LOT-PCB
JP5456545B2 (ja) 2009-04-28 2014-04-02 昭和電工株式会社 回路基板の製造方法
JP2011199179A (ja) * 2010-03-23 2011-10-06 Ngk Spark Plug Co Ltd はんだバンプを有する配線基板の製造方法
CN113629065A (zh) * 2021-06-30 2021-11-09 合肥京东方星宇科技有限公司 驱动背板、芯片、发光基板及其制造方法、显示装置

Also Published As

Publication number Publication date
JPH07288255A (ja) 1995-10-31

Similar Documents

Publication Publication Date Title
US6486411B2 (en) Semiconductor module having solder bumps and solder portions with different materials and compositions and circuit substrate
US5186383A (en) Method for forming solder bump interconnections to a solder-plated circuit trace
JP3300839B2 (ja) 半導体素子ならびにその製造および使用方法
US6657124B2 (en) Advanced electronic package
JP2000031204A (ja) 半導体パッケージの製造方法
US8368234B2 (en) Semiconductor device, production method for the same, and substrate
JP3232872B2 (ja) はんだバンプの形成方法
US5314842A (en) Resin-sealed type semiconductor device and method for manufacturing the same
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JPH09153519A (ja) 半導体の実装構造
JP2002076605A (ja) 半導体モジュール及び半導体装置を接続した回路基板
KR20000008347A (ko) 플립칩bga 패키지 제조방법
JP3417281B2 (ja) バンプ付電子部品の実装方法
JPH0529363A (ja) 配線基板
JPH09213702A (ja) 半導体装置及び半導体装置の実装方法
JP2914569B1 (ja) 半導体素子の実装方法とその実装体
JPH11307585A (ja) 半導体装置
JPH0536754A (ja) 半導体装置
JP3346137B2 (ja) 半田バンプの形成方法
JPS6068637A (ja) 半導体のバンプ電極
JP3024506B2 (ja) Siチップとパッケージの接続方法
JPH04148555A (ja) リードフレーム、これを用いた半導体装置および半導体装置の実装方法
JP3469093B2 (ja) 印刷回路基板および実装回路基板の製造方法
JPH05154687A (ja) ハンダペースト
JPS58103198A (ja) 電子部品の取付け方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080921

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080921

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090921

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees