JP3232872B2 - はんだバンプの形成方法 - Google Patents
はんだバンプの形成方法Info
- Publication number
- JP3232872B2 JP3232872B2 JP10202294A JP10202294A JP3232872B2 JP 3232872 B2 JP3232872 B2 JP 3232872B2 JP 10202294 A JP10202294 A JP 10202294A JP 10202294 A JP10202294 A JP 10202294A JP 3232872 B2 JP3232872 B2 JP 3232872B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- pad electrode
- solder ball
- circuit board
- flux
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Landscapes
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
を構成する回路基板のパッド電極にはんだバンプを形成
する方法に関するものである。
を構成する回路基板のパッド電極にはんだバンプを形成
する方法に関するものである。
【０００２】
【従来の技術】図４は種々の樹脂封止型半導体装置の中
でも、特にＢＧＡ（ボール・グリッド・アレイ）の構造
を示す断面図である。図４において、符号１は回路基板
であり、この回路基板１の上面側には配線パターン２が
形成され、同下面側には図示せぬスルーホール電極を介
して上記配線パターン２に導通する複数のパッド電極３
が形成されている。また、回路基板１の上面側にはＩＣ
チップ４が実装されており、これはワイヤ５にて配線パ
ターン２に接続されている。ＩＣチップ４とワイヤ５と
はモールド樹脂６にて気密状態に封止されている。ま
た、回路基板１の下面側はパッド電極３の部分を除いて
レジスト７により保護されている。そして、回路基板１
の下面側に設けられた各々のパッド電極３には、はんだ
バンプ８が形成されている。
でも、特にＢＧＡ（ボール・グリッド・アレイ）の構造
を示す断面図である。図４において、符号１は回路基板
であり、この回路基板１の上面側には配線パターン２が
形成され、同下面側には図示せぬスルーホール電極を介
して上記配線パターン２に導通する複数のパッド電極３
が形成されている。また、回路基板１の上面側にはＩＣ
チップ４が実装されており、これはワイヤ５にて配線パ
ターン２に接続されている。ＩＣチップ４とワイヤ５と
はモールド樹脂６にて気密状態に封止されている。ま
た、回路基板１の下面側はパッド電極３の部分を除いて
レジスト７により保護されている。そして、回路基板１
の下面側に設けられた各々のパッド電極３には、はんだ
バンプ８が形成されている。
【０００３】図５はこの種の樹脂封止型半導体装置にお
けるはんだバンプの形成方法を説明する工程図である。
まず、図５（ａ）に示すように、回路基板１の下面側に
形成されたパッド電極３にフラックス９を塗布する。次
に、図５（ｂ）に示すように、パッド電極３上にフラッ
クス９を介してハンダボール８ａを仮付けする。続い
て、図５（ｃ）に示すように、加熱処理によりパッド電
極３にはんだボール８ａを溶着して、回路基板１のパッ
ド電極３にはんだバンプ８を形成する。
けるはんだバンプの形成方法を説明する工程図である。
まず、図５（ａ）に示すように、回路基板１の下面側に
形成されたパッド電極３にフラックス９を塗布する。次
に、図５（ｂ）に示すように、パッド電極３上にフラッ
クス９を介してハンダボール８ａを仮付けする。続い
て、図５（ｃ）に示すように、加熱処理によりパッド電
極３にはんだボール８ａを溶着して、回路基板１のパッ
ド電極３にはんだバンプ８を形成する。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
のはんだバンプの形成方法においては、加熱処理の際に
フラックス成分がはんだボール８ａ中に急速に拡散し
て、はんだバンプ８にボイド（気泡）１０が発生してし
まう。また、はんだボール８ａとパッド電極３の馴染み
が悪いため、はんだボール８ａが完全に溶けるように高
温で加熱処理しなければならない。このため、熱ストレ
スによってモールド樹脂６にクラックが発生したり、過
熱によってはんだバンプ８の表面に酸化膜が形成されて
しまう。
のはんだバンプの形成方法においては、加熱処理の際に
フラックス成分がはんだボール８ａ中に急速に拡散し
て、はんだバンプ８にボイド（気泡）１０が発生してし
まう。また、はんだボール８ａとパッド電極３の馴染み
が悪いため、はんだボール８ａが完全に溶けるように高
温で加熱処理しなければならない。このため、熱ストレ
スによってモールド樹脂６にクラックが発生したり、過
熱によってはんだバンプ８の表面に酸化膜が形成されて
しまう。
【０００５】本発明は、上記問題を解決するためになさ
れたもので、従来よりも品質ならびに信頼性の面で優れ
たはんだバンプの形成方法を提供することを目的とす
る。
れたもので、従来よりも品質ならびに信頼性の面で優れ
たはんだバンプの形成方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、チップ実装面と反対側の
面に複数のパッド電極が形成された回路基板と、チップ
実装面に実装されたＩＣチップと、ＩＣチップを封止す
るモールド樹脂とを有する樹脂封止型半導体装置におい
て、回路基板のパッド電極にはんだボールを用いてはん
だバンプを形成する方法であって、まず、パッド電極上
にはんだペーストを塗布し、次いで、パッド電極上には
んだペーストを介してはんだボールを仮付けし、続い
て、はんだボールをパッド電極に溶着するようにしてい
る。
成するためになされたもので、チップ実装面と反対側の
面に複数のパッド電極が形成された回路基板と、チップ
実装面に実装されたＩＣチップと、ＩＣチップを封止す
るモールド樹脂とを有する樹脂封止型半導体装置におい
て、回路基板のパッド電極にはんだボールを用いてはん
だバンプを形成する方法であって、まず、パッド電極上
にはんだペーストを塗布し、次いで、パッド電極上には
んだペーストを介してはんだボールを仮付けし、続い
て、はんだボールをパッド電極に溶着するようにしてい
る。
【０００７】また本実施例は、チップ実装面と反対側の
面に複数のパッド電極が形成された回路基板と、チップ
実装面に実装されたＩＣチップと、ＩＣチップを封止す
るモールド樹脂とを有する樹脂封止型半導体装置におい
て、回路基板のパッド電極にはんだボールを用いてはん
だバンプを形成する方法であって、まず、はんだボール
よりも融点の低い金属または合金からなる被覆材にてパ
ッド電極を被覆し、次いで、被覆材の表面にフラックス
を塗布し、続いて、パッド電極上にフラックスを介して
はんだボールを仮付けし、その後、はんだボールをパッ
ド電極に溶着するようにしている。
面に複数のパッド電極が形成された回路基板と、チップ
実装面に実装されたＩＣチップと、ＩＣチップを封止す
るモールド樹脂とを有する樹脂封止型半導体装置におい
て、回路基板のパッド電極にはんだボールを用いてはん
だバンプを形成する方法であって、まず、はんだボール
よりも融点の低い金属または合金からなる被覆材にてパ
ッド電極を被覆し、次いで、被覆材の表面にフラックス
を塗布し、続いて、パッド電極上にフラックスを介して
はんだボールを仮付けし、その後、はんだボールをパッ
ド電極に溶着するようにしている。
【０００８】
【作用】本発明のはんだバンプの形成方法においては、
回路基板のパッド電極にはんだペーストを介してはんだ
ボールを溶着するようにしたので、パッド電極とはんだ
ボール間のフラックス量が従来よりも少なくなり、その
分だけはんだボールに対するフラックス成分の拡散が抑
制される。さらに、はんだペーストとはんだボールとが
非常に馴染みやすいため、従来より低い加熱温度でも、
はんだボールがパッド電極に溶着するようになる。
回路基板のパッド電極にはんだペーストを介してはんだ
ボールを溶着するようにしたので、パッド電極とはんだ
ボール間のフラックス量が従来よりも少なくなり、その
分だけはんだボールに対するフラックス成分の拡散が抑
制される。さらに、はんだペーストとはんだボールとが
非常に馴染みやすいため、従来より低い加熱温度でも、
はんだボールがパッド電極に溶着するようになる。
【０００９】また本実施例においては、はんだボールよ
りも融点の低い被覆材にてパッド電極を被覆し、その上
にフラックスを介してはんだボールを仮付けして、パッ
ド電極にはんだボールを溶着するようにしたので、加熱
処理時においては、はんだボールよりも先に被覆材が溶
融することになる。これにより、先に溶融した被覆材に
はんだボール成分が拡散するようになるため両者の馴染
みが良くなるとともに、被覆材の中にフラックス成分の
一部が拡散するため、その分だけはんだボールに対する
フラックス成分の拡散が抑制される。また、加熱処理に
際しては、先に溶融した被覆材の表面張力により、はん
だボールがパッド電極の中央部に引き寄せられるように
なる。
りも融点の低い被覆材にてパッド電極を被覆し、その上
にフラックスを介してはんだボールを仮付けして、パッ
ド電極にはんだボールを溶着するようにしたので、加熱
処理時においては、はんだボールよりも先に被覆材が溶
融することになる。これにより、先に溶融した被覆材に
はんだボール成分が拡散するようになるため両者の馴染
みが良くなるとともに、被覆材の中にフラックス成分の
一部が拡散するため、その分だけはんだボールに対する
フラックス成分の拡散が抑制される。また、加熱処理に
際しては、先に溶融した被覆材の表面張力により、はん
だボールがパッド電極の中央部に引き寄せられるように
なる。
【００１０】
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。図１は本発明に係わるはんだバン
プの形成方法の第１実施例を説明する工程図である。な
お、本実施例においては、上記従来例と同様の構成部分
に同じ符号を付して説明する。図１において、１は回路
基板であり、この回路基板１のチップ実装面（図例では
上面側）には図示せぬモールド樹脂にて封止された状態
でＩＣチップが実装されている。また、チップ実装面の
反対側の面（図例では下面側）には複数のパッド電極３
（図例では１個だけ表示）が形成されており、このパッ
ド電極３を除いた部分がレジスト７によって保護されて
いる。
つつ詳細に説明する。図１は本発明に係わるはんだバン
プの形成方法の第１実施例を説明する工程図である。な
お、本実施例においては、上記従来例と同様の構成部分
に同じ符号を付して説明する。図１において、１は回路
基板であり、この回路基板１のチップ実装面（図例では
上面側）には図示せぬモールド樹脂にて封止された状態
でＩＣチップが実装されている。また、チップ実装面の
反対側の面（図例では下面側）には複数のパッド電極３
（図例では１個だけ表示）が形成されており、このパッ
ド電極３を除いた部分がレジスト７によって保護されて
いる。
【００１１】上記構成からなる樹脂封止型半導体装置に
おいて、回路基板１のパッド電極３にはんだバンプを形
成する場合は、まず、図１（ａ）に示すように、パッド
電極３上に適量のはんだペースト（ソルダーペースト、
クリームはんだとも称す）１１を塗布する。ちなみに、
本第１実施例では、はんだペースト１１の組成として、
最も代表的な組成、すなわちＰｂが３８％、Ｓｎが６２
％でフラックス含有量が１０ｗｔ％のものを用いた。ま
た、はんだペースト１１の塗布方法としてスクリーン印
刷法を採用し、およそ１００〜１５０μｍの厚みでパッ
ド電極３上にはんだペースト１１を塗布するようにし
た。
おいて、回路基板１のパッド電極３にはんだバンプを形
成する場合は、まず、図１（ａ）に示すように、パッド
電極３上に適量のはんだペースト（ソルダーペースト、
クリームはんだとも称す）１１を塗布する。ちなみに、
本第１実施例では、はんだペースト１１の組成として、
最も代表的な組成、すなわちＰｂが３８％、Ｓｎが６２
％でフラックス含有量が１０ｗｔ％のものを用いた。ま
た、はんだペースト１１の塗布方法としてスクリーン印
刷法を採用し、およそ１００〜１５０μｍの厚みでパッ
ド電極３上にはんだペースト１１を塗布するようにし
た。
【００１２】次いで、図１（ｂ）に示すように、図示せ
ぬ治具を用いてパッド電極３にはんだボール８ａを供給
し、これによってパッド電極３上にはんだペースト１１
を介してはんだボール８ａを仮付けする。このとき、図
示せぬ治具にて供給されたはんだボール８ａは、はんだ
ペースト１１の粘性によってパッド電極３上に仮固定さ
れる。なお、はんだボール８ａの組成としては代表的な
Ｐｂ−Ｓｎ系以外にも、例えばＰｂ−Ａｇ系やＢｉ−Ｓ
ｎ系、さらにはＰｂ−Ｓｎ−Ａｇ系など種々のものがあ
るが、好ましくははんだペースト１１と同一成分ものを
採用するとよい。
ぬ治具を用いてパッド電極３にはんだボール８ａを供給
し、これによってパッド電極３上にはんだペースト１１
を介してはんだボール８ａを仮付けする。このとき、図
示せぬ治具にて供給されたはんだボール８ａは、はんだ
ペースト１１の粘性によってパッド電極３上に仮固定さ
れる。なお、はんだボール８ａの組成としては代表的な
Ｐｂ−Ｓｎ系以外にも、例えばＰｂ−Ａｇ系やＢｉ−Ｓ
ｎ系、さらにはＰｂ−Ｓｎ−Ａｇ系など種々のものがあ
るが、好ましくははんだペースト１１と同一成分ものを
採用するとよい。
【００１３】続いて、例えば回路基板１を加熱炉（リフ
ロー炉）に投入して加熱処理を施すことにより、図１
（ｃ）に示すように、はんだボール８ａをパッド電極３
に溶着して、回路基板１のパッド電極３にはんだバンプ
８を形成する。
ロー炉）に投入して加熱処理を施すことにより、図１
（ｃ）に示すように、はんだボール８ａをパッド電極３
に溶着して、回路基板１のパッド電極３にはんだバンプ
８を形成する。
【００１４】本第１実施例においては、パッド電極３に
はんだペースト１１を介してはんだボール８ａを溶着す
るため、従来方法に比べてパッド電極３とはんだボール
８ａ間のフラックス量が半分以下となる。したがって、
フラックス量が少ない分だけはんだボール８ａに対する
フラックス成分の拡散が抑制されるため、従来のように
加熱処理においてフラックス成分がはんだボール８ａ中
に急速に拡散することがない。また、従来ではパッド電
極３とはんだボール８ａの馴染みが悪いためにはんだボ
ール８ａが完全に溶けるまで加熱しなければならなかっ
たが、本第１実施例では、はんだペースト１１とはんだ
ボール８ａとがその組成上、非常に馴染みやすいため、
従来より加熱温度（リフロー温度）を低く抑えても良好
にはんだボール８ａをパッド電極３に溶着させることが
できる。
はんだペースト１１を介してはんだボール８ａを溶着す
るため、従来方法に比べてパッド電極３とはんだボール
８ａ間のフラックス量が半分以下となる。したがって、
フラックス量が少ない分だけはんだボール８ａに対する
フラックス成分の拡散が抑制されるため、従来のように
加熱処理においてフラックス成分がはんだボール８ａ中
に急速に拡散することがない。また、従来ではパッド電
極３とはんだボール８ａの馴染みが悪いためにはんだボ
ール８ａが完全に溶けるまで加熱しなければならなかっ
たが、本第１実施例では、はんだペースト１１とはんだ
ボール８ａとがその組成上、非常に馴染みやすいため、
従来より加熱温度（リフロー温度）を低く抑えても良好
にはんだボール８ａをパッド電極３に溶着させることが
できる。
【００１５】なお、上記第１実施例の場合は、パッド電
極３上にはんだペースト１１を塗布する際にスクリーン
印刷法を採用するようにしたが、これ以外にも、例えば
図２に示すように、パッド電極３上にディスペンサ法に
てはんだペースト１１を塗布し、その上からはんだボー
ル８ａを供給するようにしてもよい。ちなみに、はんだ
ペースト１１の塗布方法としては、前者のスクリーン印
刷法を採用した方が生産性ならびに塗布量の均一性の面
できわめて有利である。
極３上にはんだペースト１１を塗布する際にスクリーン
印刷法を採用するようにしたが、これ以外にも、例えば
図２に示すように、パッド電極３上にディスペンサ法に
てはんだペースト１１を塗布し、その上からはんだボー
ル８ａを供給するようにしてもよい。ちなみに、はんだ
ペースト１１の塗布方法としては、前者のスクリーン印
刷法を採用した方が生産性ならびに塗布量の均一性の面
できわめて有利である。
【００１６】続いて、本発明に係わるはんだバンプの形
成方法の第２実施例について図３の工程図を参照しつつ
説明する。まず、回路基板１のパッド電極３上に例えば
スクリーン印刷法にて適量のはんだペーストを塗布す
る。さらに、塗布したはんだペーストを加熱・冷却によ
り固化し、これによって図３（ａ）に示すように、はん
だ成分からなる被覆材１２にてパッド電極３を被覆す
る。ここでは、Ｐｂ−Ｓｎ−Ｂｉ系の合金でその融点が
およそ１３５℃のはんだペーストを熱処理にて固化し、
これによってパッド電極３上に被覆材１２を積層するよ
うにした。
成方法の第２実施例について図３の工程図を参照しつつ
説明する。まず、回路基板１のパッド電極３上に例えば
スクリーン印刷法にて適量のはんだペーストを塗布す
る。さらに、塗布したはんだペーストを加熱・冷却によ
り固化し、これによって図３（ａ）に示すように、はん
だ成分からなる被覆材１２にてパッド電極３を被覆す
る。ここでは、Ｐｂ−Ｓｎ−Ｂｉ系の合金でその融点が
およそ１３５℃のはんだペーストを熱処理にて固化し、
これによってパッド電極３上に被覆材１２を積層するよ
うにした。
【００１７】次に、図３（ｂ）に示すように、パッド電
極３を被覆する被覆材１２の表面に例えばディスペンサ
法にて適量のフラックス１３を塗布する。次いで、図３
（ｃ）に示すように、図示せぬ治具を用いてパッド電極
３上にはんだボール８ａを供給し、これによってパッド
電極３上にフラックス１３を介してはんだボール８ａを
仮付けする。このとき、はんだボール８ａはフラックス
１３の粘性によってパッド電極３上に仮固定される。本
実施例では、はんだボール８ａの組成として、例えばＰ
ｂが３８％、Ｓｎが６２％の代表的な合金を採用してい
る。したがって、はんだボール８ａの融点はおよそ１８
３℃であり、それよりも融点の低い合金の中から上記被
覆材１２の素材（本例では融点１３５℃の合金）が選定
されている。
極３を被覆する被覆材１２の表面に例えばディスペンサ
法にて適量のフラックス１３を塗布する。次いで、図３
（ｃ）に示すように、図示せぬ治具を用いてパッド電極
３上にはんだボール８ａを供給し、これによってパッド
電極３上にフラックス１３を介してはんだボール８ａを
仮付けする。このとき、はんだボール８ａはフラックス
１３の粘性によってパッド電極３上に仮固定される。本
実施例では、はんだボール８ａの組成として、例えばＰ
ｂが３８％、Ｓｎが６２％の代表的な合金を採用してい
る。したがって、はんだボール８ａの融点はおよそ１８
３℃であり、それよりも融点の低い合金の中から上記被
覆材１２の素材（本例では融点１３５℃の合金）が選定
されている。
【００１８】続いて、例えば上記第１実施例と同様に回
路基板１を加熱炉（リフロー炉）に投入して加熱処理を
施すことにより、図３（ｃ）に示すように、はんだボー
ル８ａをパッド電極３に溶着して、回路基板１のパッド
電極３にはんだバンプ８を形成する。このとき、加熱炉
のピーク温度を、被覆材１２に対するピーク温度とはん
だボール８ａに対するピーク温度の２段階に分けて設定
する。
路基板１を加熱炉（リフロー炉）に投入して加熱処理を
施すことにより、図３（ｃ）に示すように、はんだボー
ル８ａをパッド電極３に溶着して、回路基板１のパッド
電極３にはんだバンプ８を形成する。このとき、加熱炉
のピーク温度を、被覆材１２に対するピーク温度とはん
だボール８ａに対するピーク温度の２段階に分けて設定
する。
【００１９】本第２実施例においては、パッド電極３を
被覆する被覆材１２の融点がはんだボール８ａの融点よ
りも低いことから、加熱処理に際しては、はんだボール
８ａよりも先に被覆材１２が溶融することになる。これ
により、先に溶融した被覆材１２にはんだボール８ａの
成分が拡散するため、両者の馴染みが良くなり、その分
だけボール溶着時の加熱温度を低く抑えることができ
る。また、先に溶融した被覆材１２の中にフラックス成
分が拡散することから、はんだボール８ａ側へのフラッ
クス成分の拡散が抑制される。さらに本第２実施例で
は、たとえボール供給時においてパッド電極３の中央部
からずれた位置にはんだボール８ａが仮付けされても、
加熱処理によって先に溶融した被覆材１２の表面張力に
より、はんだボール８ａがパッド電極３の中央部に引き
寄せられる、いわゆるセルフアライメント機能が働くよ
うになる。
被覆する被覆材１２の融点がはんだボール８ａの融点よ
りも低いことから、加熱処理に際しては、はんだボール
８ａよりも先に被覆材１２が溶融することになる。これ
により、先に溶融した被覆材１２にはんだボール８ａの
成分が拡散するため、両者の馴染みが良くなり、その分
だけボール溶着時の加熱温度を低く抑えることができ
る。また、先に溶融した被覆材１２の中にフラックス成
分が拡散することから、はんだボール８ａ側へのフラッ
クス成分の拡散が抑制される。さらに本第２実施例で
は、たとえボール供給時においてパッド電極３の中央部
からずれた位置にはんだボール８ａが仮付けされても、
加熱処理によって先に溶融した被覆材１２の表面張力に
より、はんだボール８ａがパッド電極３の中央部に引き
寄せられる、いわゆるセルフアライメント機能が働くよ
うになる。
【００２０】なお、上記第２実施例においては、被覆材
１２を構成する合金として、Ｐｂ−Ｓｎ−Ｂｉ系の合金
を採用したが、本発明はこれに限定されることなく、例
えばＰｂ−Ｓｎ系、Ｐｂ−Ｓｎ−Ａｇ系、Ｓｎ−Ｂｉ
系、Ｐｂ−Ｓｎ−Ｓｂ系、Ｐｂ−Ｓｎ−Ｉｎ系等ではん
だボール８ａよりも融点の低い合金であればよい。ま
た、こうした種々の合金以外にも、例えば融点が３００
℃程度の高融点はんだを素材としたはんだボール８ａを
用いることで、それよりも融点の低いＳｎ等の金属にて
被覆材１２を構成することもできる。
１２を構成する合金として、Ｐｂ−Ｓｎ−Ｂｉ系の合金
を採用したが、本発明はこれに限定されることなく、例
えばＰｂ−Ｓｎ系、Ｐｂ−Ｓｎ−Ａｇ系、Ｓｎ−Ｂｉ
系、Ｐｂ−Ｓｎ−Ｓｂ系、Ｐｂ−Ｓｎ−Ｉｎ系等ではん
だボール８ａよりも融点の低い合金であればよい。ま
た、こうした種々の合金以外にも、例えば融点が３００
℃程度の高融点はんだを素材としたはんだボール８ａを
用いることで、それよりも融点の低いＳｎ等の金属にて
被覆材１２を構成することもできる。
【００２１】さらに、上記第２実施例においては、パッ
ド電極３に塗布したはんだペーストを固化することによ
りパッド電極３上に被覆材１２を積層するようにした
が、これ以外にも、例えばパッド電極３上にメッキ処理
や蒸着法によって合金または金属を被着させ、これによ
りパッド電極３上に被覆材１２を積層するようにしても
よい。
ド電極３に塗布したはんだペーストを固化することによ
りパッド電極３上に被覆材１２を積層するようにした
が、これ以外にも、例えばパッド電極３上にメッキ処理
や蒸着法によって合金または金属を被着させ、これによ
りパッド電極３上に被覆材１２を積層するようにしても
よい。
【００２２】
【発明の効果】以上、説明したように本発明によれば、
回路基板のパッド電極にはんだペーストを介してはんだ
ボールを溶着することにより、はんだボールに対するフ
ラックス成分の拡散が抑制されるため、はんだバンプ形
成時におけるボイドの発生を防止できる。また、はんだ
ペーストとはんだボールとが非常に馴染みやすいことか
ら、従来より低い加熱温度ではんだボールがパッド電極
に溶着するようになるため、熱ストレスによるモールド
樹脂のクラック発生を抑制できるとともに、過熱による
バンプ表面の酸化を抑制できる。
回路基板のパッド電極にはんだペーストを介してはんだ
ボールを溶着することにより、はんだボールに対するフ
ラックス成分の拡散が抑制されるため、はんだバンプ形
成時におけるボイドの発生を防止できる。また、はんだ
ペーストとはんだボールとが非常に馴染みやすいことか
ら、従来より低い加熱温度ではんだボールがパッド電極
に溶着するようになるため、熱ストレスによるモールド
樹脂のクラック発生を抑制できるとともに、過熱による
バンプ表面の酸化を抑制できる。
【００２３】また本発明によれば、先に溶融した被覆材
にはんだボールの成分が拡散することで両者の馴染みが
良くなり、その分だけボール溶着時の加熱温度を低く抑
えることができるため、上記同様に熱ストレスによるモ
ールド樹脂のクラック発生と過熱によるはんだバンプの
表面酸化を抑制できる。また、先に溶融した被覆材の中
にフラックス成分が拡散することから、はんだボールへ
のフラックス成分の拡散が抑制されるため、はんだバン
プ中のボイドの発生を防止できる。さらに、加熱処理に
よって先に溶融した被覆材の表面張力により、はんだボ
ールがパッド電極の中央部に引き寄せられる、いわゆる
セルフアライメント機能が働くため、はんだバンプが常
にパッド電極の中央部に形成されることから、バンプ間
のブリッジ発生等を防止できる。以上のことから、高品
質でしかも信頼性に優れたはんだバンプを形成すること
が可能となる。
にはんだボールの成分が拡散することで両者の馴染みが
良くなり、その分だけボール溶着時の加熱温度を低く抑
えることができるため、上記同様に熱ストレスによるモ
ールド樹脂のクラック発生と過熱によるはんだバンプの
表面酸化を抑制できる。また、先に溶融した被覆材の中
にフラックス成分が拡散することから、はんだボールへ
のフラックス成分の拡散が抑制されるため、はんだバン
プ中のボイドの発生を防止できる。さらに、加熱処理に
よって先に溶融した被覆材の表面張力により、はんだボ
ールがパッド電極の中央部に引き寄せられる、いわゆる
セルフアライメント機能が働くため、はんだバンプが常
にパッド電極の中央部に形成されることから、バンプ間
のブリッジ発生等を防止できる。以上のことから、高品
質でしかも信頼性に優れたはんだバンプを形成すること
が可能となる。
【図１】本発明に係わるバンプ形成方法の第１実施例を
説明する工程図である。
説明する工程図である。
【図２】第１実施例の他の実施態様を説明する図であ
る。
る。
【図３】本発明に係わるバンプ形成方法の第２実施例を
説明する工程図である。
説明する工程図である。
【図４】樹脂封止型半導体装置の一例を示す断面図であ
る。
る。
【図５】従来のバンプ形成方法を説明する工程図であ
る。
る。
１ 回路基板 ３ パッド電極 ４ ＩＣチップ ６ モールド樹脂 ８ はんだバンプ ８ａ はんだボール １１ はんだペースト １２ 被覆材 １３ フラックス
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−212021（ＪＰ，Ａ) 特開 平６−124954（ＪＰ，Ａ) 特開 昭54−85155（ＪＰ，Ａ) 特開 昭62−266842（ＪＰ，Ａ) 特開 平３−230533（ＪＰ，Ａ) 特開 平４−269834（ＪＰ，Ａ) 特開 平６−77635（ＪＰ，Ａ) 特開 平７−202403（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/12
Claims (2)
- 【請求項１】 チップ実装面と反対側の面に複数のパッ
ド電極が形成された回路基板と、前記チップ実装面に実
装されたＩＣチップと、前記ＩＣチップを封止するモー
ルド樹脂とを有する樹脂封止型半導体装置において、前
記回路基板のパッド電極にはんだボールを用いてはんだ
バンプを形成する方法であって、 前記パッド電極上にはんだペーストを塗布する工程と、 前記パッド電極上に前記はんだペーストを介して前記は
んだボールを仮付けする工程と、 前記はんだボールを前記パッド電極に溶着する工程とか
ら成ることを特徴とするはんだバンプの形成方法。 - 【請求項２】 チップ実装面と反対側の面に複数のパッ
ド電極が形成された回路基板と、前記チップ実装面に実
装されたＩＣチップと、前記ＩＣチップを封止するモー
ルド樹脂とを有する樹脂封止型半導体装置において、前
記回路基板のパッド電極にはんだボールを用いてはんだ
バンプを形成する方法であって、 前記はんだボールよりも融点の低い金属または合金から
なる被覆材にて前記パッド電極を被覆する工程と、 前記被覆材の表面にフラックスを塗布する工程と、 前記パッド電極上に前記フラックスを介して前記はんだ
ボールを仮付けする工程と、 前記はんだボールを前記パッド電極に溶着する工程とか
ら成ることを特徴とするはんだバンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10202294A JP3232872B2 (ja) | 1994-04-15 | 1994-04-15 | はんだバンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10202294A JP3232872B2 (ja) | 1994-04-15 | 1994-04-15 | はんだバンプの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07288255A JPH07288255A (ja) | 1995-10-31 |
| JP3232872B2 true JP3232872B2 (ja) | 2001-11-26 |
Family
ID=14316131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10202294A Expired - Fee Related JP3232872B2 (ja) | 1994-04-15 | 1994-04-15 | はんだバンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3232872B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2762958B2 (ja) * | 1995-05-26 | 1998-06-11 | 日本電気株式会社 | バンプの形成方法 |
| JPH09199506A (ja) * | 1995-11-15 | 1997-07-31 | Citizen Watch Co Ltd | 半導体素子のバンプ形成方法 |
| JP4618549B2 (ja) * | 2005-03-11 | 2011-01-26 | 日立金属株式会社 | バンプ形成方法 |
| JP4576270B2 (ja) | 2005-03-29 | 2010-11-04 | 昭和電工株式会社 | ハンダ回路基板の製造方法 |
| WO2007007865A1 (en) | 2005-07-11 | 2007-01-18 | Showa Denko K.K. | Method for attachment of solder powder to electronic circuit board and solder-attached electronic circuit board |
| EP2047725A4 (en) * | 2006-08-03 | 2010-05-26 | Showa Denko Kk | MANUFACTURING PROCESS FOR A LOT-PCB |
| JP5456545B2 (ja) | 2009-04-28 | 2014-04-02 | 昭和電工株式会社 | 回路基板の製造方法 |
| JP2011199179A (ja) * | 2010-03-23 | 2011-10-06 | Ngk Spark Plug Co Ltd | はんだバンプを有する配線基板の製造方法 |
| CN113629065A (zh) * | 2021-06-30 | 2021-11-09 | 合肥京东方星宇科技有限公司 | 驱动背板、芯片、发光基板及其制造方法、显示装置 |
-
1994
- 1994-04-15 JP JP10202294A patent/JP3232872B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07288255A (ja) | 1995-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6486411B2 (en) | Semiconductor module having solder bumps and solder portions with different materials and compositions and circuit substrate | |
| US5186383A (en) | Method for forming solder bump interconnections to a solder-plated circuit trace | |
| JP3300839B2 (ja) | 半導体素子ならびにその製造および使用方法 | |
| US6657124B2 (en) | Advanced electronic package | |
| JP2000031204A (ja) | 半導体パッケージの製造方法 | |
| US8368234B2 (en) | Semiconductor device, production method for the same, and substrate | |
| JP3232872B2 (ja) | はんだバンプの形成方法 | |
| US5314842A (en) | Resin-sealed type semiconductor device and method for manufacturing the same | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JPH09153519A (ja) | 半導体の実装構造 | |
| JP2002076605A (ja) | 半導体モジュール及び半導体装置を接続した回路基板 | |
| KR20000008347A (ko) | 플립칩bga 패키지 제조방법 | |
| JP3417281B2 (ja) | バンプ付電子部品の実装方法 | |
| JPH0529363A (ja) | 配線基板 | |
| JPH09213702A (ja) | 半導体装置及び半導体装置の実装方法 | |
| JP2914569B1 (ja) | 半導体素子の実装方法とその実装体 | |
| JPH11307585A (ja) | 半導体装置 | |
| JPH0536754A (ja) | 半導体装置 | |
| JP3346137B2 (ja) | 半田バンプの形成方法 | |
| JPS6068637A (ja) | 半導体のバンプ電極 | |
| JP3024506B2 (ja) | Ｓｉチップとパッケージの接続方法 | |
| JPH04148555A (ja) | リードフレーム、これを用いた半導体装置および半導体装置の実装方法 | |
| JP3469093B2 (ja) | 印刷回路基板および実装回路基板の製造方法 | |
| JPH05154687A (ja) | ハンダペースト | |
| JPS58103198A (ja) | 電子部品の取付け方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |