JPH11307585A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11307585A JPH11307585A JP10112501A JP11250198A JPH11307585A JP H11307585 A JPH11307585 A JP H11307585A JP 10112501 A JP10112501 A JP 10112501A JP 11250198 A JP11250198 A JP 11250198A JP H11307585 A JPH11307585 A JP H11307585A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- solder
- solder layer
- bump
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】Ａｕ系のフリップチップバンプを用いた場合に
おいて、接合破壊などが生じにくく、信頼性を高めるこ
とができる半導体装置を提供する。 【解決手段】半導体チップが基板にはんだ付けにより接
続されてパッケージ化された半導体装置であって、半導
体チップのパッド部分に形成された少なくともＡｕを含
有するバンプと、基板に形成された電極とを有し、Ｓ
ｎ、Ｐｂなどの応力緩衝成分およびＢｉなどの融点降下
成分を含有するはんだ層によりバンプと電極が接続され
ている構成とする。
おいて、接合破壊などが生じにくく、信頼性を高めるこ
とができる半導体装置を提供する。 【解決手段】半導体チップが基板にはんだ付けにより接
続されてパッケージ化された半導体装置であって、半導
体チップのパッド部分に形成された少なくともＡｕを含
有するバンプと、基板に形成された電極とを有し、Ｓ
ｎ、Ｐｂなどの応力緩衝成分およびＢｉなどの融点降下
成分を含有するはんだ層によりバンプと電極が接続され
ている構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に、小型化および高密度化されたパッケージ形態を有
する半導体装置に関する。
特に、小型化および高密度化されたパッケージ形態を有
する半導体装置に関する。
【０００２】
【従来の技術】近年のＶＬＳＩなどの半導体装置におい
ては、３年で７割の縮小化を実現し、高集積化及び高性
能化を達成してきた。これに伴い、半導体装置のパッケ
ージ形態も小型化、高密度化が達成されてきた。
ては、３年で７割の縮小化を実現し、高集積化及び高性
能化を達成してきた。これに伴い、半導体装置のパッケ
ージ形態も小型化、高密度化が達成されてきた。
【０００３】従来、半導体装置のパッケージ形態として
は、ＤＩＰ（Dual Inline Package）あるいはＰＧＡ（P
in Grid Array）などのプリント基板に設けたスルーホ
ールにリード線を挿入して実装するリード挿入型（ＴＨ
Ｄ：Through Hall Mount Device ）や、ＱＦＰ（Quad F
lat (L-Leaded) Package）あるいはＴＣＰ（Tape Carri
er Package）などのリード線を基板の表面にハンダ付け
して実装する表面実装型（ＳＭＤ：Surface Mount Devi
ce）が用いられてきた。さらに、出力端子をエリア化し
たＢＧＡ（Ball Grid Array ）パッケージに代表される
パッケージ形態に移行してきている。
は、ＤＩＰ（Dual Inline Package）あるいはＰＧＡ（P
in Grid Array）などのプリント基板に設けたスルーホ
ールにリード線を挿入して実装するリード挿入型（ＴＨ
Ｄ：Through Hall Mount Device ）や、ＱＦＰ（Quad F
lat (L-Leaded) Package）あるいはＴＣＰ（Tape Carri
er Package）などのリード線を基板の表面にハンダ付け
して実装する表面実装型（ＳＭＤ：Surface Mount Devi
ce）が用いられてきた。さらに、出力端子をエリア化し
たＢＧＡ（Ball Grid Array ）パッケージに代表される
パッケージ形態に移行してきている。
【０００４】一方で、半導体装置の小型化、高密度化に
対する要求はさらに高まりつつあり、上記のＱＦＰなど
のパッケージ形態では対応できなくなってきている。こ
のため、半導体チップにパッケージサイズを限りなく近
づけてさらなる小型化、高密度化を実現するチップサイ
ズパッケージ（ＣＳＰ：Chip Size Package ）と呼ばれ
るパッケージ形態が注目を集めており、現在活発に研究
がなされ、多くの提案が示されている。
対する要求はさらに高まりつつあり、上記のＱＦＰなど
のパッケージ形態では対応できなくなってきている。こ
のため、半導体チップにパッケージサイズを限りなく近
づけてさらなる小型化、高密度化を実現するチップサイ
ズパッケージ（ＣＳＰ：Chip Size Package ）と呼ばれ
るパッケージ形態が注目を集めており、現在活発に研究
がなされ、多くの提案が示されている。
【０００５】上記のＣＳＰなどにおいては、例えば図１
の断面図に示すように、半導体チップ１の図示しないパ
ッド電極に形成されたフリップチップバンプ１１と、プ
リント基板２に形成された電極（ランド）２１とがはん
だ層３１により機械的、電気的に接続されている。さら
に、半導体チップ１とプリント基板２の間隙部には封止
樹脂４１が充填され、封止されている。
の断面図に示すように、半導体チップ１の図示しないパ
ッド電極に形成されたフリップチップバンプ１１と、プ
リント基板２に形成された電極（ランド）２１とがはん
だ層３１により機械的、電気的に接続されている。さら
に、半導体チップ１とプリント基板２の間隙部には封止
樹脂４１が充填され、封止されている。
【０００６】上記の半導体装置の製造方法について説明
する。まず、図２（ａ）に示すような半導体チップ１に
アルミニウムなどからなる図示しないパッド電極を形成
し、次に図２（ｂ）に示すように、上記のパッド電極上
に例えばはんだボールを形成して、フリップチップバン
プ１１を形成する。
する。まず、図２（ａ）に示すような半導体チップ１に
アルミニウムなどからなる図示しないパッド電極を形成
し、次に図２（ｂ）に示すように、上記のパッド電極上
に例えばはんだボールを形成して、フリップチップバン
プ１１を形成する。
【０００７】一方、図２（ｃ）に示すように、例えばガ
ラスエポキシ系材料からなる基板上に図示しないプリン
ト配線部を形成してプリント基板２を形成し、次に例え
ば銅あるいはニッケル下地の金メッキを施した銅電極
（ランド）２１を形成する。
ラスエポキシ系材料からなる基板上に図示しないプリン
ト配線部を形成してプリント基板２を形成し、次に例え
ば銅あるいはニッケル下地の金メッキを施した銅電極
（ランド）２１を形成する。
【０００８】次に、図２（ｄ）に示すように、クリーム
はんだ層３をプリント基板２の電極２１上に印刷する。
クリームはんだとしては、例えば６３Ｓｎ／３７Ｐｂな
どの通常用いられるはんだを用いる。また、印刷以外の
方法によって電極２１上にクリームはんだ層３を形成す
ることもできる。
はんだ層３をプリント基板２の電極２１上に印刷する。
クリームはんだとしては、例えば６３Ｓｎ／３７Ｐｂな
どの通常用いられるはんだを用いる。また、印刷以外の
方法によって電極２１上にクリームはんだ層３を形成す
ることもできる。
【０００９】次に、図３（ｅ）に示すように、クリーム
はんだ層３の上面から、半導体チップ１のバンプ形成面
を押し当ててプリント基板２上に半導体チップ１をマウ
ントする。
はんだ層３の上面から、半導体チップ１のバンプ形成面
を押し当ててプリント基板２上に半導体チップ１をマウ
ントする。
【００１０】次に、図３（ｆ）に示すように、クリーム
はんだ層３が２１０℃程度となるようにエアーリフロー
炉で熱処理を行い、リフローによりフリップチップバン
プ１１と電極２１とを電気的、機械的に接続するはんだ
層３１を形成する。リフローの後、洗浄によりはんだ層
３１表面のフラックスを除去する。
はんだ層３が２１０℃程度となるようにエアーリフロー
炉で熱処理を行い、リフローによりフリップチップバン
プ１１と電極２１とを電気的、機械的に接続するはんだ
層３１を形成する。リフローの後、洗浄によりはんだ層
３１表面のフラックスを除去する。
【００１１】次に、図３（ｇ）に示すように、例えばエ
ポキシ系の封止樹脂４を半導体チップ１とプリント基板
２の間に充填する。次に、封止樹脂４の硬化処理（例え
ば封止樹脂４が熱硬化型樹脂である場合には加熱処理）
を施し、硬化した封止樹脂４１として、図１に示す半導
体装置に至る。
ポキシ系の封止樹脂４を半導体チップ１とプリント基板
２の間に充填する。次に、封止樹脂４の硬化処理（例え
ば封止樹脂４が熱硬化型樹脂である場合には加熱処理）
を施し、硬化した封止樹脂４１として、図１に示す半導
体装置に至る。
【００１２】上記の構成のＣＳＰなどにおいて、フリッ
プチップバンプ１１を例えばＡｕなどの導電性材料によ
り形成することがある。例えばＡｕワイヤーもしくはＡ
ｕ系材料のワイヤーを半導体チップ１上に形成されたア
ルミニウムなどからなるパッド電極上にボンディング
し、接触部分近傍を残してワイヤーを引きちぎり、さら
にバンプ形成面を平滑な金属面に押し当てることで形成
したフリップチップバンプ１１の高さを揃えることで形
成することができる。上記のようにしてＡｕなどの導電
性材料によりフリップチップバンプ１１を形成する場
合、はんだバンプよりも簡便な製造装置および製造方法
により形成することが可能である。
プチップバンプ１１を例えばＡｕなどの導電性材料によ
り形成することがある。例えばＡｕワイヤーもしくはＡ
ｕ系材料のワイヤーを半導体チップ１上に形成されたア
ルミニウムなどからなるパッド電極上にボンディング
し、接触部分近傍を残してワイヤーを引きちぎり、さら
にバンプ形成面を平滑な金属面に押し当てることで形成
したフリップチップバンプ１１の高さを揃えることで形
成することができる。上記のようにしてＡｕなどの導電
性材料によりフリップチップバンプ１１を形成する場
合、はんだバンプよりも簡便な製造装置および製造方法
により形成することが可能である。
【００１３】
【発明が解決しようとする課題】しかしながら、上記の
ようにフリップチップバンプとしてＡｕあるいはＡｕ系
材料を用いて形成した場合、接合に用いるはんだ材料に
はいくつかの提案がなされているが、どの場合にも問題
が生じることになる。
ようにフリップチップバンプとしてＡｕあるいはＡｕ系
材料を用いて形成した場合、接合に用いるはんだ材料に
はいくつかの提案がなされているが、どの場合にも問題
が生じることになる。
【００１４】例えば、はんだとして通常用いられている
Ｓｎ−Ａｇ系、Ｓｎ−Ｓｂ系あるいはＳｎ−Ｐｂ系など
のＳｎ系はんだを用いた場合、フリップチップバンプ中
のＡｕ原子がはんだ中に拡散し、ＡｕＳｎ2 、ＡｕＳｎ
4 などの硬くて脆い組成が形成されてしまう。このた
め、これらの組成近傍からクラック（接合破壊）が発生
してしまうので、寿命が短く信頼性が低いものとなって
しまう。はんだ接合の形成の際の熱処理をできるだけ低
温で行うことによりＡｕの拡散層の厚みを薄く制御して
形成したとしても、半導体装置の使用における発熱によ
って拡散が進行してしまうので高い信頼性を確保するこ
とが困難となっている。
Ｓｎ−Ａｇ系、Ｓｎ−Ｓｂ系あるいはＳｎ−Ｐｂ系など
のＳｎ系はんだを用いた場合、フリップチップバンプ中
のＡｕ原子がはんだ中に拡散し、ＡｕＳｎ2 、ＡｕＳｎ
4 などの硬くて脆い組成が形成されてしまう。このた
め、これらの組成近傍からクラック（接合破壊）が発生
してしまうので、寿命が短く信頼性が低いものとなって
しまう。はんだ接合の形成の際の熱処理をできるだけ低
温で行うことによりＡｕの拡散層の厚みを薄く制御して
形成したとしても、半導体装置の使用における発熱によ
って拡散が進行してしまうので高い信頼性を確保するこ
とが困難となっている。
【００１５】また、上記のはんだとしてＩｎ、Ｉｎ−Ｓ
ｎ系、Ｉｎ−Ａｇ系あるいはＩｎ−Ａｇ−Ｐｂ系などの
Ｉｎ系はんだを用いることにより、Ａｕ−Ｉｎ化合物を
形成することでＡｕがＳｎと反応するのを防ぐことがで
きるが、Ｉｎが高価な材料であるのでコストの上昇の要
因となってしまい、さらに酸化されやすいという欠点が
ある。
ｎ系、Ｉｎ−Ａｇ系あるいはＩｎ−Ａｇ−Ｐｂ系などの
Ｉｎ系はんだを用いることにより、Ａｕ−Ｉｎ化合物を
形成することでＡｕがＳｎと反応するのを防ぐことがで
きるが、Ｉｎが高価な材料であるのでコストの上昇の要
因となってしまい、さらに酸化されやすいという欠点が
ある。
【００１６】また、Ａｕ−Ｓｎ系、Ａｕ−Ｓｉ系あるい
はＡｕ−Ｇｅ系などのＡｕ系はんだがチップ接合やパッ
ケージシールに用いられるが、Ａｕの比率が高いので高
価であり、さらに硬いためにフリップチップの接続信頼
性を向上させることが困難となっている。
はＡｕ−Ｇｅ系などのＡｕ系はんだがチップ接合やパッ
ケージシールに用いられるが、Ａｕの比率が高いので高
価であり、さらに硬いためにフリップチップの接続信頼
性を向上させることが困難となっている。
【００１７】本発明は上記の問題を鑑みなされたもので
あり、従って本発明の目的は、はんだバンプよりも簡便
な製造装置および製造方法により形成することができる
Ａｕ系のフリップチップバンプを用いた場合において、
接合破壊などが生じにくく、信頼性を高めることができ
る半導体装置を提供することである。
あり、従って本発明の目的は、はんだバンプよりも簡便
な製造装置および製造方法により形成することができる
Ａｕ系のフリップチップバンプを用いた場合において、
接合破壊などが生じにくく、信頼性を高めることができ
る半導体装置を提供することである。
【００１８】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置は、半導体チップが基板にはん
だ付けにより接続されてパッケージ化された半導体装置
であって、前記半導体チップのパッド部分に形成された
少なくともＡｕを含有するバンプと、前記基板に形成さ
れた電極とを有し、Ｓｎ、応力緩衝成分および融点降下
成分を含有するはんだ層により前記バンプと前記電極が
接続されている。
め、本発明の半導体装置は、半導体チップが基板にはん
だ付けにより接続されてパッケージ化された半導体装置
であって、前記半導体チップのパッド部分に形成された
少なくともＡｕを含有するバンプと、前記基板に形成さ
れた電極とを有し、Ｓｎ、応力緩衝成分および融点降下
成分を含有するはんだ層により前記バンプと前記電極が
接続されている。
【００１９】上記の本発明の半導体装置によれば、半導
体チップが基板にはんだ付けにより接続されてパッケー
ジ化された、小型化、高密度化を実現するチップサイズ
パッケージなどにおいて、パッド部分に形成された少な
くともＡｕを含有するバンプと基板に形成された電極
が、Ｓｎ、応力緩衝成分および融点降下成分を含有する
はんだ層により接続されている。上記のはんだは、Ｓｎ
系はんだにおいて、例えばＰｂなどの柔らかくて応力緩
衝作用が高い成分を含有することにより、硬くて脆いＡ
ｕ−Ｓｎ共晶系が形成されてもＰｂなどの成分が応力を
緩衝して、接合破壊を抑制することが可能である。ま
た、Ｐｂなどの応力緩衝成分とＳｎからなるはんだ組成
では、はんだとして使用するのに融点が高すぎることに
なる場合があるが、さらにＢｉなどの融点降下成分を含
有することで適当な範囲に融点を持つ組成のはんだとす
ることが可能となる。従って、Ａｕ系のフリップチップ
バンプを用いた場合において、接合破壊などが生じにく
くなり、信頼性を高めることができる。
体チップが基板にはんだ付けにより接続されてパッケー
ジ化された、小型化、高密度化を実現するチップサイズ
パッケージなどにおいて、パッド部分に形成された少な
くともＡｕを含有するバンプと基板に形成された電極
が、Ｓｎ、応力緩衝成分および融点降下成分を含有する
はんだ層により接続されている。上記のはんだは、Ｓｎ
系はんだにおいて、例えばＰｂなどの柔らかくて応力緩
衝作用が高い成分を含有することにより、硬くて脆いＡ
ｕ−Ｓｎ共晶系が形成されてもＰｂなどの成分が応力を
緩衝して、接合破壊を抑制することが可能である。ま
た、Ｐｂなどの応力緩衝成分とＳｎからなるはんだ組成
では、はんだとして使用するのに融点が高すぎることに
なる場合があるが、さらにＢｉなどの融点降下成分を含
有することで適当な範囲に融点を持つ組成のはんだとす
ることが可能となる。従って、Ａｕ系のフリップチップ
バンプを用いた場合において、接合破壊などが生じにく
くなり、信頼性を高めることができる。
【００２０】上記の本発明の半導体装置は、好適には、
前記はんだ層中のＳｎの組成比率が５０％以下である。
ＳｎはＡｕと反応して硬くて脆いＡｕ−Ｓｎ共晶系が形
成されるので、５０％以下に比率を下げることが好まし
い。このような組成の場合、はんだとして使用するのに
融点が高すぎてしまうが、さらにＢｉなどの融点降下成
分を含有することで適当な範囲に融点を持つ組成のはん
だとすることが可能となる。
前記はんだ層中のＳｎの組成比率が５０％以下である。
ＳｎはＡｕと反応して硬くて脆いＡｕ−Ｓｎ共晶系が形
成されるので、５０％以下に比率を下げることが好まし
い。このような組成の場合、はんだとして使用するのに
融点が高すぎてしまうが、さらにＢｉなどの融点降下成
分を含有することで適当な範囲に融点を持つ組成のはん
だとすることが可能となる。
【００２１】上記の本発明の半導体装置は、好適には、
前記はんだ層中に前記応力緩衝成分の局在層が形成され
ている。さらに好適には、前記応力緩衝成分の局在層が
前記電極の近傍領域に形成されている。はんだ層中の特
に基板に形成された電極の近傍領域に、例えばＰｂなど
の応力緩衝成分の局在層が形成されることで、硬くて脆
いＡｕ−Ｓｎ共晶系にかかる応力を有効に緩衝すること
ができる。
前記はんだ層中に前記応力緩衝成分の局在層が形成され
ている。さらに好適には、前記応力緩衝成分の局在層が
前記電極の近傍領域に形成されている。はんだ層中の特
に基板に形成された電極の近傍領域に、例えばＰｂなど
の応力緩衝成分の局在層が形成されることで、硬くて脆
いＡｕ−Ｓｎ共晶系にかかる応力を有効に緩衝すること
ができる。
【００２２】上記の本発明の半導体装置は、好適には、
前記はんだ層中に前記バンプ中のＡｕが十分拡散してい
る。ここで、はんだ層中にバンプ中のＡｕが十分拡散し
ているとは、半導体装置の使用における発熱によって、
これ以上拡散が進行しない程度に拡散している状態のこ
とである。Ａｕがはんだ層中に拡散すると硬くて脆いＡ
ｕ−Ｓｎ共晶系が形成されるので、従来技術においては
熱処理をできるだけ低温で行うなどの方法でＡｕの拡散
層の厚みを薄く制御して形成していたが、本発明におい
てはＡｕ−Ｓｎ共晶系が形成されても応力緩衝成分を含
有することにより接合破壊などが生じにくくなってお
り、製造時にＡｕを十分拡散させて形成したはんだ層と
することで、半導体装置の使用における発熱によって拡
散が進行し、はんだ層の組成が変化して劣化するのを防
止することが可能となる。
前記はんだ層中に前記バンプ中のＡｕが十分拡散してい
る。ここで、はんだ層中にバンプ中のＡｕが十分拡散し
ているとは、半導体装置の使用における発熱によって、
これ以上拡散が進行しない程度に拡散している状態のこ
とである。Ａｕがはんだ層中に拡散すると硬くて脆いＡ
ｕ−Ｓｎ共晶系が形成されるので、従来技術においては
熱処理をできるだけ低温で行うなどの方法でＡｕの拡散
層の厚みを薄く制御して形成していたが、本発明におい
てはＡｕ−Ｓｎ共晶系が形成されても応力緩衝成分を含
有することにより接合破壊などが生じにくくなってお
り、製造時にＡｕを十分拡散させて形成したはんだ層と
することで、半導体装置の使用における発熱によって拡
散が進行し、はんだ層の組成が変化して劣化するのを防
止することが可能となる。
【００２３】上記の本発明の半導体装置は、好適には、
前記半導体チップと前記基板との間隙部が封止樹脂によ
り封止されている。これにより、半導体チップと基板と
のギャップを変化させるような応力に抗してバンプ接合
部の破壊から守るとともに、耐湿性を向上させることが
できる。
前記半導体チップと前記基板との間隙部が封止樹脂によ
り封止されている。これにより、半導体チップと基板と
のギャップを変化させるような応力に抗してバンプ接合
部の破壊から守るとともに、耐湿性を向上させることが
できる。
【００２４】
【発明の実施の形態】以下に、本発明の半導体装置及び
その製造方法の実施の形態について図面を参照して説明
する。
その製造方法の実施の形態について図面を参照して説明
する。
【００２５】まず、本発明の半導体装置について説明す
る。図１は本実施形態にかかる半導体装置の断面図であ
る。半導体チップ１の図示しないパッド電極に接続し
て、ＡｕあるいはＡｕ−Ｐｄ合金などのＡｕ系材料より
フリップチップバンプ１１が形成されている。一方、例
えば４層積層型基板（ＦＲ−５相当）などに配線部を形
成したプリント基板２に、例えば銅あるいはニッケル下
地の金メッキを施した銅電極（ランド）２１が形成され
ている。上記のフリップチップバンプ１１と電極２１
は、はんだ層３１により機械的、電気的に接続されてい
る。さらに、半導体チップ１とプリント基板２の間隙部
には封止樹脂４１が充填され、封止されている。
る。図１は本実施形態にかかる半導体装置の断面図であ
る。半導体チップ１の図示しないパッド電極に接続し
て、ＡｕあるいはＡｕ−Ｐｄ合金などのＡｕ系材料より
フリップチップバンプ１１が形成されている。一方、例
えば４層積層型基板（ＦＲ−５相当）などに配線部を形
成したプリント基板２に、例えば銅あるいはニッケル下
地の金メッキを施した銅電極（ランド）２１が形成され
ている。上記のフリップチップバンプ１１と電極２１
は、はんだ層３１により機械的、電気的に接続されてい
る。さらに、半導体チップ１とプリント基板２の間隙部
には封止樹脂４１が充填され、封止されている。
【００２６】上記の半導体装置において、はんだ層３１
としては、Ｓｎ、応力緩衝成分および融点降下成分を含
有するはんだが用いられている。Ｓｎの組成比率として
は、例えば５０％以下であることが好ましい。応力緩衝
成分としては、例えばＰｂを好ましく用いることが可能
であり、また、融点降下成分としては、例えばＢｉを好
ましく用いることが可能である。
としては、Ｓｎ、応力緩衝成分および融点降下成分を含
有するはんだが用いられている。Ｓｎの組成比率として
は、例えば５０％以下であることが好ましい。応力緩衝
成分としては、例えばＰｂを好ましく用いることが可能
であり、また、融点降下成分としては、例えばＢｉを好
ましく用いることが可能である。
【００２７】上記の半導体装置において、はんだ層３１
中にフリップチップバンプ１１のＡｕ原子が拡散してお
り、はんだ層３１中のフリップチップバンプ１１に近い
側ではＡｕ−Ｓｎ共晶系が形成されており、一方で電極
２１の近傍領域においてはＰｂなどの応力緩衝成分の局
在層が形成されている構造とすることができる。
中にフリップチップバンプ１１のＡｕ原子が拡散してお
り、はんだ層３１中のフリップチップバンプ１１に近い
側ではＡｕ−Ｓｎ共晶系が形成されており、一方で電極
２１の近傍領域においてはＰｂなどの応力緩衝成分の局
在層が形成されている構造とすることができる。
【００２８】上記の本実施形態の半導体装置によれば、
半導体チップが基板にはんだ付けにより接続されてパッ
ケージ化された、小型化、高密度化を実現するチップサ
イズパッケージなどにおいて、フリップチップバンプ１
１と電極２１とを接続するはんだ層３１中に、例えばＰ
ｂなどの柔らかくて応力緩衝作用が高い成分を含有する
ことにより、硬くて脆いＡｕ−Ｓｎ共晶系が形成されて
もＰｂなどの成分が応力を緩衝して、接合破壊を抑制す
ることが可能である。また、Ｐｂなどの応力緩衝成分と
Ｓｎからなるはんだ組成では、はんだとして使用するの
に融点が高すぎることになる場合があるが、さらにＢｉ
などの融点降下成分を含有することで適当な範囲に融点
を持つ組成のはんだとすることが可能となる。従って、
Ａｕ系のフリップチップバンプを用いた場合において、
接合破壊などが生じにくくなり、従来のように高価なは
んだ材料を用いることなく、信頼性を高めることができ
る。また、はんだ層３１中にフリップチップバンプ１１
のＡｕ原子が十分に拡散していることから半導体装置の
使用における発熱によって拡散が進行し、はんだ層の組
成が変化して劣化するのを防止することが可能となり、
さらに封止樹脂４１により封止されているので半導体チ
ップと基板とのギャップを変化させるような応力に抗し
てバンプ接合部の破壊から守るとともに、耐湿性を向上
させることができる。
半導体チップが基板にはんだ付けにより接続されてパッ
ケージ化された、小型化、高密度化を実現するチップサ
イズパッケージなどにおいて、フリップチップバンプ１
１と電極２１とを接続するはんだ層３１中に、例えばＰ
ｂなどの柔らかくて応力緩衝作用が高い成分を含有する
ことにより、硬くて脆いＡｕ−Ｓｎ共晶系が形成されて
もＰｂなどの成分が応力を緩衝して、接合破壊を抑制す
ることが可能である。また、Ｐｂなどの応力緩衝成分と
Ｓｎからなるはんだ組成では、はんだとして使用するの
に融点が高すぎることになる場合があるが、さらにＢｉ
などの融点降下成分を含有することで適当な範囲に融点
を持つ組成のはんだとすることが可能となる。従って、
Ａｕ系のフリップチップバンプを用いた場合において、
接合破壊などが生じにくくなり、従来のように高価なは
んだ材料を用いることなく、信頼性を高めることができ
る。また、はんだ層３１中にフリップチップバンプ１１
のＡｕ原子が十分に拡散していることから半導体装置の
使用における発熱によって拡散が進行し、はんだ層の組
成が変化して劣化するのを防止することが可能となり、
さらに封止樹脂４１により封止されているので半導体チ
ップと基板とのギャップを変化させるような応力に抗し
てバンプ接合部の破壊から守るとともに、耐湿性を向上
させることができる。
【００２９】上記の半導体装置の製造方法について説明
する。まず、図２（ａ）に示すような半導体チップ１に
アルミニウムなどからなる図示しないパッド電極を形成
し、次に図２（ｂ）に示すように、上記のパッド電極上
に例えばＡｕワイヤーもしくはＡｕ−Ｐｄ合金などのＡ
ｕ系材料のワイヤーを半導体チップ１上に形成されたア
ルミニウムなどからなるパッド電極上にボンディング
し、接触部分近傍を残してワイヤーを引きちぎり、フリ
ップチップバンプ１１を形成する。このとき、バンプ形
成面を平滑な金属面に押し当てることで、形成したフリ
ップチップバンプ１１の高さを揃えることができる。上
記のようにして、はんだバンプよりも簡便な製造装置お
よび製造方法により、Ａｕなどの導電性材料によりフリ
ップチップバンプ１１を形成することが可能である。
する。まず、図２（ａ）に示すような半導体チップ１に
アルミニウムなどからなる図示しないパッド電極を形成
し、次に図２（ｂ）に示すように、上記のパッド電極上
に例えばＡｕワイヤーもしくはＡｕ−Ｐｄ合金などのＡ
ｕ系材料のワイヤーを半導体チップ１上に形成されたア
ルミニウムなどからなるパッド電極上にボンディング
し、接触部分近傍を残してワイヤーを引きちぎり、フリ
ップチップバンプ１１を形成する。このとき、バンプ形
成面を平滑な金属面に押し当てることで、形成したフリ
ップチップバンプ１１の高さを揃えることができる。上
記のようにして、はんだバンプよりも簡便な製造装置お
よび製造方法により、Ａｕなどの導電性材料によりフリ
ップチップバンプ１１を形成することが可能である。
【００３０】一方、図２（ｃ）に示すように、例えばＦ
Ｒ−５相当の４層積層型基板上に図示しないプリント配
線部を形成してプリント基板２を形成し、次に例えばニ
ッケルや銅などを含有する電極（ランド）２１を形成す
る。基板としては、４層積層型基板の他に、ガラスエポ
キシ系基板、セラミック基板あるいはポリイミド系基板
などを用いることもできる。
Ｒ−５相当の４層積層型基板上に図示しないプリント配
線部を形成してプリント基板２を形成し、次に例えばニ
ッケルや銅などを含有する電極（ランド）２１を形成す
る。基板としては、４層積層型基板の他に、ガラスエポ
キシ系基板、セラミック基板あるいはポリイミド系基板
などを用いることもできる。
【００３１】次に、図２（ｄ）に示すように、クリーム
はんだ層３をプリント基板２の電極２１上に印刷する。
クリームはんだとしては、Ｓｎ、応力緩衝成分および融
点降下成分を含有するはんだを用いる。Ｓｎの組成比率
としては、例えば５０％以下であることが好ましい。応
力緩衝成分としては、例えばＰｂを好ましく用いること
が可能であり、また、融点降下成分としては、例えばＢ
ｉを好ましく用いることが可能である。例えば、４２Ｓ
ｎ／４２Ｐｂ／１４Ｂｉ／２Ａｇの組成比のはんだ、あ
るいは、４６Ｓｎ／４６Ｐｂ／８Ｂｉの組成比のはんだ
を用いることができる。また、印刷以外の方法によって
電極２１上にクリームはんだ層３を形成することもでき
る。
はんだ層３をプリント基板２の電極２１上に印刷する。
クリームはんだとしては、Ｓｎ、応力緩衝成分および融
点降下成分を含有するはんだを用いる。Ｓｎの組成比率
としては、例えば５０％以下であることが好ましい。応
力緩衝成分としては、例えばＰｂを好ましく用いること
が可能であり、また、融点降下成分としては、例えばＢ
ｉを好ましく用いることが可能である。例えば、４２Ｓ
ｎ／４２Ｐｂ／１４Ｂｉ／２Ａｇの組成比のはんだ、あ
るいは、４６Ｓｎ／４６Ｐｂ／８Ｂｉの組成比のはんだ
を用いることができる。また、印刷以外の方法によって
電極２１上にクリームはんだ層３を形成することもでき
る。
【００３２】次に、図３（ｅ）に示すように、クリーム
はんだ層３の上面から、半導体チップ１のバンプ形成面
を押し当ててプリント基板２上に半導体チップ１をマウ
ントする。
はんだ層３の上面から、半導体チップ１のバンプ形成面
を押し当ててプリント基板２上に半導体チップ１をマウ
ントする。
【００３３】次に、図３（ｆ）に示すように、クリーム
はんだ層３が２００℃程度（例えば４２Ｓｎ／４２Ｐｂ
／１４Ｂｉ／２Ａｇの組成比のはんだを用いる場合には
１８５℃、４６Ｓｎ／４６Ｐｂ／８Ｂｉの組成比のはん
だを用いる場合には２１０℃）となるようにエアーリフ
ロー炉で熱処理を行い、リフローによりフリップチップ
バンプ１１と電極２１とを電気的、機械的に接続するは
んだ層３１を形成する。リフローの後、洗浄によりはん
だ層３１表面のフラックスを除去する。フラックスの洗
浄は信頼性上特に問題が無ければ省略することが可能で
ある。
はんだ層３が２００℃程度（例えば４２Ｓｎ／４２Ｐｂ
／１４Ｂｉ／２Ａｇの組成比のはんだを用いる場合には
１８５℃、４６Ｓｎ／４６Ｐｂ／８Ｂｉの組成比のはん
だを用いる場合には２１０℃）となるようにエアーリフ
ロー炉で熱処理を行い、リフローによりフリップチップ
バンプ１１と電極２１とを電気的、機械的に接続するは
んだ層３１を形成する。リフローの後、洗浄によりはん
だ層３１表面のフラックスを除去する。フラックスの洗
浄は信頼性上特に問題が無ければ省略することが可能で
ある。
【００３４】次に、図３（ｇ）に示すように、例えばエ
ポキシ系の封止樹脂４を半導体チップ１とプリント基板
２の間に充填する。次に、封止樹脂４の硬化処理（例え
ば封止樹脂４が熱硬化型樹脂である場合には加熱処理）
を施し、硬化した封止樹脂４１として、図１に示す半導
体装置に至る。
ポキシ系の封止樹脂４を半導体チップ１とプリント基板
２の間に充填する。次に、封止樹脂４の硬化処理（例え
ば封止樹脂４が熱硬化型樹脂である場合には加熱処理）
を施し、硬化した封止樹脂４１として、図１に示す半導
体装置に至る。
【００３５】上記の本実施形態の半導体装置の製造方法
によれば、本発明の半導体装置を容易に製造することが
できる。はんだ層３１中に例えばＰｂなどの柔らかくて
応力緩衝作用が高い成分を含有することにより、硬くて
脆いＡｕ−Ｓｎ共晶系が形成されてもＰｂなどの成分が
応力を緩衝して、接合破壊を抑制することが可能であ
り、接合破壊などが生じにくくなり、信頼性を高めるこ
とができる半導体装置を製造することができる。
によれば、本発明の半導体装置を容易に製造することが
できる。はんだ層３１中に例えばＰｂなどの柔らかくて
応力緩衝作用が高い成分を含有することにより、硬くて
脆いＡｕ−Ｓｎ共晶系が形成されてもＰｂなどの成分が
応力を緩衝して、接合破壊を抑制することが可能であ
り、接合破壊などが生じにくくなり、信頼性を高めるこ
とができる半導体装置を製造することができる。
【００３６】実施例１ 上記の本実施形態の半導体装置の製造方法において、半
導体チップのパッド電極上に、Ａｕ−Ｐｄ合金ワイヤー
を用いてフリップチップバンプを形成した。Ａｕ−Ｐｄ
合金ワイヤーの直径が２５μｍであり、ボトム径７０〜
８０μｍ、トップ径５０μｍ、高さ６０〜７０μｍ程度
の大きさのフリップチップバンプを形成した。一方でＦ
Ｒ−５相当の４層積層型基板を用いた基板上に電極（ラ
ンド）を形成し、この電極上に、４２Ｓｎ／４２Ｐｂ／
１４Ｂｉ／２Ａｇの組成比のクリームはんだを印刷によ
り１８０００μｍ2 ×３０μｍ厚の量を供給した。４２
Ｓｎ／４２Ｐｂ／１４Ｂｉ／２Ａｇの組成比のはんだの
融点は１３７〜１５４℃であった。基板上に半導体チッ
プをマウントした後、クリームはんだ層が１８５℃程度
となるようにエアーリフロー炉で熱処理を行ってはんだ
接合を形成した。グリコールエーテル系の溶剤中で５０
℃に加熱しながら噴出流を発生させてフラックスの洗浄
を行い、粘度１５Ｐａ・ｓｅｃのエポキシ系樹脂を半導
体チップと基板の間隙部に浸透させて、１００℃で１時
間、その後１５０℃で３時間の熱処理を行い、エポキシ
系樹脂を硬化させて封止した。
導体チップのパッド電極上に、Ａｕ−Ｐｄ合金ワイヤー
を用いてフリップチップバンプを形成した。Ａｕ−Ｐｄ
合金ワイヤーの直径が２５μｍであり、ボトム径７０〜
８０μｍ、トップ径５０μｍ、高さ６０〜７０μｍ程度
の大きさのフリップチップバンプを形成した。一方でＦ
Ｒ−５相当の４層積層型基板を用いた基板上に電極（ラ
ンド）を形成し、この電極上に、４２Ｓｎ／４２Ｐｂ／
１４Ｂｉ／２Ａｇの組成比のクリームはんだを印刷によ
り１８０００μｍ2 ×３０μｍ厚の量を供給した。４２
Ｓｎ／４２Ｐｂ／１４Ｂｉ／２Ａｇの組成比のはんだの
融点は１３７〜１５４℃であった。基板上に半導体チッ
プをマウントした後、クリームはんだ層が１８５℃程度
となるようにエアーリフロー炉で熱処理を行ってはんだ
接合を形成した。グリコールエーテル系の溶剤中で５０
℃に加熱しながら噴出流を発生させてフラックスの洗浄
を行い、粘度１５Ｐａ・ｓｅｃのエポキシ系樹脂を半導
体チップと基板の間隙部に浸透させて、１００℃で１時
間、その後１５０℃で３時間の熱処理を行い、エポキシ
系樹脂を硬化させて封止した。
【００３７】上記のようにして形成したはんだ接合部分
の電子顕微鏡写真を観察して得た化学組成を示す断面図
を図４に示す。本実施例において、はんだ層３１中にフ
リップチップバンプ１１のＡｕ原子が拡散しており、は
んだ層３１中のフリップチップバンプ１１に近い側か
ら、ＡｕＳｎ層３１ａ、ＡｕＳｎ2 層３１ｂが形成され
ている。一方で電極２１の近傍領域においてはＰｂの局
在層３１ｃが形成されている。このように、はんだ層中
のＳｎの組成比率を低くすることで、相対的に加熱後の
Ｓｎ中のＡｕ濃度を高くし、さらにＰｂが局在層を形成
することで応力に対する緩衝作用を生じることが可能と
なっている。
の電子顕微鏡写真を観察して得た化学組成を示す断面図
を図４に示す。本実施例において、はんだ層３１中にフ
リップチップバンプ１１のＡｕ原子が拡散しており、は
んだ層３１中のフリップチップバンプ１１に近い側か
ら、ＡｕＳｎ層３１ａ、ＡｕＳｎ2 層３１ｂが形成され
ている。一方で電極２１の近傍領域においてはＰｂの局
在層３１ｃが形成されている。このように、はんだ層中
のＳｎの組成比率を低くすることで、相対的に加熱後の
Ｓｎ中のＡｕ濃度を高くし、さらにＰｂが局在層を形成
することで応力に対する緩衝作用を生じることが可能と
なっている。
【００３８】上記のようにして形成した半導体装置に対
して、−２５〜１２５℃の温度変化を一日あたり７２サ
イクル与える温度サイクル試験を行った結果、１８００
サイクルまでクラック（接合破壊）は発生せず、信頼性
の高いはんだ接合を形成することができた。
して、−２５〜１２５℃の温度変化を一日あたり７２サ
イクル与える温度サイクル試験を行った結果、１８００
サイクルまでクラック（接合破壊）は発生せず、信頼性
の高いはんだ接合を形成することができた。
【００３９】実施例２ 上記の実施例において、クリームはんだの組成として４
６Ｓｎ／４６Ｐｂ／８Ｂｉを用い、リフロー温度を２１
０℃となるようにした以外は上記と同様にして形成し
た。４６Ｓｎ／４６Ｐｂ／８Ｂｉの組成比のはんだの融
点は１３５〜１９０℃であった。上記のようにして形成
した半導体装置は、実施例１と同様に、電極２１の近傍
領域においてはＰｂの局在層３１ｃが形成されて応力に
対する緩衝作用を生じることが可能となっており、上記
と同様の温度サイクル試験を行った結果、１８００サイ
クルまでクラック（接合破壊）は発生せず、信頼性の高
いはんだ接合を形成することができた。
６Ｓｎ／４６Ｐｂ／８Ｂｉを用い、リフロー温度を２１
０℃となるようにした以外は上記と同様にして形成し
た。４６Ｓｎ／４６Ｐｂ／８Ｂｉの組成比のはんだの融
点は１３５〜１９０℃であった。上記のようにして形成
した半導体装置は、実施例１と同様に、電極２１の近傍
領域においてはＰｂの局在層３１ｃが形成されて応力に
対する緩衝作用を生じることが可能となっており、上記
と同様の温度サイクル試験を行った結果、１８００サイ
クルまでクラック（接合破壊）は発生せず、信頼性の高
いはんだ接合を形成することができた。
【００４０】比較例１ 上記の実施例において、クリームはんだの組成として９
６．５Ｓｎ／３．５Ａｇを用い、リフロー温度を２６０
℃となるようにした以外は上記と同様にして形成した。
９６．５Ｓｎ／３．５Ａｇの組成比のはんだの融点は２
２１℃であった。上記のようにして形成した半導体装置
は、リフロー工程における冷却時の基板の反りや、フラ
ックス洗浄時のストレスによって、はんだ接合部にクラ
ックが発生した。上記のようにして形成したはんだ接合
部分の断面図を図５に示す。このように、フリップチッ
プバンプ１１と電極２１を接続するはんだ層３１におい
て、クラックＣが発生した。
６．５Ｓｎ／３．５Ａｇを用い、リフロー温度を２６０
℃となるようにした以外は上記と同様にして形成した。
９６．５Ｓｎ／３．５Ａｇの組成比のはんだの融点は２
２１℃であった。上記のようにして形成した半導体装置
は、リフロー工程における冷却時の基板の反りや、フラ
ックス洗浄時のストレスによって、はんだ接合部にクラ
ックが発生した。上記のようにして形成したはんだ接合
部分の断面図を図５に示す。このように、フリップチッ
プバンプ１１と電極２１を接続するはんだ層３１におい
て、クラックＣが発生した。
【００４１】比較例２ 上記の実施例において、クリームはんだの組成として９
０Ｓｎ／７．５Ｂｉ／２Ａｇ／０．５Ｃｕを用い、リフ
ロー温度を２４５℃となるようにした以外は上記と同様
にして形成した。９０Ｓｎ／７．５Ｂｉ／２Ａｇ／０．
５Ｃｕの組成比のはんだの融点は１８６〜２１７℃であ
った。上記のようにして形成した半導体装置は、はんだ
接合部のＳｎ−Ａｕ化合物層においてボイド（鬆）Ｖが
発生した。上記のようにして形成したはんだ接合部分の
断面図を図６に示す。このように、フリップチップバン
プ１１と電極２１を接続するはんだ層３１において、ボ
イドＶが発生した。比較例２の半導体装置を実施例１と
同様の温度サイクル試験を行った結果、早期にクラック
（接合破壊）が発生した。
０Ｓｎ／７．５Ｂｉ／２Ａｇ／０．５Ｃｕを用い、リフ
ロー温度を２４５℃となるようにした以外は上記と同様
にして形成した。９０Ｓｎ／７．５Ｂｉ／２Ａｇ／０．
５Ｃｕの組成比のはんだの融点は１８６〜２１７℃であ
った。上記のようにして形成した半導体装置は、はんだ
接合部のＳｎ−Ａｕ化合物層においてボイド（鬆）Ｖが
発生した。上記のようにして形成したはんだ接合部分の
断面図を図６に示す。このように、フリップチップバン
プ１１と電極２１を接続するはんだ層３１において、ボ
イドＶが発生した。比較例２の半導体装置を実施例１と
同様の温度サイクル試験を行った結果、早期にクラック
（接合破壊）が発生した。
【００４２】比較例３ 上記の実施例において、クリームはんだの組成として６
３Ｓｎ／３７Ｐｂを用い、リフロー温度を２１０℃とな
るようにした以外は上記と同様にして形成した。６３Ｓ
ｎ／３７Ｐｂの組成比のはんだの融点は１８３℃であっ
た。上記のようにして形成した半導体装置は、比較例２
と同様に、はんだ接合部のＳｎ−Ａｕ化合物層において
ボイド（鬆）Ｖが発生した。また、温度サイクル試験を
行った結果、早期にクラック（接合破壊）が発生した。
３Ｓｎ／３７Ｐｂを用い、リフロー温度を２１０℃とな
るようにした以外は上記と同様にして形成した。６３Ｓ
ｎ／３７Ｐｂの組成比のはんだの融点は１８３℃であっ
た。上記のようにして形成した半導体装置は、比較例２
と同様に、はんだ接合部のＳｎ−Ａｕ化合物層において
ボイド（鬆）Ｖが発生した。また、温度サイクル試験を
行った結果、早期にクラック（接合破壊）が発生した。
【００４３】本発明は半導体装置としては、ＭＯＳトラ
ンジスタ系半導体装置、バイポーラ系半導体装置、Ｂｉ
ＭＯＳ系半導体装置、ロジックとメモリを搭載した半導
体装置など、半導体装置であれば何にでも適用可能であ
る。
ンジスタ系半導体装置、バイポーラ系半導体装置、Ｂｉ
ＭＯＳ系半導体装置、ロジックとメモリを搭載した半導
体装置など、半導体装置であれば何にでも適用可能であ
る。
【００４４】本発明の半導体装置は上記の実施の形態に
限定されない。例えば、半導体装置の製造方法におい
て、クリームはんだを供給して、半導体チップをマウン
トしてからリフローしているが、印刷したはんだを予め
リフロー・平坦化した後、フラックスを印刷により供給
し、半導体チップをマウントしてもよい。この場合、製
造工程は複雑になるが、はんだの供給量の検査や基板の
濡れ性不良の確認がしやすくなるという利点がある。そ
の他、本発明の要旨を逸脱しない範囲で種々の変更が可
能である。
限定されない。例えば、半導体装置の製造方法におい
て、クリームはんだを供給して、半導体チップをマウン
トしてからリフローしているが、印刷したはんだを予め
リフロー・平坦化した後、フラックスを印刷により供給
し、半導体チップをマウントしてもよい。この場合、製
造工程は複雑になるが、はんだの供給量の検査や基板の
濡れ性不良の確認がしやすくなるという利点がある。そ
の他、本発明の要旨を逸脱しない範囲で種々の変更が可
能である。
【００４５】
【発明の効果】上記のように、本発明によれば、Ａｕ系
のフリップチップバンプを用いた場合において、接合破
壊などが生じにくく、信頼性を高めることができる半導
体装置を提供することができる。
のフリップチップバンプを用いた場合において、接合破
壊などが生じにくく、信頼性を高めることができる半導
体装置を提供することができる。
【図１】図１は本発明および従来例にかかる半導体装置
の断面図である。
の断面図である。
【図２】図２は本発明および従来例にかかる半導体装置
の製造方法の製造工程を示す断面図であり、（ａ）は半
導体チップへのパッド電極の形成工程まで、（ｂ）はフ
リップチップバンプの形成工程まで、（ｃ）は基板への
電極の形成工程まで、（ｄ）は電極へのクリームはんだ
の供給工程までをそれぞれ示す。
の製造方法の製造工程を示す断面図であり、（ａ）は半
導体チップへのパッド電極の形成工程まで、（ｂ）はフ
リップチップバンプの形成工程まで、（ｃ）は基板への
電極の形成工程まで、（ｄ）は電極へのクリームはんだ
の供給工程までをそれぞれ示す。
【図３】図３は図２の続きの工程を示す断面図であり、
（ｅ）は基板への半導体チップのマウント工程まで、
（ｆ）はリフロー工程まで、（ｇ）は封止樹脂の充填工
程までをそれぞれ示す。
（ｅ）は基板への半導体チップのマウント工程まで、
（ｆ）はリフロー工程まで、（ｇ）は封止樹脂の充填工
程までをそれぞれ示す。
【図４】図４は実施例１にかかる半導体装置のはんだ接
合部分の電子顕微鏡写真から得た化学組成を示す断面図
である。
合部分の電子顕微鏡写真から得た化学組成を示す断面図
である。
【図５】図５は比較例１にかかる半導体装置のはんだ接
合部分の断面図である。
合部分の断面図である。
【図６】図６は比較例２にかかる半導体装置のはんだ接
合部分の断面図である。
合部分の断面図である。
１…半導体チップ、２…プリント基板、３…クリームは
んだ、４，４１…封止樹脂、１１…フリップチップバン
プ、２１…電極（ランド）、３１…はんだ層、３１ａ…
ＡｕＳｎ層、３１ｂ…ＡｕＳｎ2 層、３１ｃ…Ｐｂの局
在層、Ｃ…クラック、Ｖ…ボイド。
んだ、４，４１…封止樹脂、１１…フリップチップバン
プ、２１…電極（ランド）、３１…はんだ層、３１ａ…
ＡｕＳｎ層、３１ｂ…ＡｕＳｎ2 層、３１ｃ…Ｐｂの局
在層、Ｃ…クラック、Ｖ…ボイド。
Claims (8)
- 【請求項１】半導体チップが基板にはんだ付けにより接
続されてパッケージ化された半導体装置であって、 前記半導体チップのパッド部分に形成された少なくとも
Ａｕを含有するバンプと、 前記基板に形成された電極とを有し、 Ｓｎ、応力緩衝成分および融点降下成分を含有するはん
だ層により前記バンプと前記電極が接続されている半導
体装置。 - 【請求項２】前記はんだ層中のＳｎの組成比率が５０％
以下である請求項１記載の半導体装置。 - 【請求項３】前記応力緩衝成分としてＰｂを含有する請
求項１記載の半導体装置。 - 【請求項４】前記融点降下成分としてＢｉを含有する請
求項１記載の半導体装置。 - 【請求項５】前記はんだ層中に前記応力緩衝成分の局在
層が形成されている請求項１記載の半導体装置。 - 【請求項６】前記応力緩衝成分の局在層が前記電極の近
傍領域に形成されている請求項５記載の半導体装置。 - 【請求項７】前記はんだ層中に前記バンプ中のＡｕが十
分拡散している請求項１記載の半導体装置。 - 【請求項８】前記半導体チップと前記基板との間隙部が
封止樹脂により封止されている請求項１記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10112501A JPH11307585A (ja) | 1998-04-22 | 1998-04-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10112501A JPH11307585A (ja) | 1998-04-22 | 1998-04-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11307585A true JPH11307585A (ja) | 1999-11-05 |
Family
ID=14588242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10112501A Pending JPH11307585A (ja) | 1998-04-22 | 1998-04-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11307585A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1264520A1 (en) * | 2000-03-10 | 2002-12-11 | Chippac, Inc. | Packaging structure and method |
| JP2006520103A (ja) * | 2003-03-10 | 2006-08-31 | フェアチャイルド・セミコンダクター・コーポレーション | 被覆ワイヤーで形成された、フリップチップ用被覆金属のスタッドバンプ |
| JP2007118072A (ja) * | 2005-10-31 | 2007-05-17 | Shinka Jitsugyo Kk | 半田付け方法及び装置 |
| JP2014212188A (ja) * | 2013-04-18 | 2014-11-13 | 株式会社ディスコ | 板状物の貼着方法 |
-
1998
- 1998-04-22 JP JP10112501A patent/JPH11307585A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1264520A1 (en) * | 2000-03-10 | 2002-12-11 | Chippac, Inc. | Packaging structure and method |
| EP1264520A4 (en) * | 2000-03-10 | 2007-02-28 | Chippac Inc | PACKAGING STRUCTURE AND METHOD |
| US8119450B2 (en) | 2000-03-10 | 2012-02-21 | Stats Chippac, Ltd. | Interconnecting a chip and a substrate by bonding pure metal bumps and pure metal spots |
| US9312150B2 (en) | 2000-03-10 | 2016-04-12 | Stats Chippac, Ltd. | Semiconductor device and method of forming a metallurgical interconnection between a chip and a substrate in a flip chip package |
| JP2006520103A (ja) * | 2003-03-10 | 2006-08-31 | フェアチャイルド・セミコンダクター・コーポレーション | 被覆ワイヤーで形成された、フリップチップ用被覆金属のスタッドバンプ |
| US7932171B2 (en) | 2003-03-10 | 2011-04-26 | Fairchild Semiconductor Corporation | Dual metal stud bumping for flip chip applications |
| JP2007118072A (ja) * | 2005-10-31 | 2007-05-17 | Shinka Jitsugyo Kk | 半田付け方法及び装置 |
| JP2014212188A (ja) * | 2013-04-18 | 2014-11-13 | 株式会社ディスコ | 板状物の貼着方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100790978B1 (ko) | 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법 | |
| US6486411B2 (en) | Semiconductor module having solder bumps and solder portions with different materials and compositions and circuit substrate | |
| JP3558063B2 (ja) | はんだ | |
| JP3757881B2 (ja) | はんだ | |
| KR100548114B1 (ko) | 땜납 박 및 반도체 장치 및 전자 장치 | |
| US6157080A (en) | Semiconductor device using a chip scale package | |
| JP4416373B2 (ja) | 電子機器 | |
| JP4051893B2 (ja) | 電子機器 | |
| JP4096992B2 (ja) | 半導体モジュールの製造方法 | |
| JP5422826B2 (ja) | 鉛フリーはんだ接続構造体およびはんだボール | |
| US20080012131A1 (en) | Semiconductor device, mounting construction of a semiconductor device, and method of manufacturing the semiconductor device with the mounting construction | |
| JP2003037133A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
| KR20080038028A (ko) | 기판에 전자 부품을 탑재하는 방법 및 솔더면을 형성하는방법 | |
| JP2007059485A (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
| JP2002261104A (ja) | 半導体装置および電子機器 | |
| JP2005353692A (ja) | 半導体装置およびその製造方法 | |
| JP3232872B2 (ja) | はんだバンプの形成方法 | |
| JPH11307585A (ja) | 半導体装置 | |
| JPH11168116A (ja) | 半導体チップ用電極バンプ | |
| JP4339723B2 (ja) | 半導体装置およびその製造方法、電子装置ならびに実装構造体 | |
| JP2002076605A (ja) | 半導体モジュール及び半導体装置を接続した回路基板 | |
| JP2006054227A (ja) | 半導体パワーモジュール及び半導体装置 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP4639607B2 (ja) | 鉛フリー半田材料およびＰｂフリー半田材料の製造方法 | |
| JP2011044571A (ja) | 半導体装置、外部接続端子、半導体装置の製造方法、及び外部接続端子の製造方法 |