JP4339723B2 - 半導体装置およびその製造方法、電子装置ならびに実装構造体 - Google Patents
半導体装置およびその製造方法、電子装置ならびに実装構造体 Download PDFInfo
- Publication number
- JP4339723B2 JP4339723B2 JP2004061200A JP2004061200A JP4339723B2 JP 4339723 B2 JP4339723 B2 JP 4339723B2 JP 2004061200 A JP2004061200 A JP 2004061200A JP 2004061200 A JP2004061200 A JP 2004061200A JP 4339723 B2 JP4339723 B2 JP 4339723B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor device
- lead
- metal
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Description
2 半導体チップ(半導体素子)
3 リードフレーム
4 ダイボンド半田接続部
5 ボンディングワイヤー
6 樹脂
7 リード
8 基板
9 タブ部
11 ボイド
12 ベース半田
13 Pbフリー金属
14 添加金属
16 半田箔
17 クラック
20 ロール
Claims (22)
- 半導体チップと、
リードフレームの一部であるリード部およびタブ部と、
前記半導体チップと前記タブ部を接続するダイボンド半田接続部と、
前記半導体チップを封止する樹脂封止部を有する半導体装置であって、
前記ダイボンド半田接続部は、Sn単体もしくはSnを主成分とするベース半田と、前記ベース半田内で浮島状に分布し260℃において溶融しない金属である鉛フリー金属とを備え、前記ベース半田にCu, Au, Fe, Ni, Pt, Agのいずれかの添加金属を添加して当該ベース半田と当該添加金属とを全部反応させて溶融させた後に、当該添加金属とSnとの反応物を前記鉛フリー金属として析出させ、当該鉛フリー金属を析出させた後の当該ベース半田により前記半導体チップと前記タブ部とを接続することにより製造したことを特徴とする半導体装置。 - 半導体チップと、
リードフレームの一部であるリード部およびタブ部と、
前記半導体チップと前記タブ部を接続するダイボンド半田接続部と、
前記半導体チップを封止する樹脂封止部を有する半導体装置であって、
前記ダイボンド半田接続部は鉛フリーのベース半田と鉛フリー金属を有し、前記半導体装置を実装基板に実装するときの体積膨張が3.5%以下であり、
前記ベース半田は、Sn単体もしくはSnを主成分とする化合物であり、
前記鉛フリー金属は前記半導体装置を実装基板に実装するときに溶融しない金属であり、さらに前記鉛フリー金属同士は金属結合せず、前記ベース半田内で前記鉛フリー金属が浮島状に分布し、
前記ダイボンド半田接続部は、Sn単体もしくはSnを主成分とする前記ベース半田と、前記ベース半田内で浮島状に分布し260℃において溶融しない金属である前記鉛フリー金属とを備え、前記ベース半田にCu, Au, Fe, Ni, Pt, Agのいずれかの添加金属を添加して当該ベース半田と当該添加金属とを全部反応させて溶融させた後に、当該添加金属とSnとの反応物を前記鉛フリー金属として析出させ、当該鉛フリー金属を析出させた後の当該ベース半田により前記半導体チップと前記タブ部とを接続することにより製造したことを特徴とする半導体装置。 - 半導体チップと、
リードフレームの一部であるリード部およびタブ部と、
前記半導体チップと前記タブ部を接続するダイボンド半田接続部と、
前記半導体チップを封止する樹脂封止部を有する半導体装置であって、
前記ダイボンド半田接続部は、Sn単体もしくはSnを主成分とする化合物であるベース半田に少なくともCu、AgまたはNiのいずれかの金属を添加し、前記ベース半田の液相線および前記ベース半田と添加金属により形成される化合物の液相線以上の温度に加熱して前記ベース半田と添加金属を全部反応させ、前記ベース半田と添加金属との化合物である鉛フリー金属を前記ベース半田に浮島状に析出させ、その後圧延して形成した半田箔を用いて形成されたものであることを特徴とする半導体装置。 - 請求項1から3のいずれか1項に記載の半導体装置であって、
前記ダイボンド半田接続部における前記鉛フリー金属の割合が40体積%から80体積%であることを特徴とする半導体装置。 - 請求項1から4のいずれか1項に記載の半導体装置であって、
前記鉛フリー金属の大きさが3から15μmであることを特徴とする半導体装置。 - 請求項1から5のいずれか1項に記載の半導体装置であって、
前記ベース半田がSn-Cu系半田またはSn-Ag-Cu系半田であることを特徴とする半導体装置。 - 請求項6に記載の半導体装置であって、
前記ベース半田がSn-(0.7〜0.75wt%)Cu半田またはSn-3Ag-0.5Cu半田であることを特徴とする半導体装置。 - 請求項1から7のいずれか1項に記載の半導体装置であって、
前記鉛フリー金属は、Cu-Sn化合物、Ni-Sn化合物、Ag-Sn化合物またはこれらの複合化合物であることを特徴とする半導体装置。 - 請求項8に記載の半導体装置であって、
前記鉛フリー金属はCu6Sn5化合物であることを特徴とする半導体装置。 - 請求項1から7のいずれか1項に記載の半導体装置であって、
前記鉛フリー金属は、Znを主成分とする固相またはAlを主成分とする固相であることを特徴とする半導体装置。 - 請求項1から10のいずれか1項に記載の半導体装置であって、
前記樹脂はエポキシ樹脂に硬化剤が混合された樹脂であり、前記ダイボンド半田接続部の溶融による体積膨張が2.0体積%以下であることを特徴とする半導体装置。 - 請求項1から10のいずれか1項に記載の半導体装置であって、
前記樹脂はエポキシ樹脂にフィラーが混合された樹脂であり、前記ダイボンド半田接続部における前記鉛フリー金属の割合が60体積%から80体積%であることを特徴とする半導体装置。 - 請求項1から10のいずれか1項に記載の半導体装置であって、
前記樹脂はシリコーン系樹脂、ポリイミド系樹脂、またはシリコーン系樹脂とポリイミド系樹脂とエポキシ系樹脂のうちの少なくとも2つの混成樹脂のいずれかであり、
前記ダイボンド半田接続部の溶融による体積膨張が3.5体積%以下であることを特徴とする半導体装置。 - 請求項1から13のいずれか1項に記載の半導体装置であって、
前記ベース半田と前記鉛フリー金属は相平衡状態になっていることを特徴とする半導体装置。 - 半導体チップと、
電子部品と、
前記半導体チップおよび前記電子部品を実装する第一の基板と、
前記半導体チップおよび前記電子部品を樹脂により封止した樹脂封止部を有する電子装置であって、
前記半導体チップと前記第一の基板はダイボンド半田接続による第一の半田接続部により接続され、前記電子部品と前記第一の基板は第二の半田接続部により接続され、
前記第一の半田接続部は、Sn単体もしくはSnを主成分とするベース半田と、前記ベース半田内で浮島状に分布し260℃において溶融しない金属である鉛フリー金属とを備え、前記ベース半田にCu, Au, Fe, Ni, Pt, Agのいずれかの添加金属を添加して当該ベース半田と当該添加金属とを全部反応させて溶融させた後に、当該添加金属とSnとの反応物を前記鉛フリー金属として析出させ、当該鉛フリー金属を析出させた後の当該ベース半田により前記半導体チップと前記第一の基板とを接続することにより製造したものであり、
前記第二の半田接続部は、前記第一の半田接続部と異なる半田材料によって形成されていることを特徴とする電子装置。 - 請求項15に記載の電子装置であって、
前記第二の半田接続部は、Sn単体もしくはSnを主成分とする化合物である第二のベース半田と第二の鉛フリー金属を有し、前記第二の鉛フリー金属同士は前記第二のベース半田と前記第二の鉛フリー金属により形成された化合物で連結されていることを特徴とする電子装置。 - 請求項15または16に記載の電子装置であって、
前記第一の半田接続部は半田箔により形成され、前記第二の半田接続部はペースト半田により形成されたものであることを特徴とする電子装置。 - 請求項1から14のいずれか1項に記載の半導体装置と前記半導体装置を実装する実装基板を有する実装構造体であって、
前記半導体装置と前記実装基板は、Sn-Ag 系またはSn-Ag-Cu系の鉛フリー半田により形成された半田接続部により接続されていることを特徴とする実装構造体。 - 請求項1から14のいずれか1項に記載の半導体装置と前記半導体装置を実装する実装基板を有する実装構造体であって、
前記半導体装置と前記実装基板は、240℃から260℃のリフロー半田付けにより形成された半田接続部により接続されていることを特徴とする実装構造体。 - リードフレームのタブ部上に半田箔を供給する工程と、
前記半田箔の上に半導体チップを配置する工程と、
前記半田箔を溶融させて前記半導体チップと前記タブ部をダイボンド半田接続する工程と、
前記半導体チップの電極と前記リードフレームのリードをワイヤボンディングする工程と、
前記半導体チップを樹脂封止する工程を有する半導体装置の製造方法であって、
Sn単体もしくはSnを主成分とするベース半田と、前記ベース半田内で浮島状に分布し260℃において溶融しない金属である鉛フリー金属とを備え、前記ベース半田にCu, Au, Fe, Ni, Pt, Agのいずれかの添加金属を添加して全部反応させて溶融させた後に、当該添加金属とSnとの反応物を前記鉛フリー金属として析出させることにより製造した半田箔を用いて、
前記ダイボンド半田接続時に前記ベース半田のみを溶融させ、前記鉛フリー金属同士が金属結合していないダイボンド半田接続部を形成してダイボンド半田接続することを特徴とする半導体装置の製造方法。 - 請求項20に記載の半導体装置の製造方法であって、
前記タブ部との接続面にTi、Ni、Ag、Snの順に金属層が形成された前記半導体チップと前記タブ部をダイボンド半田接続することを特徴とする半導体装置の製造方法。 - 請求項1から14のいずれか1項に記載の半導体装置であって、
前記添加金属は、Cu, Ag, Niのいずれかであることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004061200A JP4339723B2 (ja) | 2004-03-04 | 2004-03-04 | 半導体装置およびその製造方法、電子装置ならびに実装構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004061200A JP4339723B2 (ja) | 2004-03-04 | 2004-03-04 | 半導体装置およびその製造方法、電子装置ならびに実装構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005252029A JP2005252029A (ja) | 2005-09-15 |
JP4339723B2 true JP4339723B2 (ja) | 2009-10-07 |
Family
ID=35032220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004061200A Expired - Fee Related JP4339723B2 (ja) | 2004-03-04 | 2004-03-04 | 半導体装置およびその製造方法、電子装置ならびに実装構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4339723B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4639607B2 (ja) * | 2004-03-04 | 2011-02-23 | 日立金属株式会社 | 鉛フリー半田材料およびPbフリー半田材料の製造方法 |
JP4569423B2 (ja) * | 2005-08-31 | 2010-10-27 | 株式会社日立製作所 | 半導体装置の製造方法 |
JP5045673B2 (ja) | 2006-09-01 | 2012-10-10 | 千住金属工業株式会社 | 機能部品用リッドとその製造方法 |
JP5004549B2 (ja) * | 2006-10-27 | 2012-08-22 | 新光電気工業株式会社 | 電子部品の基板への搭載方法及びはんだ面の形成方法 |
JP6421582B2 (ja) * | 2013-12-19 | 2018-11-14 | 株式会社デンソー | 半導体装置 |
CN105479115B (zh) * | 2015-12-30 | 2018-01-02 | 无锡透平叶片有限公司 | 汽轮机叶片钎焊异形司太立合金片用银焊片的成型方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05145004A (ja) * | 1991-11-21 | 1993-06-11 | Sony Corp | 半導体装置の製造方法 |
JPH05267362A (ja) * | 1992-03-19 | 1993-10-15 | Hitachi Ltd | 半導体装置の実装構造 |
JP2810285B2 (ja) * | 1993-01-20 | 1998-10-15 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
JPH0940755A (ja) * | 1995-07-28 | 1997-02-10 | Nippon Steel Chem Co Ltd | 半導体封止用樹脂組成物およびこれを用いた半導体装置 |
JPH0983128A (ja) * | 1995-09-08 | 1997-03-28 | Toshiba Corp | 半導体モジュールの接合構造 |
JPH11214592A (ja) * | 1998-01-21 | 1999-08-06 | Hitachi Ltd | 半導体装置および電子装置 |
JP2000031346A (ja) * | 1998-07-14 | 2000-01-28 | Hitachi Ltd | パワー半導体装置 |
JP2002305213A (ja) * | 2000-12-21 | 2002-10-18 | Hitachi Ltd | はんだ箔および半導体装置および電子装置 |
JP3736452B2 (ja) * | 2000-12-21 | 2006-01-18 | 株式会社日立製作所 | はんだ箔 |
US20050029666A1 (en) * | 2001-08-31 | 2005-02-10 | Yasutoshi Kurihara | Semiconductor device structural body and electronic device |
JP2004010724A (ja) * | 2002-06-05 | 2004-01-15 | Nippon Steel Chem Co Ltd | エポキシ樹脂、その製造方法、エポキシ樹脂組成物および硬化物 |
-
2004
- 2004-03-04 JP JP2004061200A patent/JP4339723B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005252029A (ja) | 2005-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3736452B2 (ja) | はんだ箔 | |
TWI233684B (en) | Electronic device | |
US6872465B2 (en) | Solder | |
KR100548114B1 (ko) | 땜납 박 및 반도체 장치 및 전자 장치 | |
JP4788119B2 (ja) | 電子機器および半導体装置および半導体モジュール | |
JP4096992B2 (ja) | 半導体モジュールの製造方法 | |
JP2002307188A (ja) | Zn−Al系はんだを用いた製品 | |
JP2002305213A (ja) | はんだ箔および半導体装置および電子装置 | |
JP2002261104A (ja) | 半導体装置および電子機器 | |
JP4339723B2 (ja) | 半導体装置およびその製造方法、電子装置ならびに実装構造体 | |
JP4432541B2 (ja) | 電子機器 | |
KR19980086730A (ko) | 땜납재료 및 그것을 사용한 전자부품 | |
JP2004241542A (ja) | はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体 | |
JP4639607B2 (ja) | 鉛フリー半田材料およびPbフリー半田材料の製造方法 | |
JP2005286323A (ja) | 配線基板、半田部材付き配線基板及び配線基板の製造方法 | |
JPH09271981A (ja) | 鉛フリーはんだ及びそれを用いた実装品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090205 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090501 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090702 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |