KR19980086730A - 땜납재료 및 그것을 사용한 전자부품 - Google Patents

땜납재료 및 그것을 사용한 전자부품 Download PDF

Info

Publication number
KR19980086730A
KR19980086730A KR1019980015902A KR19980015902A KR19980086730A KR 19980086730 A KR19980086730 A KR 19980086730A KR 1019980015902 A KR1019980015902 A KR 1019980015902A KR 19980015902 A KR19980015902 A KR 19980015902A KR 19980086730 A KR19980086730 A KR 19980086730A
Authority
KR
South Korea
Prior art keywords
weight
solder
film
solder material
substrate
Prior art date
Application number
KR1019980015902A
Other languages
English (en)
Inventor
토시노리 오가시와
타카토시 아리카와
Original Assignee
사토오 케이지
다나카 덴시 코오교오 카부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토오 케이지, 다나카 덴시 코오교오 카부시키가이샤 filed Critical 사토오 케이지
Publication of KR19980086730A publication Critical patent/KR19980086730A/ko

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262Sn as the principal constituent
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/268Pb as the principal constituent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3463Solder compositions in relation to features of the printed circuit board or the mounting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명의 과제는 전자부재와 기판을 땜납재료를 사용하여 접합할 때, 상기한 땜납재료의 내열피로성 향상과, Ni피막을 형성한 경우의 그 피막의 손상을 감소시킬 수 있는 땜납재료 및 그 땜납재료를 사용하여 이루어진 전자부품을 제공하는 것이다.
또한, 본 발명의 해결수단은, Fe:0.01∼4.99중량%, Ni:0.01∼4.99중량%로 하여 그 합계량이 0.02∼5.0중량%, Ag 및 In중 적어도 1종을 0.1∼8.0중량%, Pb:0∼70중량% 및 나머지부가 Sn과 불가피한 불순물로 이루어진 조성의 땜납재료로 이루어진 땜납볼(7)을 사용하여, 반도체장치(5)와 기판(8)을 납땜하여 전자부품을 조립하는 것이다.

Description

땜납재료 및 그것을 사용한 전자부품
본 발명은, 전자부재와 기판을 땜납재료를 사용하여 접합할 때에, 땜납접합부의 열피로성능에 우수한 땜납재료 및 그것을 사용한 전자부품에 관한 것이다.
현재, IC칩이나 콘덴서 등과 기판을 접합하는 경우, 땜납재료가 사용되어 지고 있고, 5중량%Sn-95중량%Pb이나 63중량%Sn-37중량%Pb 공정(共晶)땜납이 사용되어 지고 있다.
한편, IC칩이나 콘덴서 등과 기판을 땜납재료를 사용하여 접합하는 경우, Ni, Cu 등의 피막을 형성하여 납땜을 하는 일이 통상 실시되고 있다.
또, 전자기기류에 포함된 IC칩 등을 탑재한 기판은 전자기기의 ON-OFF에 따라서, 가열-냉각을 반복한다는 온도사이클 환경 하에 노출되어 있다. 특히, 최근의 패키지의 소형화, 박형(薄形)화에 따르는 땜납접합부가 온도사이클 환경 하에 노출되면 크랙이 생기기 쉽다는 문제가 있다. 이것은, 종래에 있어서는 장착형태의 설계변경에 의한 크랙의 발생에 관한 대책을 도모하지만, 패키지의 소형화, 박형화에 따른 장착형태의 설계의 자유도가 한정되어 상기한 대책을 취할 수 없다는 것에서 기인하고 있다.
이 때문에, 온도사이클 환경에 노출되어도 크랙이 발생하지 않는 땜납재료가 요구되고 있다.
이와 같은 땜납재료의 요구에 대하여, 예컨대 특개평1-127192호 공보에서는 Sn-Pb합금에 소정양의 Te를 함유시키는 것에 의해 내크랙성에 우수한 것이 개시되어 있다. 또한, 특개평1-237095호 공보에서는 Sn-Pb합금에 소정양의 Sb 및 In을 함유시키는 것에 의해 내크랙성에 우수한 것이 개시되어 있다. 특개평7-299585호 공보에서는 Sn-Pb합금에 소정양의 Sb 및 Ni를 함유시키는 것에 의해 내피로성에 우수한 것이 개시되어 있다.
그렇지만, IC칩 등과 기판을 상기한 종래의 땜납재료를 사용하여 접합한 경우, 온도사이클 환경 하에 노출된 때의 땜납재료의 내열피로성을 더욱 향상하는 것이 요구되고 있다.
또한, 땜납재료의 접합성을 향상시키기 위해 Ni피막을 형성한 경우, 그 Ni피막의 손상을 감소할 수 있는 땜납재료가 요구되어지고 있다.
본 발명은 상술한 사정에 감안하여 이루어진 것이고, 그 목적으로 하는 것은, IC칩 등의 전자부재와 기판을 땜납재료를 사용하여 접합에 적합하고, 땜납재료의 내열피로성이 향상됨과 아울러, Ni피막을 사용한 경우의 손상을 감소할 수 있는 땜납재료와 그 땜납재료를 사용하여 이루어진 전자부품을 제공하는 것이다.
도 1은, 본 발명에 관계된 땜납재료를 사용하여 이루어진 전자부품의 일 예를 나타내는 종단정면도이다.
도 2는, 본 발명에 관계된 땜납재료를 사용하여 이루어진 전자부품의 일 예를 나타내는 사시도이다.
도 3은, 본 발명에 관계된 땜납재료를 사용하여 이루어진 전자부품의 일 예를 나타내는 종단정면도이다.
도 4는, 본 발명에 관계된 땜납재료를 사용하여 이루어진 전자부품의 일 예를 나타내는 종단정면도이다.
도 5는, 본 발명에 관계된 땜납재료의 내열피로성(耐熱疲勞性)과 Ni피막손상도의 측정방법의 개략도이다.
* 도면의 주요부분에 대한 부호의 설명
1, 8, 11, 23, 32, 41, 41' : 기판,
2, 12, 31 : IC칩,
6, 9, 13, 14, 24, 42, 42' : 패드전극,
7, 15, 25, 33, 43 : 땜납볼.
이상의 목적을 달성하기 위해, 본 발명에 관한 땜납재료는 청구항 제1항에 기재한 바와 같이, Fe를 0.01∼4.99중량%, Ni를 0.01∼4.99중량%로 하고, 또한 그 합계량이 0.02∼5.0중량%, Ag 및 In 중 적어도 1종을 0.1∼8.0중량%, Pb를 0∼70중량% 및 나머지부가 Sn과 불가피한 불순물로 된 조성으로 한 것을 요지로 한다.
여기에서, Ag, In의 함유량, 즉, Ag 및 In 중 적어도 1종의 함유량이 0.1∼8.0중량%라는 것은, Ag 및 In 중 어느 것인가 1종의 함유량이 0.1∼8.0중량%인 경우와, Ag 및 In의 쌍방을 함유하여 그 합계량이 0.1∼8.0중량%의 경우를 포함하는 것이다.
또한, 본 발명에 관한 땜납재료는 청구항 제2항에 기재한 바와 같이, Fe를 0.01∼4.99중량%, Ni를 0.01∼4.99중량%로 하고, 또한 그 합계량이 0.02∼5.0중량%, Ag를 0.05∼6.0중량%, In을 0.05∼2.0중량%, Pb를 0∼70중량% 및 나머지부가 Sn과 불가피한 불순물로 된 조성으로 한 것을 요지로 한다.
또한, 본 발명에 관한 전자부품은 청구항 제3항에 기재한 바와 같이, 청구항 제1항에 기재한 땜납재료를 사용하여 전자부재와 기판을 접합하여 된 것을 요지로 한다.
더욱이, 본 발명에 관한 전자부품은 청구항 제4항에 기재한 바와 같이, 청구항 제2항의 땜납재료를 사용하여 전자부재와 기판을 접합하여 된 것을 요지로 한다.
(실시예)
이하, 실시예에 근거하여 본 발명을 설명한다.
상술한 바와 같이 본 발명은, Fe, Ni, Ag, In, Pb, Sn의 함유비율을 상기와 같이 한 조성의 땜납재료 및 그 땜납재료를 사용하여 전자부재와 기판을 접합하여 이루어진 전자부품이다.
본 발명에 있어서, 전자부재로는 기판에 납땜하는 부재를 말하고, 예컨대 IC칩, 콘덴서, 반도체장치, 하이브리드IC 등을 총칭하여 전자부재라 한다.
또한, 전자부품으로는 ① IC칩을 내장한 반도체장치, ② 하이브리드IC, ③ 기판에 IC칩, 반도체장치, 콘덴서 등을 탑재한 장치, 이들①∼③을 총칭하여 전자부품이라고 한다.
그리고, 본 발명에 있어서는 전자부재를 탑재하는 인쇄회로용 동장(銅張)적층판이나 다이 본드(die bond)용 다이(die)를 총칭하여 기판이라 한다. 인쇄회로용 동장적층판에는 수지 결합재 기판, 세라믹기판 등이 있다. 수지 결합재 기판은 인쇄회로용 동장적층판 중에서 기재(基材)의 결합재료에 주로 수지를 사용한 것을 말한다. 종이페놀 적층판, 종이에폭시적층판, 글라스에폭시적층판 등을 예로 들 수 있다.
본 발명에 있어서 땜납재료는 Sn 또는 Sn-Pb합금을 기본금속으로 하는 땜납재료이다. 그 땜납재료 중의 Pb함유량은 0∼70중량%인 것이 필요하다.
Pb함유량이 70중량%를 초과하면, 액상선 온도가 높게 됨과 아울러 환경문제에 대하여 바람직하지 않다.
그 중에서도 땜납재료의 내열피로성을 더욱 향상시키기 위해서는 Pb함유량이 0∼65중량%인 것이 바람직하다.
또한, Pb함유량이 0중량%에 가깝게 되면, 환경에 우수한 땜납재료로 됨과 아울러, 내열피로성이 향상한다. 이 때문에 Pb함유량이 0중량%인 것이 가장 바람직하다.
다만, 본 발명에서는 상기한 기본금속에 소정양의 Ag, In의 적어도 1종과의 공존에 의해, 소정양의 Fe 및 Ni를 함유하는 것이 필요하다.
Fe, Ni의 함유량이 각각 4.99중량% 이하이면, 4.99중량%를 초과하는 것과 대비하여, 땜납재료의 내열피로성이 향상함과 아울러, 기판과 땜납재료의 사이에 Ni피막을 형성한 경우의 그 Ni피막의 손상을 감소시킬 수 있다는 우수한 효과를 가진다.
Fe, Ni의 함유량이 각각 0.01중량% 이상이면, 0.01중량%를 넘지 않는 것과 대비하여, 땜납재료의 내열피로성이 향상함과 아울러, 상기한 Ni피막을 형성한 경우의 그 Ni피막의 손상을 감소할 수 있다는 우수한 효과를 가진다.
또한, Fe, Ni의 합계의 함유량이 5.0중량% 이하이면, 5.0중량%를 초과하는 것과 대비하여, 땜납재료의 내열피로성이 향상함과 아울러, 상기한 Ni피막을 형성한 경우의 그 Ni피막의 손상을 감소시킬 수 있다는 우수한 효과를 가진다.
Fe, Ni의 합계의 함유량이 0.02중량% 이상이면, 0.02중량%를 넘지 않는 것과 대비하여, 땜납재료의 내열피로성이 향상함과 아울러, 상기한 Ni피막을 형성한 경우, 그 Ni피막의 손상을 감소시킬 수 있다는 우수한 효과를 가진다.
이 때문에, Fe를 0.01∼4.99중량%, Ni를 0.01∼4.99중량%로 하고, 또한 그 합계량을 0.02∼5.0중량%로 정하였다.
본 발명에서는 상기한 기본금속 및 상기한 소정양의 Fe, Ni의 공존에 의해, 소정양의 Ag, In의 적어도 1종을 함유하는 것이 필요하다.
Ag 및 In 중 적어도 1종이 8.0중량% 이하이면, 8.0중량%를 초과하는 것과 대비하여, 땜납재료의 내열피로성이 향상함과 아울러, 기판과 땜납재료의 사이에 Ni피막을 형성한 경우, 그 Ni피막의 손상을 감소시킬 수 있다는 우수한 효과를 가진다.
Ag 및 In 중 적어도 1종이 0.1중량% 이상이면, Ag 및 In의 어느 것인가 1종을 함유하고 그 함유량이 0.1중량% 미만인 것, 또는, Ag 및 In의 쌍방을 함유하고 그 합계량이 0.1중량% 미만인 것과 대비하여, 땜납재료의 내열피로성이 향상함과 아울러, 상기한 Ni피막을 형성한 경우, 그 피막의 손상을 감소시킬 수 있다는 우수한 효과를 가진다.
이 때문에 Ag 및 In 중 적어도 1종의 함유량을 0.1∼8.0중량%로 정하였다.
또한, 땜납재료의 내열피로성의 향상과, 상기한 Ni피막손상의 감소를 도모하기 위해서는, Ag와 In의 쌍방을 함유함과 아울러, 그 함유량을 Ag : 0.05∼6.0중량%, In : 0.05∼2.0중량%로 하는 것이 보다 바람직하다.
본 발명에 관한 땜납재료는 테이프, 와이어, 펠릿(pellet), 볼, 크림형상 등으로 가공하여 사용하기도 하고, 침지나 증착용의 재료로서 사용할 수 있다. 또한, 높은 융점을 가진 입자를 혼입시킨 복합재료로서 사용할 수도 있다.
테이프, 와이어 모양의 가공방법으로는 다음의 방법을 예시할 수 있다.
테이프의 경우, 잉곳(ingot)에 주조한 후, 압연, 슬리터(slitter)가공을 실시하여 소정치수의 테이프 형상으로 다듬질한다. 테이프치수로서는 두께0.05∼0.5㎜, 폭0.5∼5.0㎜의 범위가 선택되어 진다.
와이어의 경우는 잉곳의 압출 또는 융탕을 수중에 사출하는 급냉방법에 의해 소선을 얻은 후, 신선(伸線)가공에 의해 소정치수의 와이어형상으로 다듬질한다. 와이어치수로서는 직경0.05∼5.0㎜까지의 범위가 선택되어 진다.
크림땜납에 가공하는 경우는 점성(粘性)기재로서 프럭스를 사용하고, 이것과 분말땜납을 혼연(混練)하여 적당한 점성을 가지게 하여 크림형상 땜납으로 다듬질한다. 프럭스는, 로진(rosin)또는 중합로진을 유기 용제로 용해하고, 더욱이 활성제를 첨가하여 액상프럭스로 한 것을 주로 사용하지만, 이것 이외에도, 무기산계, 유기산 계의 각종프럭스를 적당하게 사용할 수 있다.
분말땜납의 제조에는, 용융 상태로부터 분말화하는 방법으로서 입화(粒化)법, 충격법, 분무(噴霧)법이 사용되어 지고 있다.
일 예로서, 천연로진(소나무 등의)을 방향족계 고급 알코올로 용해한 것을 액상 프럭스로 하고, 소정의 조성에 조합·용해시킨 잉곳(ingot)으로부터 분무법으로 제작한 100∼400메쉬의 땜납분말에 대하여 5∼30중량%의 비율로 액상프럭스를 혼연하여 얻은 2∼80만cps 점도범위의 크림땜납을 할 수 있다.
또한, 반도체 소자를 기판으로 접합한 경우나, 다이 본딩(die bonding)이나 하이브리드IC용으로 된 본 발명의 땜납재료를 사용할 때, 전자부재와 기판의 수평도를 유지하기 위하여, 상기한 조성의 땜납재료에 높은 융점을 갖는 입자를 혼입시킨 복합재료로서 사용할 수 있다.
높은 융점을 갖는 입자의 융점은 400℃이상, 그 함유량은 0.001∼0.6중량%, 입자의 지름은 5∼100㎛인 것이 바람직하다.
높은 융점을 갖는 입자의 재질로서는 Cu, Ni 등의 금속입자, SiO2등의 산화물, SiC 등의 탄화물을 예시할 수 있다.
본 발명의 땜납재료는, 납땜할 피접합재의 표면에 Ni피막, Cu피막이 형성되어 있는 경우도, 납땜하는 것에 의한 접합성을 향상시킬 수 있다.
그 중에서도 NEMA규격에 정해진 FR-4와 같은 수지 결합재 기판에 Ni피막을 형성하여 납땜하는 경우에 바람직하다.
Ni피막의 형성방법은 도금, 증착 등의 방법이 사용되어 진다. 증착에 의한 Ni피막의 두께는 1000∼3000Å이 바람직하다.
본 발명으로 된 전자부품으로는, 예컨대 IC칩을 다이 본드(die bond)한 반도체장치나 BGA, 그 중에서도 CSP 패키지에 있어서, 전자부재로서의 칩캐리어 기판과 메인보드기판을 Ni피막을 거쳐 납땜 접합시킨 전자부품을 예로 들 수 있다.
도 1을 사용하여 BAG패키지로서의 전자부품을 설명한다.
도면 중의 부호1은 알루미나 기판, 2는 IC칩, 3은 결합와이어, 4는 수지, 5는 반도체장치, 6은 반도체장치 패드전극, 7은 본 발명에 관한 땜납재료로 이루어진 땜납볼이고 패드전극(6)에 접합되어 있다. 8은 메인보드로서의 유리에폭시 동장적층판, 9는 패드전극이다. 패드전극(6),(9)의 표면은 Ni도금이나 Cu도금이 실시되어 있다. 더욱이 패드전극(9)의 도금 층의 위에는 땜납볼(7) 접합용의 프럭스 또는 크림땜납이 도포되어 있다. 이와 같은 구성의 전자부품을 수소상태의 가열로 내를 통과시키고, 땜납볼(7)을 용융시켜 납땜을 실시한다.
도 2는, 반도체소자를 기판에 장착하여 이루어진 전자부품을 나타낸다.
도면 중의 부호11은 알루미나기판, 12는 IC칩, 13, 14는 패드전극, 15는 본 발명에 관한 땜납재료로 이루어진 땜납볼이고, 패드전극(13)측으로 접합되어 있다. 패드전극(13),(14)의 표면은 Ni도금이나 Cu도금이 실시되어 있고, 더욱이 패드전극(14)의 도금 층의 위에는, 땜납볼(15) 접합용의 프럭스 또는 크림땜납이 도포되어 있다. 이와 같은 구성의 것을 가열로 내로 통과시키고, 땜납볼(15)을 용융시켜 알루미나 기판(11)에 IC칩(12)을 납땜하고, 최후로 수지(16)로 IC칩(12)을 봉하여 막아 반도체장치(17)가 완성된다.
도 3은, 리드프레임에 반도체소자를 탑재하고 수지몰드로 봉하여 막은 패키지형의 반도체장치를 기판에 장착하여 이루어진 전자부품을 나타낸다.
도면 중의 부호21은 상기한 반도체장치, 22는 그 외측리드, 23은 기판, 24는 기판 위의 패드전극, 25는 본 발명에 관계하는 땜납재료로 이루어진 땜납볼이고, 리드(22)측에 접합되어 있다. 패드전극(24)의 표면은 Ni도금이나 Cu도금이 실시되어 있다. 더욱이 패드전극(24)의 도금 층의 위에는, 땜납볼(25) 접합용의 프럭스 또는 크림땜납이 도포되어 있다. 이와 같은 구성의 전자부품을 가열로 내로 통과시켜, 땜납볼(25)을 용융시켜 납땜을 실시한다.
도 4는, 반도체소자를 다이 본딩(die bonding)에 의해 기판에 장착한 전자부품을 나타내고, 도면 중 31은 IC칩, 32는 기판, 33은 본 발명에 관계하는 땜납재료로 이루어진 땜납볼이고, IC칩(31)측으로 접합되어 있다. IC칩(31), 기판(32)에 있어서 땜납볼 접합개소의 표면은, Ni도금이나 Cu도금이 형성되어 있다. 더욱이, 기판(32)측의 도금 층의 위에는, 땜납볼(33) 접합용의 프럭스 또는 크림땜납이 도포되어 있다. 이와 같은 구성의 전자부품을 가열로 내로 통과시켜서, 땜납볼(33)을 용융시켜 납땜을 실시한다.
상기한 땜납볼(7),(15),(25),(33)은, 본 발명에 관계하는 땜납재료를 테이프, 와이어, 펠릿(pellet)형상 등으로 가공한 것으로 형성되지만, 그 땜납볼에 대하여 크림땜납을 사용한 경우는, 스크린 인쇄법으로 소정양의 땜납을 인쇄·용융시키는 것에 의해, 상기한 땜납볼을 사용한 경우와 동일한 효과를 내는 것이 가능하다.
이상, IC칩이나 반도체장치를 기판에 장착하여 이루어진 전자부품의 예를 나타내었지만, 이것 이외에 하이브리드IC나, 콘덴서를 기판에 접속하여 이루어진 전자부품을 제조하는 때에도 본 발명으로 되는 땜납재료를 사용할 수 있다.
또한, 본 발명으로 된 땜납재료는, Ni피막을 가진 전자부재를 접합할 때에 바람직하게 사용된다.
(실시예 A)
(실시예 1)
순도 99.99중량%의 Sn에 Fe, Ni, Ag, In, Pb를 소정양 배합하고, 진공 용해한 후, 주조하여 표 1에 나타낸 조성의 잉곳(ingot)을 얻는다. 그 잉곳을 압연하여 두께0.1㎜×폭10㎜의 테이프를 얻고, 그 테이프를 소재(素材)로서 프레스가공을 실시한 납땜 펠릿을 얻는다. 그 펠릿을 기름 중에서 가열, 냉각하여 직경0.76㎜정도의 땜납볼로 다듬질한다.
상기한 땜납볼을 도 5에 나타내는 시험장치에 제공하고, 내열피로성과 Ni피막손상도를 측정한다. 이하, 그 측정방법에 대하여 설명한다.
먼저, 도시한 바와 같이, 알루미나 기판(41), 유리에폭시 동장(銅張)적층판(41')상에, 증착에 의해 형성한 3000Å 두께의 Ni피막(42),(42')을 중심사이 거리2㎜로 형성하고, Ni피막(42),(42')를 거쳐, 프럭스(일본 알파메탈제 R5003)를 도포한 상기한 땜납볼(43:0.76㎜ψ)을 2개소 설치하고, Ni피막(42),(42')을 리드(44)에 배선하였다. 다음에, 그 시험시료를 수소상태의 가열로 내에서 가열한 후, 가열로 외부로 꺼내어 냉각시키는 것에 의해 기판(41),(41')끼리를 거쳐 2개소로 납땜 접합하였다.
(내열피로성 측정방법)
상기한 시험시료를 -45℃×15분, 120℃×15분 유지하는 것을 1사이클로 하는 시험을 실시하고, 전원(45), 전압계(46),(46'), 전류계(47)를 도 5와 같이 배선하고, 1㎃의 일정전류를 흐르게 하여, 크랙의 발생에 의해 전압이 급상승할 때까지의 사이클 수를 측정하고, 그 측정결과를 표 2에 나타냈다.
(Ni피막손상도 측정방법)
도 5에 나타내는 시료를, 1㎃의 일정전류를 흘려보내어 땜납볼 사이의 전압V1, V2를 측정하고, R=(V1+V2)/I로부터 저항값을 측정하였다.
도 5와 동일한 시험장치를, 상기한 납땜방법에 의해 10회 반복하여 납땜하는 것에 의해 열화성능을 시험하였다. 상기한 납땜방법에 의한 납땜을 1회 실시했을 때의 저항값R을 R1으로 하고, 10회 실시했을 때의 저항값R을 R10으로 하여, R10/R1을 Ni피막손상도로 하였다.
시험장치 5개의 평균값을 Ni피막손상도의 측정결과로 하여 표 2에 나타낸다.
(실시예2∼20/비교예1∼12)
실시예1에서 설명한 잉곳의 조성을 표 1, 표 3 중에 기재한 바와 같이 한 것 이외에는 실시예1과 동일하게 하여 땜납볼을 얻은 후, 동일한 시험장치로, 열사이클시험 및 Ni피막손상시험을 하였다. 그 측정결과를 표 2, 표 4에 나타낸다.
이상의 측정결과에 의하면, 본 발명으로 이루어진 땜납재료를 사용하고, Ni피막을 거쳐 기판끼리의 납땜시험을 실시하면, 땜납재료의 내열피로성이 향상함과 아울러, Ni피막의 손상을 방지할 수 있다는 우수한 효과가 얻어진다.
본 시험에서의 내열피로성은 상술한 바와 같이, 일정 전류를 흘려보내어 전압이 급상승할 때까지의 사이클 수를 측정한 것이지만, 전압이 급상승한 시점에서 땜납재료에 크랙이 발견되었다. 이것에서 본 시험에서의 전압이 급상승하기까지의 사이클 수는, 열 사이클 환경에 노출되었을 때, 땜납재료에 크랙이 생기기까지의 사이클수인 것으로 된다.
또한, 땜납재료의 접합성을 향상시키기 위하여 접합면에 Ni피막을 피복하는 것이 통상 실시되고 있지만, 시간의 경과와 아울러 접합성이 저하하게 되는 경우가 있다. 그 이유는 Ni피막이 용해, 손상하여 비접합면이 생기는 것이 명백하다. 비접합면이 생기면 전기저항이 증가하는 것에 착안하여, 본 시험에서는 납땜성 열화도인 상술한 (R10/R1)을 Ni피막손상도의 평가기준으로 하였다.
Fe를0.01∼4.99중량%, Ni를 0.01∼4.99중량%로 하여, 그 합계량이 0.02∼5.0중량%, Ag 및 In 중 적어도 1종이 0.1∼8.0중량%, Pb가 0∼70중량% 및 나머지부가 Sn과 불가피한 불순물의 조성으로 이루어진 실시예1∼20은, 열 사이클 있어서, 사이클수가 2100∼3000이고, Ni피막손상도는 1.1∼1.5로 우수한 효과를 나타냈다.
이중에서도, Pb함유량이 0∼65.0중량%인 실시예1∼10, 실시예12∼20은, 열사이클시험에 있어서 사이클수가 2300∼3000으로 더욱 우수한 효과를 나타냈다. 이 때문에 Pb함유량은 0∼65.0중량%인 것이 바람직하다.
이중에서도, Pb함유량이 0인 실시예12∼20은, 열사이클시험에 있어서 사이클수가 2400∼3000으로 더욱 우수한 효과를 나타냈다. 환경에 우수한 땜납재료인 것을 병행하여 고려하면, Pb함유량이 0인 것이 더욱 바람직하다.
Fe, Ni, Pb의 함유량이 동일한 실시예3, 6, 7, 8, 9를 대비하여 보면, 실시예3, 6, 7의 쪽이 열사이클시험에 있어서 사이클수가 우수한 것이 명백하다. 또, 실시예14, 17, 18, 19, 20을 대비하여 보면, 실시예14, 17, 18의 쪽이 열사이클시험에 있어서 사이클수가 우수한 것이 명백하다.
이것으로부터 Ag, In의 쌍방을 함유함과 아울러, 그 함유량은, Ag:0.05∼6.0중량%, In:0.05∼2.0중량%인 것이 바람직하다는 것이 명백하다.
Fe 및 Ni의 어느 것인가 한쪽만을 소정양 함유한 비교예2, 3, 5, 8, 9, 11은 열사이클시험에 있어서 사이클수가 1400∼1700이고, Ni피막손상도는 1.7∼2.2 이었다.
이것으로부터, 본 발명의 과제에 대하여는, Fe 및 Ni의 쌍방을 소정양 함유한 것에 의해 우수한 효과가 생기는 것이 명백하다.
Fe 및 Ni의 함유량이 소정양 미만인 비교예1, 7 및 소정양을 초과하는 비교예4, 6, 10, 12는, 열사이클시험에 있어서 사이클수가 1300∼1800이고, Ni피막손상도는 2.4∼3.9 이었다.
이것으로부터, 본 발명의 과제에 대하여는 Fe 및 Ni의 쌍방을 소정양 함유하는 것에 의해 우수한 효과가 생기는 것이 명백하다.
(실시예 B)
순도 99.99중량%의 Sn에, Fe, Ni, Ag, In, Pb를 소정양 배합하고, 진공 용해한 후, 주조하여 표 1 중에 나타낸 실시예1과 동일조성의 잉곳을 얻고, 이것을 용융하여 분무법에 의해 200∼300 메쉬의 땜납분말을 제작하였다. 상기한 땜납분말에 비하여 천연로진을 고급 알코올로 용해한 액상프럭스를 15중량%의 비율로 혼합하고, 소망점도의 크림땜납으로 다듬질하고, 그 크림땜납을 도 5에 나타낸 시험장치에 공급하였다. 이 경우, Ni피막(42)의 피접합면(도 5에는 Ni피막(42)의 하면)에, 스크린인쇄법으로 크림땜납을 제공하고, 가열·용융시키는 것에 의해 땜납볼(43)을 형성한 후, 세정에 의해 상기한 땜납볼(43)중의 프럭스(크림땜납에 함유되어 있는 프럭스)를 제거하였다. 다음으로, Ni피막(42')의 피접합면(도 5에서는 피막(42')의 상면)에 접합용 프럭스를 도포하고, 땜납볼(43)이 Ni피막(42')위에 얹혀지도록 기판(41)을 기판(41')상에 세트하고, 그런 다음, Ni피막(42),(42')을 리드(44)로 배선하였다.
이 시험시료를 수소상태의 가열로 내에서 가열한 후, 가열로 외부로 꺼내어 냉각하는 것에 의해 기판(41),(41')끼리를 Ni피막(42),(42')을 거쳐 2개소에서 납땜 접합한다. 그렇게 하여, 그 시험시료에 대하여 실시예A와 동일하게 하여 내열피로성과 Ni피막손상도를 측정한 것으로 표 2에서 나타낸 실시예1과 동일한 측정결과가 얻어진다.
더욱이 잉곳의 조성을, 표 1에서 나타낸 실시예2, 5, 6, 13, 14와 같은 것으로 한 것 이외에는 상기와 동일하게 하여 시험시료를 제작하고, 또한, 상기한 동일의 내열피로성과 Ni피막손상도를 측정한 것, 표 2중에 나타내는 실시예2, 5, 6, 13, 14와 동일한 측정결과가 얻어진다.
이것으로부터, 상기한 땜납볼을 크림땜납으로 형성한 경우도, 실시예A와 같은 결과가 얻어진 다는 것을 확인할 수 있다.
이상 설명한 바와 같이, 본 발명은 Fe:0.01∼4.99중량%, Ni:0.01∼4.99중량%로 그 합계량이 0.02∼5.0중량%, Ag 및 In 중 적어도 1종:0.1∼8.0중량%, Pb:0∼70중량% 및 나머지부가 Sn과 불가피한 불순물로 이루어진 조성의 땜납재료로 하였으므로, IC칩 등의 전자부재와 기판을 땜납재료를 사용하여 접합하게 하고, 땜납재료의 내열피로성이 향상함과 아울러, 상기한 접합에 Ni피막을 형성한 경우의 그 피막의 손상을 감소시킬 수 있다는 우수한 효과를 얻을 수 있다.
또한, Fe:0.01∼4.99중량%, Ni:0.01∼4.99중량%로 그 합계량이 0.02∼5.0중량%, Ag:0.05∼6.0중량%, In:0.05∼2.0중량%, Pb:0∼70중량% 및 나머지부가 Sn과 불가피한 불순물로 이루어진 조성의 땜납재료로 한 경우에는, 상기한 내열피로성 및 Ni피막의 손상을 보다 감소시킨다는 현저한 효과를 얻을 수 있다.
따라서, 장착형태의 설계의 자유도가 한정되어 있으므로 크랙의 발생에 관한 대응이 곤란한 소형·박형의 전자부품의 제조, 조립에 사용하는 데에 극히 유용한 땜납재료를 제공할 수 있다.
또한, 본 발명에 관한 땜납재료는, 테이프, 와이어, 펠릿, 볼, 크림형 등으로 가공하여 사용하기도 하고, 침지이나 증착용의 재료로서 사용하기도 하며, 높은 융점의 입자를 혼입시킨 복합재료로서 사용하는 등, 용도나 조건에 맞게 각종의 사용형태에 대응할 수 있다.
또한, 본 발명에 관한 전자부품은 상기한 땜납재료를 사용하여 전자부재와 기판을 접합한 구성으로 한 것이므로, 납땜부분의 내열피로성이 향상함과 아울러, 그 납땜에 Ni피막을 형성한 경우의 그 피막의 손상도가 감소하고, 가열-냉각을 반복한다는 온도사이클 환경하(사용환경하)에 노출되어서도, 장기간에 걸쳐서 적정하게 작동하는 신뢰성이 높은 제품을 제공할 수 있다.

Claims (5)

  1. Fe를 0.01∼4.99중량%, Ni를 0.01∼4.99중량%로 하여 그 합계량이 0.02∼5.0중량%, Ag 및 In 중 적어도 1종을 0.1∼8.0중량%, Pb를 0∼70중량% 및 나머지부가 Sn과 불가피한 불순물로 이루어진 것을 특징으로 하는 땜납재료.
  2. Fe를 0.01∼4.99중량%, Ni를 0.01∼4.99중량%로 하여 그 합계량이 0.02∼5.0중량%, Ag를 0.05∼6.0중량%, In을 0.05∼2.0중량%, Pb를 0∼70중량% 및 나머지부가 Sn과 불가피한 불순물로 이루어진 것을 특징으로 하는 땜납재료.
  3. Fe를 0.01∼4.99중량%, Ni를 0.01∼4.99중량%로 하여 그 합계량이 0.02∼5.0중량%, Ag 및 In 중 적어도 1종을 0.1∼8.0중량%, Pb를 0∼70중량% 및 나머지부가 Sn과 불가피한 불순물로 이루어진 땜납재료를 사용하여 전자부재와 기판을 접합한 것을 특징으로 하는 전자부품.
  4. Fe를 0.01∼4.99중량%, Ni를 0.01∼4.99중량%로 하여 그 합계량이 0.02∼5.0중량%, Ag를 0.05∼6.0중량%, In을 0.05∼2.0중량%, Pb를 0∼70중량% 및 나머지부가 Sn과 불가피한 불순물로 이루어진 땜납재료를 사용하여 전자부재와 기판을 접합한 것을 특징으로 하는 전자부품.
  5. 제4항에 있어서, 상기한 기판이 수지결합재 기판인 것을 특징으로 하는 전자부품
KR1019980015902A 1997-05-23 1998-05-04 땜납재료 및 그것을 사용한 전자부품 KR19980086730A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP97-133802 1997-05-23
JP13380297 1997-05-23
JP26416497A JP3752064B2 (ja) 1997-05-23 1997-09-29 半田材料及びそれを用いた電子部品
JP97-264164 1997-09-29

Publications (1)

Publication Number Publication Date
KR19980086730A true KR19980086730A (ko) 1998-12-05

Family

ID=26468043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980015902A KR19980086730A (ko) 1997-05-23 1998-05-04 땜납재료 및 그것을 사용한 전자부품

Country Status (6)

Country Link
US (1) US6160224A (ko)
JP (1) JP3752064B2 (ko)
KR (1) KR19980086730A (ko)
CN (1) CN1200316A (ko)
SG (1) SG68047A1 (ko)
TW (1) TW391904B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4042263B2 (ja) * 1999-07-06 2008-02-06 ミツミ電機株式会社 回転ヘッドドラム装置の回転バランス調整機構
AU2002216373A1 (en) * 2000-12-21 2002-07-01 Hitachi Ltd. Solder foil and semiconductor device and electronic device
FR2846010B1 (fr) * 2002-10-16 2005-07-15 Michele Vendrely Alliages metalliques a base de plomb et d'etain, et procede pour leur preparation
US20050068757A1 (en) * 2003-09-30 2005-03-31 Saikumar Jayaraman Stress compensation layer systems for improved second level solder joint reliability
EP2052805B1 (en) * 2006-08-04 2016-09-28 Panasonic Intellectual Property Management Co., Ltd. Bonding material, bonded portion and circuit board
JP2011044624A (ja) * 2009-08-24 2011-03-03 Hitachi Ltd 半導体装置および車載用交流発電機
CN103737193A (zh) * 2013-12-23 2014-04-23 苏州宏泉高压电容器有限公司 一种铁镍锡焊接材料的制备方法
US20170216947A1 (en) * 2014-07-28 2017-08-03 Xin Yang Systems and methods for reinforced adhesive bonding
US20170209948A1 (en) * 2014-07-28 2017-07-27 GM Global Technology Operations LLC Systems and methods for reinforced adhesive bonding
CN104313390B (zh) * 2014-11-05 2016-09-14 常熟市慧丰塑料制品有限公司 一种高强拉伸索具
KR102381428B1 (ko) * 2015-03-02 2022-04-01 삼성디스플레이 주식회사 표시 장치
DE102016225239B4 (de) 2016-12-16 2024-09-12 Vitesco Technologies Germany Gmbh Verfahren zur Herstellung einer elektronischen Komponente und elektronische Komponente
CN115781098B (zh) * 2023-01-19 2023-04-25 广东成利泰科技有限公司 一种含有金属铟的耐高温抗氧化焊锡粉、锡膏及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4416853A (en) * 1980-09-01 1983-11-22 Mitsubishi Kinzoku Kabushiki Kaisha Cu-Ag base alloy brazing filler material
JP2582382B2 (ja) * 1987-11-11 1997-02-19 大豊工業株式会社 はんだ材
JP2543941B2 (ja) * 1988-03-17 1996-10-16 大豊工業株式会社 はんだ材
JP2807008B2 (ja) * 1989-12-29 1998-09-30 田中電子工業株式会社 熱疲労特性に優れたPb合金ろう
JPH06269983A (ja) * 1993-03-18 1994-09-27 Tokuriki Honten Co Ltd Ag系はんだ
JP3107483B2 (ja) * 1993-07-13 2000-11-06 日本アルミット株式会社 無ないし低含鉛半田合金
JP3254901B2 (ja) * 1994-05-06 2002-02-12 千住金属工業株式会社 はんだ合金

Also Published As

Publication number Publication date
CN1200316A (zh) 1998-12-02
JP3752064B2 (ja) 2006-03-08
US6160224A (en) 2000-12-12
SG68047A1 (en) 1999-10-19
TW391904B (en) 2000-06-01
JPH1133776A (ja) 1999-02-09

Similar Documents

Publication Publication Date Title
JP3226213B2 (ja) 半田材料及びそれを用いた電子部品
US6010060A (en) Lead-free solder process
US6673310B2 (en) Solder material, device using the same and manufacturing process thereof
EP0769346A1 (en) Composite solder paste for flip chip bumping
CN106660176B (zh) 用于制造焊接接头的方法
CA2134377C (en) Solder paste mixture
GB2346380A (en) Nickel containing tin-based solder alloys
JPH10303518A (ja) 電子部品実装用基板、電子部品実装基板、及び錫・亜鉛合金の接合方法
JPH06297185A (ja) 動的ハンダペースト組成物
US20020155024A1 (en) Lead-free solder compositions
KR20130137122A (ko) Bi-Sn계 고온 땜납 합금
KR19980086730A (ko) 땜납재료 및 그것을 사용한 전자부품
US20080118761A1 (en) Modified solder alloys for electrical interconnects, methods of production and uses thereof
US6596094B2 (en) Solder paste and electronic device
JP2001520585A (ja) 無鉛ハンダ
EP1725087A1 (en) Electronic assembly with controlled metal particle-containing solder joint thickness
US20040241039A1 (en) High temperature lead-free solder compositions
JP3754152B2 (ja) 無鉛半田材料及びそれを用いた電子部品
JP3991788B2 (ja) はんだおよびそれを用いた実装品
JP2001246493A (ja) ハンダ材及びこれを用いたデバイス又は装置並びにその製造方法
EP1402989A1 (en) Leach-resistant solder alloys for silver-based thick-film conductors
EP0753374B1 (en) Low-melting alloy and cream solder using a powder of the alloy
CN112705878A (zh) 焊膏
JP4339723B2 (ja) 半導体装置およびその製造方法、電子装置ならびに実装構造体
JPH0985484A (ja) 鉛フリーはんだとそれを用いた実装方法及び実装品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee