JPH0985484A - 鉛フリーはんだとそれを用いた実装方法及び実装品 - Google Patents

鉛フリーはんだとそれを用いた実装方法及び実装品

Info

Publication number
JPH0985484A
JPH0985484A JP7241291A JP24129195A JPH0985484A JP H0985484 A JPH0985484 A JP H0985484A JP 7241291 A JP7241291 A JP 7241291A JP 24129195 A JP24129195 A JP 24129195A JP H0985484 A JPH0985484 A JP H0985484A
Authority
JP
Japan
Prior art keywords
solder
mass
lead
free solder
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7241291A
Other languages
English (en)
Inventor
Tetsuya Nakatsuka
哲也 中塚
Tasao Soga
太佐男 曽我
Hideyoshi Shimokawa
英恵 下川
Kenichi Yamamoto
健一 山本
Masahide Harada
正英 原田
Yuji Ochiai
雄二 落合
Tsuneaki Kamei
常彰 亀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7241291A priority Critical patent/JPH0985484A/ja
Publication of JPH0985484A publication Critical patent/JPH0985484A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】ガラスエポキシ基板にＬＳＩ，部品等を接続す
るために，最高温度２２０℃でのはんだ付けが可能なＳ
ｎ−Ｚｎ−Ｂｉ系鉛フリーはんだ及びそれを用いた実装
品。 【構成】Ｚｎ:４〜６mass％，Ｂｉ:１３〜１６mass％，
残りＳｎから成るはんだ組成を用いたことを特徴とする
ガラスエポキシ基板接続用鉛フリーはんだ及びそれを用
いた実装品。 【効果】環境にやさしく，資源的に安定供給可能で，コ
スト高にならないで従来のＰｂ−Ｓｎ共晶はんだと同等
のリフロー温度で従来から使用されているガラスエポキ
シ基板にはんだ付けが可能となる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ガラスエポキシ基板に
ＬＳＩ、部品等を接続するために、最高温度２２０℃で
のはんだ付けが可能で、かつ１５０℃での高温下におけ
る接続信頼性を保証するＳｎ−Ｚｎ−Ｂｉ系鉛フリーは
んだ、それを用いたはんだ接続方法及びそれを用いた実
装品に関するものである。
【０００２】
【従来の技術】一般に使用されているプリント基板材質
はガラスエポキシ製である。ガラスエポキシ基板の耐熱
温度はリフロー炉を用いた場合、通常２２０℃である。
これに使用する接続用はんだの組成としては、Ｓｎ−３
７mass％Ｐｂ共晶はんだ(融点：１８３℃)、若しくは共
晶近傍のものが一般的であった。これらの融点は１８３
℃前後であることから、汎用されているガラスエポキシ
基板の耐熱温度(２２０℃)以下で十分な接続をすること
ができ、最高１５０℃までその信頼性を保証することで
きた。
【０００３】最近、米国では電子部品に使用されている
プリント基板がのざらしに放置され、このはんだに含ま
れる鉛(以下、Ｐｂと記す）は酸と容易に反応して(酸性
雨等でも加速される)地下水に溶け、飲料水に使用され
ると人体に悪影響を及ぼすことが公表され問題となって
いる。そこで、Ｓｎ−Ｐｂ系はんだに代わるＰｂフリー
はんだ合金として、環境への影響が少なく、人体への毒
性が少なく、資源の涸渇の問題が少なく、コスト面での
問題も少なく、材料としての使用実績があるＳｎ、Ｚ
ｎ、Ｂｉ等が有力候補としてクローズアップされてい
る。既に２元系はんだではＳｎ−３.５mass％Ａｇ(融点
２２１℃）、Ｓｎ−５mass％Ｓｂ(融点２４０℃）はＰ
ｂフリーはんだとして使用実績がある。
【０００４】しかし、これらのはんだは、Ｓｎ−Ｐｂ共
晶はんだと比べて融点が高過ぎるため、ガラスエポキシ
基板の耐熱温度(２２０℃)以下で十分な接続が確保でき
ず、そのはんだ付けには使用できない。
【０００５】他のはんだ材料としては、Ｓｎ−９mass％
Ｚｎ(融点１９９℃の共晶）があるが、これもガラスエ
ポキシ基板の耐熱温度である２２０℃で電子部品をリフ
ローできる程低い融点ではない。また、一般に使用して
いるロジン系のフラックス(塩素0.2mass％含有)を用い
たとしても、２２０℃のリフロー温度ではほとんどぬれ
ないことが分かっている。このはんだ材料は、Ｚｎの量
が増えるので、表面が著しく酸化されやすく、Ｃｕもし
くはＮｉに対するぬれ性がＳｎ−Ａｇ系、Ｓｎ−Ｓｂ系
に比べ著しく低下してしまう。
【０００６】これまでの実績では、はんだ付け温度はは
んだの融点に対して３０〜５０℃高いのが経験的に知ら
れているが、ぬれ性の悪い場合は更にこの温度差は大き
くなる。
【０００７】これらの他にも、Ｓｎ−Ｂｉ系はんだ(代
表組成Ｓｎ−５８mass％Ｂｉ；融点１３８℃）、Ｓｎ−
Ｉｎ系はんだ(代表組成Ｓｎ−５２mass％Ｉｎ；融点１
１７℃)があるが、これらは固相線温度が下がることに
より１５０℃の高温強度を保証できず、Ｓｎ−３７mass
％Ｐｂ共晶はんだ代替用のはんだと言えるものではな
い。
【０００８】また、Ｓｎ−Ａｇ系でＳｎ-２％Ａｇ-7.5
％Ｂｉ-0.5％Ｃｕ(液相線温度：２１１℃、固相線温
度：１８３℃)の４元系Ｐｂフリーはんだ材料も提案さ
れているが、未だ融点が高いためガラスエポキシ基板の
耐熱温度以内でのリフローはやはり困難である。また多
元系故に成分コントロールは難しい。更に熱分析では１
３０℃レベルの低温の固相線が僅かに検知され、液相線
温度：２１１℃を更に下げると、１３０℃の低温の固相
線温度が明瞭に表れる。
【０００９】つまり、Ｓｎ−Ｚｎ系以外では低温の固相
線を持たないで２２０℃リフロー可能なはんだ材料は見
出されていない。
【００１０】この問題を回避するはんだ材料には、主成
分としてＳｎ−Ｚｎ−Ｉｎ系、Ｓｎ−Ｚｎ−Ｂｉ系があ
る。今回は、コスト、毒性、耐食性、耐候性フラックス
との反応によるライフタイムの低下等を考慮し、使用実
績を持つ元素の組合せであるＳｎ−Ｚｎ−Ｂｉ系の３元
系を検討することにした。このはんだは上記評価項目以
外にも、融点の面からも有望と思われる。
【００１１】図１はＳｎ−Ｚｎ−Ｂｉの３元系はんだの
公知の状態図〔International Crit-ical Tables、2(19
27)、418〕である。全体の概略的な融点(液相線温度)の
温度分布は分かるが、詳細な分布、明確な温度等は分か
っていないのが実状である。すなわち、ここで必要とさ
れる液相線温度と固相線温度との関係は不明である。点
線は２元共晶ラインである。他の実線は各温度の等温ラ
インを示している。
【００１２】Ｓｎ−Ｚｎ−Ｂｉ系はんだについては、特
開昭５７−１１７９３号公報、特開昭５９−１８９０９
６号公報に記載がある。
【００１３】特開昭５７−１１７９３号公報では、Ｚｎ
が５〜１０mass％、Ｂｉが８〜１３mass％、残部がＳｎ
からなる耐食性に優れた低融点Ａｌ用はんだが提案され
ている。これはＡｌ用はんだでの強度向上を目的とした
ものであり、Ｃｕ導体からなるプリント基板への接続を
対象としていない。このＺｎ(５〜１０mass％)及びＢｉ
(８〜13 mass％)の範囲を決めた理由として、Ｚｎの場
合；５mass％未満ではＡｌとのはんだ付け強度不足を指
摘し、望ましくは７〜９mass％を示している。また、Ｂ
ｉの場合；１３mass％を超えるとはんだの粘さがなくな
り、作業性が悪いとしている。つまり、これらの条件は
Ａｌを対象とした場合のはんだ付け強度、粘性であり、
Ｃｕ導体からなるプリント基板については考慮されてい
ない。また、この組成領域は融点、強度そして溶融はん
だの粘さをもとに決められているが、Ｓｎ−Ｚｎ−Ｂｉ
３元系の実施例では、２サンプルしか記載されておら
ず、溶融はんだの粘さに関してはそのデータがなく、Ｓ
ｎ−Ｚｎ−Ｂｉの組成を決定するには不明瞭な部分が多
い。
【００１４】一方、特開昭５９−１８９０９６号公報
は、Ｚｎが５〜１５mass％、Ｂｉが３〜２０mass％、残
部がＳｎからなるはんだ合金が提案されている。これは
ワイヤの接続における強度向上を目的としており、Ｃｕ
導体からなるプリント基板を接続の対象としていない。
このＺｎ(５〜１５mass％)及びＢｉ(３〜２０mass％)の
範囲を決める理由として、Ｚｎの場合；５mass％未満で
は強度不足である点と、添加量を増すと強度も増すが溶
融温度も上昇し、１５mass％を超えると脆くなる点を指
摘している。またＢｉの場合；２０mass％を超えるとは
んだが脆くなるととしている。この組成領域は融点や接
着強度をもとに決められたものであるが、融点の目標値
はなく、３元系相平衡状態図を用いた融点の検討過程が
示されていない。そのため、融点の組成依存性はやはり
明確ではない。
【００１５】
【発明が解決しようとする課題】本発明はＰｂを含まな
いで、Ｓｎ−Ｐｂ共晶はんだの代替用はんだを用いて、
従来のガラスエポキシ基板にＬＳＩ、部品等の電子部品
を高信頼で実装するため、２２０℃以下でリフローでき
て１５０℃以上を保証し、かつ弱いフラックスでＣｕ導
体上、もしくは部品のＳｎ系はんだめっき端子構成で十
分にぬれ性を確保し、リフローできることを目的として
いる。
【００１６】このため、融点は固相線温度が少なくとも
１５０℃以上、望ましくは１６０℃以上(１５０℃の高
温での使用に耐えられる)であり、液相線温度が最高１
９５℃以下、望ましくは１９０℃以下(高くすることは
はんだ付け温度が高くなり、基板、部品に対する熱影響
が大きくなる)とすることを課題とした。ぬれ性確保に
は端子上のメタライズで多少カバーできるが、材料自体
の物性によるぬれの悪さを防止するため、ぬれの悪いＺ
ｎの量を最小限に押さえる必要がある。しかしＺｎを入
れないことには液相線温度が大きく下がらないので、ぬ
れとのバランスを保って組成を決める必要がある。Ｓｎ
−Ｚｎ２元系においては、ＳｎにＺｎを９mass％入れた
状態で１９９℃の融点の最小値になるが、前述した通り
これでは未だ融点が高く、２２０℃のリフローではぬれ
が悪過ぎる。
【００１７】すなわち、本発明の第一の目的は、Ｐｂを
含まないはんだ、つまりＳｎ−Ｚｎ−Ｂｉからなるはん
だにおいて、従来のガラスエポキシ基板等の有機絶縁基
板にＬＳＩ、部品等の電子部品を高信頼で実装すること
が可能なはんだの組成を提供することにある。具体的に
は、２２０℃以下でリフローできて１５０℃以上を保証
し、かつ弱いフラックスで Ｃｕ導体上、もしくは部品
のＳｎ系はんだめっき端子構成で十分にぬれ性を確保
し、リフローできるはんだを提供することにある。
【００１８】本発明の第二の目的は、Ｐｂを含まないは
んだを用いてガラスエポキシ基板等の有機絶縁基板にＬ
ＳＩ、部品等の電子部品を高信頼で実装することにあ
る。
【００１９】本発明の第三の目的は、ガラスエポキシ基
板等の有機絶縁基板にＰｂを含まないはんだを用いて実
装した実装品を提供することにある。
【００２０】
【課題を解決するための手段】上記目的を達成するため
に、Ｐｂフリーはんだの中で、環境への影響が少なく、
毒性が少なく、耐食性、耐クリープ性に優れて、融点温
度を下げられて、かつ液相線温度と固相線温度との温度
差を小さくして接続時の信頼性を向上させ、さらにぬれ
性を確保できるＳｎ−Ｚｎ−Ｂｉの３元系はんだをベー
スとした合金を候補として検討した。これまでは図１に
示されるように、融点(液相線温度)の概略が分かる程度
であり、この３元系はんだの状態図の詳細は未知であ
る。このため、融点(固相線温度、液相線温度)と組成と
の関係、組成とぬれ性、物性、機械的特性等の関係等を
明らかにする必要がある。そこでＳｎ−Ｚｎ−Ｂｉ３元
系状態図を作ることから始めた。
【００２１】そして、前記第一の目的を達成するため
に、Ｚｎ-Ｂｉ-Ｓｎからなるはんだにおいて、Ｚｎを４
mass％以上５mass％未満、Ｂｉを１３mass％以上１６ma
ss％以下、残りをＳｎとした。もしくは組成の重量(mas
s)％表示を座標(Ｚｎ、Ｂｉ、Ｓｎ)で表示し、Ａ(６、
１６、残）、Ｂ(６、１３、残）、Ｃ(５.５、１２、
残）、Ｄ(４.５、１４、残）、Ｅ(３.７、１６、残）で
囲まれて成る組成のＳｎ−Ｚｎ−Ｂｉ系の３元系組成と
した。
【００２２】前記第二の目的を達成するために、Ｚｎ-
Ｂｉ-Ｓｎからなる鉛フリーのはんだを用いた基板実装
方法において、Ｚｎを４mass％以上６mass％以下、Ｂｉ
を１３mass％以上１６mass％以下、残りをＳｎとしたＺ
ｎ-Ｂｉ-Ｓｎからなるはんだペーストを有機絶縁基板に
印刷することで、前記はんだペーストを前記有機絶縁基
板の耐熱温度以下で融かして前記有機絶縁基板とその搭
載部品とを接続させた。
【００２３】前記第三の目的を達成するために、有機絶
縁基板と、前記有機絶縁基板に搭載する搭載部品と、前
記有機絶縁基板と前記搭載部品とをＺｎを４mass％以上
６mass％以下、Ｂｉを１３mass％以上１６mass％以下、
残りをＳｎとしたＺｎ-Ｂｉ-Ｓｎからなるはんだにより
接続した実装品とした。
【００２４】更に、ぬれ性確保には、はんだ表面が酸化
されないプロセスで作りこんだペーストを使用し、Ｎ2
リフロー、ベーパリフローで接続することにより、ぬれ
性を確保した。
【００２５】
【作用】このようにＺｎが４〜６mass％、Ｂｉが１３〜
１６mass％、残部がＳｎとし、もしくは組成の重量(mas
s)％表示を座標(Ｚｎ、Ｂｉ、Ｓｎ)で表示し、Ａ(６、
１６、残）、Ｂ(６、１３、残）、Ｃ(５.５、１２、
残）、Ｄ(４.５、１４、残）、Ｅ(３.７、１６、残）で
囲まれて成る組成のＳｎ−Ｚｎ−Ｂｉ系の３元系組成と
することにより、ガラスエポキシ基板接続用はんだとし
て、液相線温度を下げて、高温での機械的信頼性を確保
し、かつリフロー性(液相線温度と固相線温度との温度
差を少なくする等)に優れた特性が得られる。かつ、Ｃ
ｕ基板へのぬれ性を確保し、良好な機械的性質を両立さ
せるものである。
【００２６】はんだ組成を上記に限定した理由は次の通
りである。
【００２７】接続には液相線温度と固相線温度との温度
差をできる限り少なくすることが望ましい。なぜなら
ば、リフローの冷却過程で搬送時の振動等のノイズが考
えられる。このため、液相線温度と固相線温度との温度
差が大きいと、固相、液相共存時の時間が長いために、
振動等のノイズが入る確率が高くなる。このため接続欠
陥を生じ易く、継手の信頼性に問題がでる恐れがある。
Ｚｎが４mass％以下では液相線温度と固相線温度の温度
差が大きく、２２０℃以下での接続が困難である。６ma
ss％以上でも上記温度差が大きくなる。また、Ｓｎ−x
Ｚｎ−１５Ｂｉ(Ｚｎ量ｘ＝２、３、５、６、７mass%)
による引張試験によると、特に、Ｚｎ量約６mass%のと
きはＳｎ−Ｐｂ共晶はんだの約２倍の引張強度が得ら
れ、高強度を得るためにはＺｎ量は６mass%程度が良い
ことがわかる。また、Ｚｎ量が多い程、はんだの表面酸
化が激しくなり、電子部品はんだ付けとして実績のある
フラックスを用いたのではぬれ性を確保できなくなる
が、Ｚｎ量５mass%付近ではまだ純Ｓｎの８５％程度の
ぬれ(はんだボールのぬれ拡がり率)を確保できるので問
題はない。Ｂｉが１３mass％以下では液相線温度が１９
４℃以上であるため、２２０℃でのリフロー接続が困難
となる。Ｂｉが１６mass％以上では固相線温度が１５０
℃以下に下がり、また、はんだ材料の高温での引っ張り
強度が低下する。従って、高温での信頼性のマージン確
保が困難となる。-５５〜１５０℃の温度サイクル加速
試験に耐えられるには、固相線温度としては低くても１
５０℃以上、望ましくは１６０℃以上が必要である。
【００２８】このような組成のはんだであれば、ガラス
エポキシ基板の耐熱温度以内での鉛フリーのはんだ付け
が可能となり、つまり前記はんだの融点をその固相線温
度が少なくとも１５０℃以上、望ましくは１６０℃以上
(１５０℃の高温での使用に耐えられる)とし、その液相
線温度が最高１９５℃以下、望ましくは１９０℃以下
(高くすることははんだ付け温度が高くなり、基板、部
品に対する熱影響が大きくなる)とするので、従来のリ
フロー温度２２０℃での基板実装を実現する。また、こ
のような基板実装が実現できることにより耐熱性の低い
ガラスエポキシ基板に対しても鉛フリーのはんだを用い
た実装品を提供することとなる。
【００２９】
【実施例】以下、本発明を実施例によりさらに詳細に説
明する。
【００３０】図１のＳｎ−Ｚｎ−Ｂｉ３元系状態図では
概略的な液相線温度と固相線温度の関係しか分からな
い。はんだ付けには液相線温度と固相線温度は重要なフ
ァクターであり，また，接続の歩留まりが関係してくる
と，液相線温度と固相線温度の温度差も重要な要因であ
る。そこで，必要とする融点域に絞った組成の固相線温
度と液相線温度をＤＳＣにより徹底的に調べることにし
た。測定は，２℃/minの昇温速度で行った。得られたＤ
ＳＣ曲線は吸熱ピークの低温側の裾野が広がる形状をと
り，固相線温度は従来の方法(吸熱ピークに入る前の直
線部より高温側に向けて引いた接線と吸熱ピークより低
温側に向けて引いた接線との交点の温度を固相線温度と
する)では，厳密には正確でないため，定義通りＤＳＣ
曲線の直線部が吸熱ピークにより曲線へと変わり始める
点の温度とした。
【００３１】図２は図１の純Ｓｎ付近の範囲を拡大し，
液相線温度と固相線温度を表示したものである。これに
よると固相線温度はＢｉが少ない範囲では要求範囲に入
っているが，Ｂｉ量が１３mass％以上になると１６０℃
以下，１６mass％以上になると１５０℃以下となること
が分かったため，液相線温度と固相線温度の温度差は大
きくなることが予測される。この場合，高温での信頼性
のマージンが取れなくなり，接続プロセス上での問題が
生じやすくなるため，固相線温度は１６０℃以上である
ことが望ましい。図１では，液相線温度が局所的に低く
なり，固相線温度と液相線温度の差を小さくするＳｎ−
Ｚｎ２元共晶ラインがＳｎ−９Ｚｎを起点として３元共
晶点Ｓｎ−４Ｚｎ−５６Ｂｉ(融点１３０℃)まで伸びて
いる事がわかるが，図１は概略的なものであるため，そ
の２点を結ぶＳｎ−Ｚｎ２元共晶ライン(曲線)の正確な
位置がわからない。そこで，これを知るために固相線温
度が１６０〜１７０℃となる領域を含むＢｉ量１０〜１
４mass％，図１上でＳｎ−Ｚｎ２元共晶ラインが示され
ている領域を含むＺｎ量４〜６mass％で示される領域に
ついて綿密に測定をすることにした。その結果は図２に
示した。これによると，Ｂｉ量が１０〜１４mass％，Ｚ
ｎが５〜６mass％の範囲内に液相線温度の低くなる谷間
が存在し，これがＳｎ−Ｚｎ２元共晶ライン(図２太線)
であることがわかる。つまり，固相線温度と液相線温度
との差をなるべく小さくとるためには，この２元共晶ラ
イン上の組成を選択すれば良いことがわかる。この２元
共晶ラインを超えてＺｎ量の多い組成領域では，液相線
温度が急激に高くなるので，電子部品接続用として実用
的ではないことがわかる。しかし必要としている，固相
線温度１５０℃以上となる領域では，２元共晶ライン
は，Ｚｎが５mass％以上の領域に入ってしまうためＺｎ
量は，４〜６mass％の中でも４.５〜６mass％が望まし
い。次に液相線温度は１９５℃以下であることが必要な
のでＢｉ量を１２mass％以上とする。また，先に述べた
通り固相線温度が１５０℃以上ならＢｉ量は１６mass％
以下，マージンを考えて１６０℃以上とするためには１
３mass％以下が望ましい。
【００３２】図３は，図２の状態図の結果及びそれを更
に詳細に分析した結果から得たデータをプロットしたも
のである。それぞれＢｉ量を１３mass％，１４mass％，
１６mass％一定にした場合の液相線温度と固相線温度と
の温度差ΔＴとＺｎ量の関係である。Ｂｉ量を１３mass
％，１４mass％の時Ｚｎ５.５mass％前後でΔＴが最小
である。Ｂｉ量が１６mass％の時，Ｚｎ５mass％前後で
ΔＴが最小である。これらの結果から，Ｚｎは４〜６ma
ss％が望ましい。Ｚｎ量は多くても，少なくてもΔＴは
増すので接続の観点から望ましくない。冷却時に液体と
固体の共存域を長い時間保つことは接続時の信頼性の問
題で望ましくない。次にＺｎ量に対する液相線温度につ
いて示す。最高２２０℃のリフロー温度の制約条件か
ら，できる限り液相線温度を下げることがぬれ性の観点
から望ましい。経験的に融点から３０〜５０℃高い温度
でリフローするのが，ぬれ性，液体の粘性の観点で望ま
しいとされている。従って，２２０℃のリフロー温度の
場合，上限の液相線温度は１９５℃である。図４はＢｉ
量を１４mass％一定とした時に，Ｚｎ量に対する液相線
温度である。Ｚｎ量は多くなっても，また少なくなって
も液相線温度は上昇し，Ｚｎ量は５mass％前後で最小に
なる。即ち，Ｚｎは４〜６mass％の範囲では，液相線温
度を下げられ，かつ液相線温度と固相線温度との温度差
を小さくとれる領域となる。
【００３３】次に，Ｚｎ量とぬれ拡がり率(Ｚｎの酸化
に対するぬれ性の評価)との関係を図５に示す。Ｚｎ量
は６mass％以上でぬれ拡がり率が一定値に近づいてくる
ことから，ぬれ性の観点からＺｎ量としては６mass％以
下が望ましい。
【００３４】更に，接続強度について検討した。図６は
Ｂｉ量を１５mass％一定とした時に，Ｚｎ量に対する引
張り強度を示す。引張り試験条件は室温で，０.０５mm
／minの引張り速度で評価した。標点間距離は１０ｍｍ
である。試験片は窒素雰囲気で鋳込んで，鋳込みはリフ
ロー条件と同じ冷却速度で行った。試験片には熱を加え
ないように放電加工で作製した。Ｚｎ量は６mass％前後
で強度の最大を示し，６mass％以上では急激に低下する
傾向を示し，Ｚｎ量が少なくなると強度は低下してく
る。従って，Ｚｎ量が４〜６mass％の範囲は適正範囲と
考えられる。
【００３５】融点(液相線温度,固相線温度)はＺｎ量と
Ｂｉ量の組合せで決まる。特に,Ｚｎ量に関してはぬれ
性等に大きく影響してくるため，上記各種の検討が必要
になる。Ｂｉ量に関しては図７に示すようにＢｉ量の広
い範囲でぬれ性は安定している。従って，Ｂｉ量はＺｎ
量との組合せにおける融点(液相線温度,固相線温度)調
整の役割が大きい。
【００３６】はんだ付け性の面からの詳細検討を以下に
示す。最高２２０℃のリフロー温度で，プリント基板の
Ｃｕ端子に対するはんだのぬれ性を評価した。評価はＣ
ｕ基板上の直径１mmのはんだボールのぬれ拡がり率を組
成を変えて(Ｓｎ−５Ｚｎ−xＢｉ(ｘ＝０，１０，１
５，１９，２２，２５，３０)，Ｓｎ−yＺｎ−１９Ｂｉ
(ｙ＝０，１，３，４，５，７)測定し，その大小によっ
て行った。使用したフラックスは０.２mass％の塩素が
入ったロジン系である。ぬれ拡がり率の値は表１に載
せ，結果は前述の通り図５，図７に示した。Ｚｎ量が多
い程ぬれ性は低下している。
【００３７】
【表１】
【００３８】また，同様に，Ｂｉ量によるぬれ性の影響
を調べると，この系では，ぬれ性はＢｉ量にほとんど依
存しないことが分かる。また，請求項の組成範囲付近の
はんだボールは，純Ｓｎはんだボールの約８５％，Ｓｎ
−９Ｚｎはんだボールの約１５０％のぬれ拡がり率を確
保していることがわかる。これより，ぬれ性は，Ｚｎ量
に大きく依存し，請求項の組成範囲付近で，十分ではな
いが，接続に必要なぬれが得られることが分かった。一
方，請求項の組成範囲内のはんだペーストは印刷によっ
て基板上に薄くのばして供給するため，ぬれ拡がりの面
では問題は少ないが，エアリフロープロセスを採用した
場合，はんだ合金粒子は直径数１０μmと小さく，はん
だ合金粒子総表面積は大きな値となるため，リフロー時
の粒子の表面酸化による粒子の融け残りが発生し，電気
特性上の問題が発生する恐れがある。この問題を解決す
るには，Ｏ2をパージしながらはんだ付けのできるＮ2リ
フローまたはベーパーリフローを用いることによりクリ
アできることが分かった。特にこのはんだは瞬時でも大
気にさらすと強固な酸化膜ができるので，大気にさらさ
ないでペースト化する工夫により，ぬれ性を確保でき
た。なお，本ペーストは強めのフラックスを用いてリフ
ローし，洗浄するする方式と，弱めのフラックスを用い
てリフローし不活性雰囲気でリフローし，洗浄しない方
式の２種類検討した。
【００３９】また，強度の面で評価を行うために，試料
の組成を変えて(Ｓｎ−５Ｚｎ−ｘＢｉ(ｘ＝０，１０，
１５，１７，１９，２５)，Ｓｎ−ｙＺｎ−１５Ｂｉ(ｙ
＝２，３，５，６)室温引張試験を行ない，図６に示し
た。それによると，Ｓｎ−５Ｚｎ−ｘＢｉの引張強度
は，ｘが１０〜２０mass%のとき(３元系)，ｘが０mass%
のとき(２元系)と比較して約５０％向上している。これ
はＢｉを加え３元系とすることにより室温で(Ｓｎ)＋Ｚ
ｎ相((Ｓｎ)はＳｎベースの固溶体を表す)中のマトリッ
クスとなる(Ｓｎ)中にＢｉが固溶し固溶体硬化を起こし
たためと思われる。また，そのために伸び率は減少す
る。さらにＢｉ量を増加させると，(Ｓｎ)中に固溶でき
ずに晶出した脆い(Ｂｉ)が多くなり引張強度を低下させ
るものと思われる。一方，Ｓｎ−ｙＺｎ−１５Ｂｉの引
張強度は，Ｚｎ量ｙ＝５付近で最大となるが，これはＺ
ｎ量増加にともない，(Ｓｎ)＋Ｚｎ相中の高強度(約12k
gf/mm2；日本金属学会金属データブックP147)の純Ｚｎ
針状結晶が太く，長くなり(Ｓｎ)マトリックスを強化す
るが，針状結晶のサイズが大きくなるにつれて針状結晶
とマトリックスの整合性が低下し，針状結晶とマトリッ
クスの複合強化の効果が無くなってくることによると思
われる。その引張強度の値を表２に示す。
【００４０】
【表２】
【００４１】上記の２つの相乗効果によってＳｎ−(５
〜６)Ｚｎ−(１０〜２０)Ｂｉの引張強度は９kgf/mm2以
上とＳｎ-Ｐｂ共晶組成の約２倍の値を示すことが分か
った。
【００４２】本発明はガラスエポキシ基板を対象にした
が，他のエポキシ系基板やそれ以上の耐熱性基板，例え
ばガラスポリイミド基板，ＢＴ(ガラス布基材ビスマレ
イド・トリアジン)基板，セラミック基板等に使用できる
ことは言うまでもない。
【００４３】〔モジュール基板実装への適用例〕図８
(a)はＳｉチップ３を搭載したAl2O3等のセラミック絶縁
基板４にＣｕヒートシンク板５をＳｎ−５Ｚｎ−１３Ｂ
ｉはんだ６で接合した場合のパワーモジュール基板実装
例である。図８(b)はＮｉめっき７を施したＣｕヒート
シンク板５と０.２ｍｍ厚に圧延したＳｎ−５Ｚｎ−１
３Ｂｉはんだ箔６を示し，両者を接合して図８(c)に示
す予備はんだ付けしたＣｕヒートシンク板を示す。セラ
ミック絶縁基板へのメタライズは一般にはＷ導体にＮｉ
めっき，その上に薄いＡｕめっきのＷ−Ｎｉ−Ａｕ８の
構成が採用されている。この場合，予めＳｉチップ３と
セラミック絶縁基板４とを高温のＳｎ−５mass%Ｓｂは
んだ９（融点：液相240℃，固相２３２℃)で接続するこ
とにより，該Ｓｎ−５mass%Ｓｂはんだを溶かさないで
Ｓｎ−５Ｚｎ−１３Ｂｉはんだを用いた２２０℃の温度
階層接続が可能である。Ｓｎ−５Ｚｎ−１３Ｂｉはんだ
との温度階層接続を可能とするＳｉチップ３を接続する
他のはんだ材として，Ａｕ−２０mass%Ｓｎ(融点：液相
２８０℃)も同様に温度階層接続が可能である。絶縁基
板としてAl2O3以外に熱放散性に優れるＡｌＮ基板等も
使用される。これらのセラミック基板のメタライズ材と
してＷもしくはＭｏメタライズ膜上にＮｉめっき(もし
くはＮｉめっき上に約０.２μｍ程度のＡｕめっき)が使
用される。ヒートシンク基板としてはＣｕ板にＮｉめっ
きを数μｍ被覆してＣｕの表面酸化を防止して使用する
のが一般的である。Ｗ，Ｍｏもしくは他の複合基板等の
ヒートシンク材に対しても，同様にＮｉめっきを施すこ
とにより，同様な接続が可能である。また，Ｃｕ板に直
接にはんだ付けを行うことも可能であるが，合金層の強
度を保つためＣｕの上にＺｎを１〜２μｍ施し，その上
にＳｎめっきを施すこと，もしくはＣｕの上にＮｉめっ
き，更にその上にＡｇめっきを施すこと等により，界面
での強度劣化を防止することも可能である。このはんだ
の接合強度は高いので，高温での耐クリープ性，耐熱疲
労性にも優れることが期待できる。半導体等が搭載され
ていない場合は，絶縁基板にＣｕヒートシンク板を強い
フラックス中で接合できるので，ボイドの少ない接合体
ができる。また，温度階層接続を活用すれば，はんだを
使用する位置を上記とは逆にすることも可能である。は
んだの供給は圧延箔が一般的であるが，ペースト印刷す
る方式等も可能である。はんだ箔の圧延性は比較的良
く，０.１〜０.２ｍｍ厚の範囲で可能である。ペースト
印刷の場合は，予備はんだとしての利用が主である。
【００４４】〔表面実装への適用例〕既に上記した通り
であるが，はんだペーストを使用し，ＱＦＰ及びチップ
部品をプリント基板にＮ2リフローで接続した場合につ
いて記す。対象ピッチは０.５ｍｍピッチであり，はん
だボールの粒子径は５０μｍ前後である。Ｃｕパッドは
パッド幅；０.２８ｍｍで，Ｃｕ箔厚さは１８μｍであ
る。Ｚｎによる表面酸化を防止するため，ペーストを作
るときもはんだボールを直接に大気にさらさない工夫を
凝らした。従って，酸素濃度100ｐｐｍ程度のＮ2雰囲
気，もしくはベーパ中であれば少なくとも印刷した下面
はぬれることが分かった。ぬれ拡がり性の点では従来は
んだには及ばない。しかし，十分なぬれを確保するには
若干強めのフラックスを使用し，リフロー後に水洗浄す
る洗浄タイプのペーストを使用した。
【００４５】〔ＢＧＡの表面実装への適用例〕図９はＳ
ｉチップ３を有機基板１０に接着後，Ａｕ線１１でワイ
ヤボンドし，樹脂モールド１２したＢＧＡ(Ball Grid A
rray)パッケージの接続に適用した例を示す。径０.７５
ｍｍのＳｎ−５Ｚｎ−１３Ｂｉはんだボール１３を作
り，有機基板１０の端子上に配列し，強めのフラックス
で融かしガラスエポキシ基板１４側の端子上にボール１
３を形成する。端子ピッチは１.２７ｍｍで，基板パッ
ド径は０.７５ｍｍで，パッケージ端子径は０.７０ｍｍ
で，端子数は約５００ピンである。リフロー後のはんだ
バンプ高さは約０.６ｍｍである。５００ピンのボール
先端の凹凸は最大２０μｍであった。ガラスエポキシ基
板１４上にフラックス２６を塗布し，このＢＧＡを搭載
し，２２０℃でＮ2リフローすると100％に近い高歩留ま
り接続が可能となる。フラックスの洗浄はＢＧＡと基板
間の隙間が広いので容易である。他方，環境の問題を考
慮し，低残渣フラックスを用いたフラックスの洗浄レス
プロセスも可能である。更には，カルボキシル基を持つ
揮発性溶剤の僅かな還元性に依存したフラックスレス方
式も可能である。この場合も，リフロー時に酸化されな
いようにＮ2リフロー雰囲気でおこない，基板の端子に
は酸化されにくくするためＣｕパツド１５上にＮｉめっ
きを約３μｍ施し，更にその上に０.１μｍのＡｕめっ
きを施すことにより，良い条件での接続が可能である。
更に，ハンダボールの表面酸化に対し，直前に表面をエ
キシマレーザ等でなめるように表面処理することによ
り，フラックスレス接続をより確実に可能にする。この
エキシマレーザによる表面処理効果の原因は不明である
が，単に表面の酸化膜を破壊するだけではなく，酸化さ
れにくくする効果があると言われている。なお，ＢＧＡ
をガラスエポキシ基板に接続する方式として，ＱＦＰ実
装と同様に，基板のＣｕパッド１５上にペースト１６を
塗布しておき，その上にＢＧＡを搭載してリフローする
方式も可能である。ペーストを塗布してリフローする場
合，もしくは基板のパッド側に予備はんだをしてリフロ
ーする場合，同一組成に限らず，２２０℃でのぬれ性に
優れる少量のＳｎ−Ｂｉ系，Ｓｎ−Ｂｉ−Ａｇ系等のは
んだで接続し，ＢＧＡ側のＳｎ−５Ｚｎ−１３Ｂｉはん
だボールとの接続が可能である。Ｓｎ−５Ｚｎ−１３Ｂ
ｉはんだボールが主成分であることから溶融しても融点
ではＳｎ−５Ｚｎ−１３Ｂｉはんだとあまり変わらな
い。
【００４６】〔微量元素添加の効果〕Ｓｎ−５Ｚｎ−１
５ＢｉはんだにＡｇ，Ｓｂ，Ｃｕ，Ｉｎを微量添加した
場合の効果を検討した。特に，Ａｇ，Ｃｕは腐食に対し
て望ましくないＺｎの初晶 (成分では純Ｚｎに近い)と
の化合物を作ることにより，Ｚｎの腐食を防止できるこ
とから，耐腐食性を改善できることが分かった。Ａｇの
添加量は２％以下で改善できる。Ｃｕの添加量は１.５
％以下で改善できる。しかし，Ｓｂ，Ｉｎを添加はＺｎ
の改質には直接には影響していないことが分かった。Ｉ
ｎの添加はぬれ性の改善に役立ち，Ｓｂは機械的強度改
善に役立っている。
【００４７】図１０はＳｎ−５Ｚｎ−１３Ｂｉはんだを
線径３０μｍに線引きし，１３０μｍピッチの接続を可
能にする接続方式を示し，ＳｉチップのＡｌ導体上に直
接ワイヤボンドするプロセスを示す。(a)はキャピラリ
ー１７でボールを形成したはんだをＡｌ導体１８上に圧
着(熱，超音波を加えることもある）している過程であ
る。(b)は接着後，線をクランプし絞られたところで引
きちぎってはんだ端子２１を形成した状態である。(c)
はキャピラリー先端に一定長さのはんだ線を送り出した
状態である。(d)は不活性雰囲気もしくは還元性雰囲気
においてアークもしくはレーザ１９等で瞬時に溶融する
と表面張力の作用ではんだ線の先端では球状のボール２
０が形成される。図１１はチップ１周辺にはんだ端子２
１を形成したチップをはんだバンプの高さのレベリング
を行なった後，予めチップ下に硬化型のエポキシ樹脂の
ブロック２２を中央に置き，ガラスエポキシ等の有機基
板１４のＣｕ−Ｎｉ−Ａｕ端子２３にはんだバンプを位
置決めし，不活性雰囲気で加熱圧着してフリップチップ
接合する。加熱圧着した状態で樹脂は端子までは届かな
いので金属接合が可能である。接合後，チップ周辺２７
に樹脂２５を流すと表面張力の作用でチップ周辺部の隙
間に容易にねれて覆ってしまう。使用した樹脂は，ヤン
グ率５００〜１０００kgf/mm2，熱膨張係数１５×１０~
6／℃〜35×１０~6／℃なる物性を有するものである。
この樹脂を使用することにより大型チップでもガラスエ
ポキシ基板等に対して高信頼実装を可能にする。なお，
フラックスレス接合のため，はんだとＡｕとの接合性を
向上させるため，半田表面に形成された酸化膜をエキシ
マレーザ等で除去することは効果がある。チップのＡｌ
導体に接続したが，端子部をはんだにぬれるメタライズ
を設けることにより，ワイヤボンドしたものをフラック
ス中でウエットバックすることにより，球状のはんだバ
ンプを作ることができる。このはんだはＡｌとの接触電
位が小さいため，差電食が起こりにくい長所がある。更
に，線引き等においても強度があり，粘りがあるため切
れず連続的に引き伸ばすことができる。
【００４８】
【発明の効果】以上のように、本発明のＳｎ−Ｚｎ−Ｂ
ｉ系はんだは、Ｐｂのような環境に対して有害な元素を
含まず、コスト高にならず，資源的に安定して供給可能
であり，かつ，従来のＳｎ−Ｐｂ共晶はんだと同等のリ
フロー温度で従来から使用されているガラスエポキシ基
板に，従来のプロセスであるＮ2リフロー装置ではんだ
付けできる。本はんだは強度がＳｎ−Ｐｂ共晶の２倍程
度(引張強度9〜10kgf/mm2)と強く，耐高温強度，耐クリ
ープ性に優れる。電子部品の継ぎ手としても従来のＳｎ
−Ｐｂ共晶はんだと比べ同等の耐疲労性を有するもので
ある。
【００４９】また、これまで困難であったガラスエポキ
シ樹脂基板等の有機絶縁基板に対するＰｂフリーのはん
だ付け（実装）を実現する。
【００５０】同様に、ガラスエポキシ樹脂基板等の有機
絶縁基板にＰｂフリーのはんだを用いて実装した実装品
の提供を実現する。
【図面の簡単な説明】
【図１】公知のＳｎ−Ｚｎ−Ｂｉ ３元系状態図(液相線
温度)
【図２】熱分析によって明らかにした純Ｓｎ付近のＳｎ
−Ｚｎ−Ｂｉ３元系状態図
【図３】Ｓｎ−Ｚｎ−Ｂｉ系におけるＺｎ量と，液相線
温度と固相線温度との温度差の関係
【図４】Ｓｎ−Ｚｎ−Ｂｉ系におけるＺｎ量と液相線温
度との関係
【図５】Ｓｎ−Ｚｎ−Ｂｉ系におけるＺｎ量とぬれ拡が
り率の関係
【図６】Ｓｎ−Ｚｎ−Ｂｉ系におけるＺｎ量と引張り強
度の関係
【図７】Ｓｎ−Ｚｎ−Ｂｉ系におけるＢｉ量とぬれ拡が
り率の関係
【図８】パワーモジュールの断面図と予備はんだのプロ
セスを示す。
【図９】ＢＧＡの断面図と接続部の拡大である。
【図１０】はんだバンプ形成プロセス法を示す断面を示
す。
【図１１】はんだバンプ方式の実装法を示す断面図を示
す。
【符号の説明】
１.Ｓｎ−Ｚｎ２元共晶ライン ２.Ｓｎ−Ｚｎ−Ｂｉ３元共晶組織出現領域 ３.Ｓｉチップ １５.Ｃｕパツド ４.セラミック絶縁基板 １６.ペースト ５.Ｃｕヒートシンク板 １７.キャピラリ
ー ６.Ｓｎ−５Ｚｎ−１３Ｂｉはんだ １８.Ａｌ導体 ７.Ｎｉめっき １９.アークもし
くはレーザ ８.Ｗ−Ｎｉ−Ａｕ ２０.球状のボー
ル ９.Ｓｎ−５mass%Ｓｂはんだ ２１.はんだ端子 １０.有機基板 ２２.エポキシ樹
脂のブロック １１.Ａｕ線 ２３.Ｃｕ−Ｎｉ
−Ａｕ端子 １２.樹脂モールド ２４.有機基板 １３.はんだボール ２５.樹脂 １４.ガラスエポキシ基板 ２６.フラックス ２７.チップ周辺
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 健一 東京都小平市上水本町五丁目20番１号株式 会社日立製作所半導体事業部内 (72)発明者 原田 正英 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 落合 雄二 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 亀井 常彰 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】Ｚｎ-Ｂｉ-Ｓｎからなるはんだにおいて、
    Ｚｎを４mass％以上５mass％未満、Ｂｉを１３mass％以
    上１６mass％以下、残りをＳｎとしたことを特徴とする
    鉛フリーはんだ。
  2. 【請求項２】Ｚｎ-Ｂｉ-Ｓｎからなる鉛フリーのはんだ
    を用いた基板実装方法において、 Ｚｎを４mass％以上６mass％以下、Ｂｉを１３mass％以
    上１６mass％以下、残りをＳｎとしたＺｎ-Ｂｉ-Ｓｎか
    らなるはんだペーストを有機絶縁基板に印刷すること
    で、前記はんだペーストを前記有機絶縁基板の耐熱温度
    以下で融かして前記有機絶縁基板とその搭載部品とを接
    続することを特徴とする鉛フリーはんだを用いた基板実
    装方法。
  3. 【請求項３】Ｚｎ-Ｂｉ-Ｓｎからなる鉛フリーのはんだ
    を用いた基板実装方法において、 Ｚｎを４mass％以上６mass％以下、Ｂｉを１３mass％以
    上１６mass％以下、残りをＳｎとしたＺｎ-Ｂｉ-Ｓｎか
    らなるはんだを用いて前記有機絶縁基板の耐熱温度以下
    で融かして前記有機絶縁基板とその搭載部品とを接続す
    ることを特徴とする鉛フリーはんだを用いた基板実装方
    法。
  4. 【請求項４】有機絶縁基板と、 前記有機絶縁基板に搭載する搭載部品と、 前記有機絶縁基板と前記搭載部品とをＺｎを４mass％以
    上６mass％以下、Ｂｉを１３mass％以上１６mass％以
    下、残りをＳｎとしたＺｎ-Ｂｉ-Ｓｎからなるはんだに
    より接続したことを特徴とする鉛フリーはんだ接続によ
    る実装品。
  5. 【請求項５】有機絶縁基板のはんだ付けにおいて、Ｚｎ
    -Ｂｉ-Ｓｎ３元系における組成の重量(mass)％表示を座
    標(Ｚｎ、Ｂｉ、Ｓｎ)で表示し、Ａ(６、１６、残）、
    Ｂ(６、１３、残）、Ｃ(５.５、１２、残）、Ｄ(４.
    ５、１４、残）、Ｅ(３.７、１６、残）で囲まれて成る
    組成の合金はんだを用いたことを特徴とする有機絶縁基
    板接続用鉛フリーはんだ。
  6. 【請求項６】請求項２乃至請求項５において、前記有機
    絶縁基板がガラスエポキシ基板であることを特徴とする
    鉛フリーはんだ、鉛フリーはんだを用いた基板実装方法
    及び実装品。
  7. 【請求項７】請求項１乃至請求項６において、さらにＡ
    ｇ、Ｃｕ、Ｓｂ、Ｉｎのいづれかもしくはその組合せを
    前記鉛フリーはんだの添加物としたことを特徴とする鉛
    フリーはんだ、鉛フリーはんだを用いた基板実装方法及
    び実装品。
  8. 【請求項８】請求項１乃至請求項７において、前記鉛フ
    リーはんだをＢＧＡ(Ball Grid Array)パッケージ用も
    しくはチップキャリア用のボールとして用いたことを特
    徴とする鉛フリーはんだ、鉛フリーはんだを用いた基板
    実装方法及び実装品。
  9. 【請求項９】請求項１乃至請求項８において、前記鉛フ
    リーはんだをワイヤボンドにより端子を供給し、チップ
    と基板間をヤング率５００〜１０００kgf/mm2、熱膨張
    係数１５×１０~6／℃〜３５×１０~6／℃の樹脂で充填
    したことを特徴とする鉛フリーはんだ、鉛フリーはんだ
    を用いた基板実装方法及び実装品。
JP7241291A 1995-09-20 1995-09-20 鉛フリーはんだとそれを用いた実装方法及び実装品 Pending JPH0985484A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7241291A JPH0985484A (ja) 1995-09-20 1995-09-20 鉛フリーはんだとそれを用いた実装方法及び実装品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7241291A JPH0985484A (ja) 1995-09-20 1995-09-20 鉛フリーはんだとそれを用いた実装方法及び実装品

Publications (1)

Publication Number Publication Date
JPH0985484A true JPH0985484A (ja) 1997-03-31

Family

ID=17072092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7241291A Pending JPH0985484A (ja) 1995-09-20 1995-09-20 鉛フリーはんだとそれを用いた実装方法及び実装品

Country Status (1)

Country Link
JP (1) JPH0985484A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0881676A2 (en) * 1997-05-30 1998-12-02 Lucent Technologies Inc. Flip chip packaging of memory chips
KR20030033920A (ko) * 2001-10-25 2003-05-01 동영전자주식회사 무연납땜 공정기술
WO2004039533A1 (ja) * 2002-10-31 2004-05-13 Senju Metal Industry Co., Ltd. 鉛フリーはんだ及びはんだ付け物品
CN100453246C (zh) * 2006-07-13 2009-01-21 昆山成利焊锡制造有限公司 无铅软钎焊料
JP2014146658A (ja) * 2013-01-28 2014-08-14 Fujitsu Ltd 半導体装置とその製造方法
CN106141196A (zh) * 2015-04-20 2016-11-23 上海亚尔光源有限公司 一种锡球颗粒及其制备方法和应用
US11285569B2 (en) 2003-04-25 2022-03-29 Henkel Ag & Co. Kgaa Soldering material based on Sn Ag and Cu

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0881676A2 (en) * 1997-05-30 1998-12-02 Lucent Technologies Inc. Flip chip packaging of memory chips
EP0881676B1 (en) * 1997-05-30 2016-01-20 Lucent Technologies Inc. Flip chip packaging of memory chips
KR20030033920A (ko) * 2001-10-25 2003-05-01 동영전자주식회사 무연납땜 공정기술
WO2004039533A1 (ja) * 2002-10-31 2004-05-13 Senju Metal Industry Co., Ltd. 鉛フリーはんだ及びはんだ付け物品
US7282174B2 (en) 2002-10-31 2007-10-16 Senju Metal Industry Co., Ltd. Lead-free solder and soldered article
US11285569B2 (en) 2003-04-25 2022-03-29 Henkel Ag & Co. Kgaa Soldering material based on Sn Ag and Cu
CN100453246C (zh) * 2006-07-13 2009-01-21 昆山成利焊锡制造有限公司 无铅软钎焊料
JP2014146658A (ja) * 2013-01-28 2014-08-14 Fujitsu Ltd 半導体装置とその製造方法
US9620470B2 (en) 2013-01-28 2017-04-11 Fujitsu Limited Semiconductor device having connection terminal of solder
CN106141196A (zh) * 2015-04-20 2016-11-23 上海亚尔光源有限公司 一种锡球颗粒及其制备方法和应用

Similar Documents

Publication Publication Date Title
Kang et al. Lead (Pb)-free solders for electronic packaging
US8907475B2 (en) Pb-free solder-connected structure
KR0122864B1 (ko) 무연의 주석-비스무트 납땜 합금
KR100999331B1 (ko) 납프리 땜납 합금
KR0124517B1 (ko) 무연의 주석, 안티몬, 비스무트 및 구리 납땜 합금
KR0124518B1 (ko) 고온의 무연 주석 기재 다-성분 납땜 합금
US6010060A (en) Lead-free solder process
US6176947B1 (en) Lead-free solders
KR101004589B1 (ko) 기능 부품용 리드와 그 제조 방법
KR970010891B1 (ko) 고온의 무연 주석 기재 납땜 조성물
JP3232963B2 (ja) 有機基板接続用鉛レスはんだ及びそれを用いた実装品
JPH071178A (ja) 三成分はんだ合金
JP5041102B2 (ja) 鉛フリーはんだ合金、接合用部材及びその製造法、並びに電子部品
JP3925554B2 (ja) 鉛フリーはんだボール
JP2000307228A (ja) 鉛を含まないはんだ接合方法及びこれによって製造された電子モジュール
KR20130137122A (ko) Ｂｉ-Ｓｎ계 고온 땜납 합금
US20040241039A1 (en) High temperature lead-free solder compositions
JP3991788B2 (ja) はんだおよびそれを用いた実装品
JP3892190B2 (ja) 混載実装構造体及び混載実装方法並びに電子機器
JP2001246493A (ja) ハンダ材及びこれを用いたデバイス又は装置並びにその製造方法
JPH0985484A (ja) 鉛フリーはんだとそれを用いた実装方法及び実装品
JP3460438B2 (ja) 鉛フリーはんだ及びそれを用いた実装品
JP2008221330A (ja) はんだ合金
JP3460442B2 (ja) 鉛フリーはんだ及びそれを用いた実装品
JP2910527B2 (ja) 高温はんだ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050329