JP6421582B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6421582B2
JP6421582B2 JP2014254383A JP2014254383A JP6421582B2 JP 6421582 B2 JP6421582 B2 JP 6421582B2 JP 2014254383 A JP2014254383 A JP 2014254383A JP 2014254383 A JP2014254383 A JP 2014254383A JP 6421582 B2 JP6421582 B2 JP 6421582B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
stress relaxation
base material
stress
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014254383A
Other languages
English (en)
Other versions
JP2015135956A (ja
Inventor
裕美 上野
裕美 上野
真理子 西脇
真理子 西脇
山田 博之
博之 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014254383A priority Critical patent/JP6421582B2/ja
Publication of JP2015135956A publication Critical patent/JP2015135956A/ja
Application granted granted Critical
Publication of JP6421582B2 publication Critical patent/JP6421582B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29011Shape comprising apertures or cavities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/29076Plural core members being mutually engaged together, e.g. through inserts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Description

本発明は、基材と、基材の表面にはんだ接合された半導体チップとを有する半導体装置に関する。
従来、基材と、基材の表面にはんだ接合された半導体チップとを有する半導体装置が知られている。この種の半導体装置として、例えば、特許文献1に記載されている半導体装置が提案されている。この半導体装置は、半導体チップと、半導体チップを積載する基材と、半導体チップと基材との間に設けられ、はんだを有する構成とされた接合材料とを備える構成とされている。接合材料は、半導体チップと基材とを接合するためのものであり、Al(アルミニウム)などの金属で構成された応力緩和部を有する構成とされている。また、接合材料は、半導体チップと応力緩和部との間に設けられ、半導体チップと応力緩和部とを接合する第1接合部と、応力緩和部と基材との間に設けられ、応力緩和部と基材とを接合する第2接合部とを有する構成とされている。応力緩和部は、半導体チップと基材との線膨張係数差に起因して接合材料に生じる熱応力を緩和する部分である。ここで、第1接合部および第2接合部は、Pb(鉛)を含有するはんだで構成されている。
特開平4−192341号公報
特許文献1に記載されている半導体装置では、上記したように、応力緩和部が設けられており、高温となった際に、応力緩和部が塑性変形して応力緩和効果を発揮するように構成されている。また、この半導体装置では、第1接合部および第2接合部がPbを含有するはんだで構成されている。Pbを含有するはんだは半導体チップや応力緩和部を構成する材料よりも塑性変形し易い材料であるため、この半導体装置では、高温となった際に、第1、2接合部が塑性変形して応力緩和効果を発揮する。このように、この半導体装置では、応力緩和部だけでなく第1、2接合部も応力緩和効果を発揮することで、半導体チップや基材への熱応力が緩和される。
上記したように、特許文献1の半導体装置では、Pbを含有するはんだが塑性変形し易い材料であることにより、第1、2接合部も応力緩和効果を発揮するが、応力緩和部が塑性変形する前に第1、2接合部の塑性変形が限界に達して破壊されてしまうことがある。すなわち、特許文献1の半導体装置では、応力緩和部が応力緩和効果を発揮する前に、第1、2接合部が破壊されてしまうことがあるということである。第1接合部は半導体チップに接触するように設けられた部分であり、この半導体装置においては、例えば半導体チップに半導体素子が実装されている場合、第1接合部が破壊されてしまうと、半導体素子への電気的接続が絶たれる等の問題が生じる。同様に、第2接合部は基材に接触するように設けられた部分であり、この半導体装置においては、例えば基材が配線基板として構成されている場合、第2接合部が破壊されてしまうと、配線基板に実装された配線等への電気的接続が絶たれる等の問題が生じる。すなわち、Pbを含有するはんだを有する構成である特許文献1の半導体装置では、応力緩和部が応力緩和効果を発揮する前に、第1、2接合部が破壊されて、半導体装置が寿命を迎えてしまうことがある。また、近年、RoHS(Restriction of Hazardous Substances)指令にみられるように、Pbなどの有害化学物質の使用を削減する動向がある。以上のことから、半導体装置において、Pbを含有するはんだに代えて、Pbを含有しないはんだ(以下、Pbフリーはんだという)を用いることが検討されている。
また、半導体装置は、自動車に搭載される電子装置に適用される場合等では、高電圧での電流制御や高速動作等の事情から、高温(例えば、250℃以上)の環境で使用されることとなる。このような高温の環境で使用される半導体装置は、半導体チップと基材との線膨張係数差に起因して生じる熱応力によって半導体装置を構成する各部(特に、半導体チップ、第1、2接合部など)が破壊され難い構成とされることが必要となる。
そこで、本出願人による先の出願(特願2012−154886)において、Pbフリーはんだを備える構成とされ、250℃以上の高温で使用することができる半導体装置に係る発明がなされている。この発明に係る半導体装置は、特許文献1の半導体装置と同様、半導体チップと、半導体チップを積載する基材と、半導体チップと基材との間に設けられ、はんだを有する構成とされた接合材料とを備える構成とされている。接合材料は、Alなどの金属で構成された応力緩和部を有する構成とされている。また、接合材料は、半導体チップと応力緩和部との間に設けられ、半導体チップと応力緩和部とを接合する第1接合部と、応力緩和部と基材との間に設けられ、応力緩和部と基材とを接合する第2接合部とを有する構成とされている。ここで、第1接合部および第2接合部は、Pbフリーはんだを有する構成とされている。
より具体的には、この発明に係る半導体装置では、第1、2接合部を、高融点の材料であるZn(亜鉛)、Au(金)、Bi(ビスマス)等を主成分とするPbフリーはんだを有する構成としている。また、第1、2接合部を、低融点の材料であるSn(錫)等を主成分とするPbフリーはんだと、高融点の材料であるCu(銅)、Ni(ニッケル)、Ag(銀)等よりなる金属層とで形成される高融点の合金層として構成している。
しかしながら、上記したような高融点の材料で第1、2接合部を構成した場合、第1、2接合部が塑性変形し難くなる。このため、第1、2接合部が応力緩和効果を発揮し難くなり、高温時において、半導体装置のうち第1、2接合部以外の部分(例えば、半導体チップ)に比較的大きな熱応力が生じることとなる。よって、上記のようにPbフリーはんだを有する接合部を構成した場合、Pbを含有するはんだにより接合部を構成した場合と比べると、半導体チップや第1、2接合部が高温時に生じる熱応力によって破壊され易くなる。
本発明は上記点に鑑みて、基材と、基材の表面にはんだ接合された半導体チップとを有する半導体装置において、半導体チップと基材とを接合するための接合材料としてPbフリーはんだを用い、高温時に半導体チップや接合部に生じる熱応力を軽減できる構成を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、半導体チップ(2)と、半導体チップを積載する基材(3)と、半導体チップと基材との間に設けられ、半導体チップと基材とを接合する接合材料(4)と、を有し、接合材料が、半導体チップと基材との線膨張係数差に起因して接合材料に生じる熱応力を緩和する部分であって、半導体チップと基材との間に設けられ、金属を主成分とする構成とされた応力緩和部(41)と、半導体チップと応力緩和部との間に設けられ、半導体チップと応力緩和部とを接合する第1接合部(42)と、応力緩和部と基材との間に設けられ、応力緩和部と基材とを接合する第2接合部(43)と、を有する構成とされている半導体装置であって、以下の特徴を有する。
すなわち、第1接合部または第2接合部の少なくとも一方が、Pbを含有しないPbフリーはんだを有する構成とされており、応力緩和部が、応力緩和部の内部において、応力緩和部の主材よりも熱応力によって破壊され易い機械的強度の材料で構成された低強度部分(41a)を有し、低強度部分が、応力緩和部の主材が酸化して形成された酸化物層として構成されていることを特徴とする。
このため、高温時において半導体チップとリードフレームとの線膨張係数差に起因して生じる熱応力が応力緩和部に集中し易くなる。これにより、応力緩和部41が塑性変形して応力緩和効果を発揮し易くなり、半導体装置の各部分(半導体チップ、リードフレーム、第1、2接合部など)に生じる熱応力を小さくすることができ、これらが破壊され難くなる。また、熱応力が応力緩和部に集中し易くなることにより、応力緩和部が塑性変形したのち破壊され易くなるため、応力緩和部にクラックが入り易くなる。応力緩和部にクラックが入ることで、さらに応力緩和部(厳密には、応力緩和部のうちクラックが入った部分の周辺)に熱応力が集中することとなる。これにより、さらに応力緩和部が塑性変形して応力緩和効果を発揮し易くなり、半導体装置1の各部分に生じる熱応力を小さくすることができ、これらが破壊され難くなる。
また、請求項に記載の発明では、半導体チップ(2)と、半導体チップを積載する基材(3)と、半導体チップと基材との間に設けられ、半導体チップと基材とを接合する接合材料(4)と、を有し、接合材料が、半導体チップと基材との線膨張係数差に起因して接合材料に生じる熱応力を緩和する部分であって、半導体チップと基材との間に設けられ、金属を主成分とする構成とされた応力緩和部(41)と、半導体チップと応力緩和部との間に設けられ、半導体チップと応力緩和部とを接合する第1接合部(42)と、応力緩和部と基材との間に設けられ、応力緩和部と基材とを接合する第2接合部(43)と、を有する構成とされている半導体装置であって、以下の特徴を有する。
すなわち、第1接合部または第2接合部の少なくとも一方が、Pbを含有しないPbフリーはんだを有する構成とされており、応力緩和部が、応力緩和部の側面(41j)に形成された切り欠き部(41i)を有することを特徴とする。
このため、応力緩和部41(厳密には、応力緩和部のうち切り欠き部の周辺)に熱応力が集中することとなる。これにより、応力緩和部が塑性変形して応力緩和効果を発揮し易くなり、半導体装置の各部分(2、3、42、43)に生じる熱応力を小さくすることができ、これらが破壊され難くなる。
また、請求項に記載の発明では、半導体チップ(2)と、半導体チップを積載する基材(3)と、半導体チップと基材との間に設けられ、半導体チップと基材とを接合する接合材料(4)と、を有し、接合材料が、半導体チップと基材との線膨張係数差に起因して接合材料に生じる熱応力を緩和する部分であって、半導体チップと基材との間に設けられ、金属を主成分とする構成とされた応力緩和部(41)と、半導体チップと応力緩和部との間に設けられ、半導体チップと応力緩和部とを接合する第1接合部(42)と、応力緩和部と基材との間に設けられ、応力緩和部と基材とを接合する第2接合部(43)と、を有する構成とされている半導体装置であって、以下の特徴を有する。
すなわち、第1接合部または第2接合部の少なくとも一方が、Pbを含有しないPbフリーはんだを有する構成とされており、応力緩和部の内部において、空洞部(41k)が形成されており、空洞部が、応力緩和部のうち第1接合部に向けられている第1面(41l)から第2接合部に向けられている第2面(41n)まで貫通する貫通孔(41k)によって構成されていることを特徴とする
このため、高温時に応力緩和部が膨張しようとしても、かかる膨張は空洞部によって吸収されることとなる。これにより、半導体チップのうち接合材料に向けられている面に平行な面の方向における応力緩和部の変形が抑制される。このように、応力緩和部の拘束状態を緩和する変形バッファとして空洞部が機能することにより、応力緩和部の変形が抑制され、高温時における半導体チップ等に生じる熱応力を軽減することができる。
また、請求項12に記載の発明では、半導体チップ(2)と、半導体チップを積載する基材(3)と、半導体チップと基材との間に設けられ、半導体チップと基材とを接合する接合材料(4)と、を有し、接合材料が、半導体チップと基材との線膨張係数差に起因して接合材料に生じる熱応力を緩和する部分であって、半導体チップと基材との間に設けられ、金属を主成分とする構成とされた応力緩和部(41)と、半導体チップと応力緩和部との間に設けられ、半導体チップと応力緩和部とを接合する第1接合部(42)と、応力緩和部と基材との間に設けられ、応力緩和部と基材とを接合する第2接合部(43)と、を有する構成とされている半導体装置であって、以下の特徴を有する。
すなわち、第1接合部または第2接合部の少なくとも一方が、Pbを含有しないPbフリーはんだを有する構成とされており、応力緩和部の内部において、応力緩和部のうち第1接合部に向けられている第1面(41l)から第2接合部に向けられている第2面(41n)まで貫通する貫通孔(41k)が形成されており、貫通孔には、応力緩和部の主材よりも弾性率および線膨張係数が低い材料で構成されて応力緩和部の主材の変形を吸収する変形吸収部(44)が充填されていることを特徴とする
このため、応力緩和部の主材よりも弾性率が低い材料、すなわち応力緩和部の主材よりも柔らかい材料で構成された変形吸収部が、応力緩和部の拘束状態を緩和する変形バッファとして機能する。これにより、半導体チップのうち接合材料に向けられている面に平行な面の方向における応力緩和部の変形を抑制し、高温時における半導体チップ等に生じる熱応力を軽減することができる。なお、変形吸収部が応力緩和部の主材よりも線膨張係数が低い材料で構成されていることにより、高温時に変形吸収部が膨張して応力緩和部の変形を助長することが生じ難くなっている。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態に係る半導体装置の断面構成を示す図である。 図1の一点鎖線で囲まれた部分Aを拡大した図である。 図1に示す半導体装置の製造工程のうち、応力緩和部として用いるAl部材を加工する工程を示す図である。 図1に示す半導体装置の製造工程のうち、応力緩和部に半導体チップやリードフレームをはんだ接合する工程(接合前)を示す図である。 図1に示す半導体装置の製造工程のうち、応力緩和部に半導体チップやリードフレームをはんだ接合する工程(接合後)を示す図である。 本発明の第2実施形態に係る半導体装置の断面構成を示す図である。 本発明の第3実施形態に係る半導体装置の断面構成を示す図である。 本発明の第4実施形態に係る半導体装置の断面構成を示す図である。 図8に示す半導体装置における応力緩和部41を模式的に示す斜視図である。 本発明の第5実施形態に係る半導体装置の断面構成を示す図である。 本発明の第6実施形態に係る半導体装置の断面構成を示す図である。 本発明の第7実施形態に係る半導体装置の断面構成を示す図である。 本発明の他の実施形態に係る半導体装置における応力緩和部41の製造について模式的に示す斜視図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
本発明の第1実施形態に係る半導体装置1について図1、図2を参照して説明する。半導体装置1は、例えば、自動車に搭載されるECU(電子制御ユニット)等の構成要素として適用される。
図1に示すように、半導体装置1は、半導体チップ2と、半導体チップ2を積載する基材としてのリードフレーム3と、半導体チップ2とリードフレーム3との間に設けられ、Pbフリーはんだを有する構成とされた接合材料4とを備える構成とされている。接合材料4は、熱応力を緩和する応力緩和部41と、半導体チップ2と応力緩和部41とを接合する第1接合部42と、応力緩和部41とリードフレーム3とを接合する第2接合部43とを有する。ここで、応力緩和部41は、応力緩和部41の内部において、応力緩和部41の主材よりも熱応力によって破壊され易い機械的強度の材料で構成された低強度部分41aを有する構成とされている。この熱応力は、高温時において半導体チップ2とリードフレーム3との線膨張係数差に起因して生じる熱応力を指す(以下において単に「熱応力」という場合も、この熱応力を指すこととする)。
半導体チップ2は、薄板状の半導体基板に半導体素子が実装されたチップである。半導体チップ2を構成する半導体基板は、例えば、Si(シリコン)やSiC(炭化珪素)等の半導体で構成される。半導体基板に実装された半導体素子は、例えば、集積回路、MOSトランジスタ等のパワー素子、コンデンサ等の受動素子等で構成される。
リードフレーム3は、Cuや42アロイなどの導電性に優れた金属で構成される部材であり、エッチングやプレスなどにより形成される。図1に示すように、リードフレーム3は、一面4aを有する板状に形成されており、一面4aにおいて半導体チップ2を搭載している。
上記したように、接合材料4は、応力緩和部41、第1接合部42、および第2接合部43を有する構成とされている。
応力緩和部41は、半導体チップ2とリードフレーム3との線膨張係数差に起因して接合材料4に生じる熱応力を緩和する板状部材である。応力緩和部41は、Al、Cu、Ag、Au、Pt(白金)、Pd(パラジウム)、Ni、およびBN(窒化ホウ素)のうちの少なくとも一つの元素を成分とする材料を主材として構成されている。ここでは、例えば、応力緩和部41として、Alを主材として構成された板状部材を採用している。使用するAlとしては、ここでは一例として、市販されている純Alを採用しているが、100%のAl以外にも、例えば市販品のレベルで純Alとされたものを採用できる。また、例えば、Alが99%程度あるいはそれ以上の濃度のものであればよい。
応力緩和部41は、第1接合部42に対向する一面41bと、一面41bと反対側において第2接合部43に対向する他面41cとを有する構成とされている。
本実施形態に係る半導体装置1では、図2に示すように、応力緩和部41の一面41bと半導体チップ2との間において第1接合部42が備えられている。第1接合部42は、応力緩和部41の一面41bに接触するように設けられた第1金属層42aと、半導体チップ2に接触するように第1金属層42aと半導体チップ2との間に設けられた第1合金層42bとで構成されている。第1金属層42aは、応力緩和部41の主材(ここではAl)と異なる材料の金属で構成され、ここでは一例としてCu、Ni、Agなどで構成されている。第1合金層42bは、半導体チップ2と第1金属層42aとをはんだ(以下、第1はんだという。)により接合したことで第1金属層42aと第1はんだの成分との合金として形成される部分であり、第1はんだの成分の融点よりも高い融点である合金で構成される。なお、図4中にて、第1はんだを符号42cで示している。
本実施形態に係る半導体装置1では、図2に示すように、応力緩和部41の他面41cとリードフレーム3との間において第2接合部43が備えられている。第2接合部43は、応力緩和部41の他面41cに接触するように設けられた第2金属層43aと、リードフレーム3に接触するように第2金属層43aとリードフレーム3との間に設けられた第2合金層43bとで構成されている。第2金属層43aは、応力緩和部41の主材(ここではAl)と異なる材料の金属で構成され、ここでは一例としてCu、Ni、Agなどで構成されている。第2合金層43bは、リードフレーム3と第2金属層43aとをはんだ(以下、第2はんだという)により接合したことで第2金属層43aと第2はんだの成分との合金として形成される部分であり、第2はんだの成分の融点よりも高い融点である合金で構成される。なお、図4中にて、第2はんだを符号43cで示している。
なお、第1、2金属層42a、43aは、応力緩和部41の一面41bや他面41cにおいて、めっき、蒸着、スパッタ、もしくはクラッドなどにより形成される。
ここで、上記したように、本実施形態に係る半導体装置1では、第1合金層42bが、第1はんだ42cの成分の融点よりも高い融点である合金で構成され、第2合金層43bが、第2はんだ43cの成分の融点よりも高い融点である合金で構成される。すなわち、第1金属層42aは、第1金属層42aと第1はんだ42cとで形成される合金の融点が第1はんだ42cの成分の融点よりも高い融点となる材料で構成される。同様に、第2金属層43aは、第2金属層43aと第2はんだ43cとで形成される合金の融点が第2はんだ43cの成分の融点よりも高い融点となる材料で構成される。具体的には、例えば、第1、2金属層42a、43aを構成する材料として、上記したように、Cu、Ni、Agなどを採用することができ、第1、2はんだ42c、43cを構成する材料として、Snを含有するPbフリーはんだ等を採用することができる。このような材料を採用することにより、第1、2合金層42b、43bは、例えば、CuSn、NiSn、もしくはAg3Snなどの高融点(250℃以上)の合金で構成される。
なお、第1、2金属層42a、43aは、互いに同一の材料で構成されてもよいし、異なる材料で構成されてもよい。また、第1、2金属層42a、43aや第1、2はんだ42c、43cの材料は、第1、2合金層42b、43bが互いに同一の材料となるような材料で構成されてもよいし、異なる材料となるような材料で構成されてもよい。また、リードフレーム3および半導体チップ2のうち第1、2はんだ42c、43cが設けられる面、すなわちリードフレーム3の一面4aや半導体チップ2のうち応力緩和部41と対向する面には、はんだ濡れ性を向上させるためのめっきが施されていることが好ましい。例えば、リードフレーム3の一面4aにおいて、NiめっきやAgめっき等が施され、半導体チップ2にのうち応力緩和部41と対向する面において、Ti−Ni−Au等のめっきが施されていることが好ましい。
また、本実施形態では、図2に示すように、応力緩和部41が、主材であるAlで構成された部分のうち、第1接合部42に対向する一面41dと、一面41dと反対側において第2接合部43に対向する他面41eとを有する構成とされている。そして、応力緩和部41の一面41dおよび他面41eにおいて、それぞれ、後述する低強度部分41aを構成する材料と同一の材料で構成された薄膜層41f、41gが設けられている。
本実施形態に係る半導体装置1では、上記したように、応力緩和部41が、応力緩和部41の内部において、応力緩和部41の主材よりも熱応力によって破壊され易い機械的強度の材料で構成された低強度部分41aを有する構成とされている。図1に示すように、低強度部分41aは、半導体チップ2のうち接合材料4に向けられている面に平行な面の方向における応力緩和部41の主材の連続性を分断するように設けられている。なお、ここでは、複数の低強度部分41aが互いに離されて分散するように構成されているが、半導体装置1において、低強度部分41aが、複数でなく、一つのみ設けられた構成とされていてもよい。
本実施形態では、一例として、低強度部分41aは、応力緩和部41の主材が酸化して形成された酸化物層として構成されている。具体的には、低強度部分41aは、応力緩和部41の主材(Al)と異なる材料であるAl(酸化アルミニウム)で構成されている。このように、ここでは、低強度部分41aが、応力緩和部41の主材(Al)よりも熱応力によって破壊し易い機械的強度である材料(Al)で構成されている。
ここで、本実施形態では、低強度部分41aが設けられていることにより、半導体チップ2、リードフレーム3、および第1、2接合部42、43よりも優先的に、応力緩和部41が熱応力によって破壊される(応力緩和部41にクラックが入る)構成とされている。なお、例えば、半導体チップ2、リードフレーム3、および接合材料4を構成する材料、形状、大きさなどを考慮すると共に、特に、低強度部分41の大きさ、形状、配置などを考慮することで、応力緩和部41が優先的に破壊されるように設計される。
上記で説明したように、本実施形態に係る半導体装置1では、応力緩和部41を、応力緩和部41の内部において、応力緩和部41の主材よりも熱応力によって破壊され易い機械的強度の材料で構成された低強度部分41aを有する構成としている。ここで、熱応力は、高温時において半導体チップ2とリードフレーム3との線膨張係数差に起因して生じる熱応力を指す。
このため、本実施形態に係る半導体装置1では、熱応力が応力緩和部41に集中し易くなる。これにより、応力緩和部41が塑性変形して応力緩和効果を発揮し易くなり、半導体装置1のうち応力緩和部41以外の各部分(半導体チップ2、リードフレーム3、第1、2接合部42、43など)に生じる熱応力を小さくすることができる。このため、本実施形態に係る半導体装置1では、上記したような半導体装置1の各部分2、3、42、43が破壊され難くなる。また、熱応力が応力緩和部41に集中し易くなることにより、応力緩和部41が塑性変形したのち破壊され易くなるため、応力緩和部41にクラックが入り易くなる。応力緩和部41にクラックが入ることで、さらに応力緩和部41(厳密には、応力緩和部41のうちクラックが入った部分の周辺)に熱応力が集中することとなる。これにより、上記した各部分2、3、42、43が熱応力によって破壊される前に、応力緩和部41が塑性変形して応力緩和効果を発揮し易くなる。このため、本実施形態に係る半導体装置1では、上記した各部分2、3、42、43に生じる熱応力を小さくすることができ、これら2、3、42、43が破壊され難くなる。
本実施形態では、一例として、低強度部分41aを、半導体チップ2のうち接合材料4に向けられている面に平行な面の方向における応力緩和部41の主材の連続性を分断するように設けている。また、また、Al、Cu、Ag、Au、Pt、Pd、Ni、およびBNのうちの少なくとも一つの元素を成分とする材料を主材としており、低強度部分41aを、応力緩和部41の主材が酸化して形成された酸化物層で構成している。
このため、本実施形態に係る半導体装置1では、特に、熱応力が応力緩和部41に集中し易くなる。
また、特に、本実施形態では、半導体チップ2、リードフレーム3、および第1、2接合部42、43よりも優先的に、応力緩和部41が熱応力によって破壊される(応力緩和部41にクラックが入る)構成としている。
このため、本実施形態では、半導体チップ2、リードフレーム3、および第1、2接合部42、43が熱応力によって破壊される前に、応力緩和部41にクラックが入ることで、応力緩和部41による高い応力緩和効果を発揮させることができる。
以上、本実施形態に係る半導体装置1の構成および作用効果について説明した。次に、本実施形態に係る半導体装置1の製造方法について図3〜図5を参照して説明する。
まず、第1工程として、応力緩和部41として用いるAl部材を用意する。具体的には、図3に示すように、最初に、一面と、この一面と反対側の他面を有する構成とされた応力緩和部41の主材としてのAl部材において、一面と他面の両方を酸化させてAlとしたものを2枚用意する。なお、図3中において、Al部分を符号410で、酸化した部分(Al部分)を符号411で示している。
次に、用意した2枚のAl部材を重ね合わせる。具体的には、図3に示すように、Al部材のうち酸化した部分411同士を接触させるように2枚のAl部材を重ね合わせる。
次に、2枚のAl部材を重ね合わせることで得られたワークを圧延加工する。具体的には、2枚のうちいずれか一方のAl部材の酸化した部分411に対して、ローラーを当てて回転させる等の方法により2枚のAl部材を圧延する。これにより、図3に示すように、面同士を接触させられた側の酸化した部分411が、圧延によって崩されることで、Al部分410と酸化した部分411が図3の左右方向に向かうにつれて交互に配置された構成となる。ここで、接触面の強度を十分に低下させることを考慮すると、接触面における酸化した部分411の占める面積の割合を50%以上とすることが好ましい。なお、例えば、Al部材の長さが二倍程度に伸びるように圧延すると、接触面における酸化した部分411の占める面積の割合が50%程度になる。
第1工程の後に、第2工程として、応力緩和部41に第1、2金属層42a、43aを設け、その後にはんだ付けを行う。具体的には、図4に示すように、まず、めっき、蒸着、スパッタ、もしくはクラッドなどの方法を用いて、応力緩和部41の一面41bに第1金属層42aを設けると共に、他面41cに第2金属層43aを設ける。次に、めっきや印刷などの方法を用いて、第1金属層42aのうち応力緩和部41に向けられている側の面と反対側の面に第1はんだ42cを設けると共に、第2金属層43aのうち応力緩和部41に向けられている側の面と反対側の面に第2はんだ43cを設ける。
ここで、第1はんだ42cを構成する成分は、第1合金層42bを構成することとなる成分であり、第2はんだ43cを構成する成分は、第2合金層43bを構成することとなる成分である。ここでは、例えば、第1、2はんだ42c、43cを構成する成分を、融点が250℃未満であってSnを含有するPbフリーはんだ等としている。具体的には、第1、2はんだ42c、43cは、例えば、SnCu(錫、銅)、SnAgCu(錫、銀、銅)、SnPb(錫、鉛)等で構成される。
第2工程の後に、第3工程として、第2工程を経て得られたワークをリードフレーム3上に積載し、さらに、その上に半導体チップ2を積載した後、第1、2はんだ42c、43cを溶融、硬化させることでリードフレーム3および半導体チップ2を接合させる。
具体的には、まず、図5に示すように、ワークをリードフレーム3の一面4a上に積載し、さらに、第1はんだ42cのうち応力緩和部41に向けられている側の面と反対側の面に半導体チップ2を積載する。これにより、応力緩和部41を、半導体チップ2とリードフレーム3との間に挟み込まれた状態とする。
次に、ワークを加圧しながら加熱することにより、第1、2はんだ42c、43cを溶融させた後、硬化させる。この加圧および加熱により、第1はんだ42cは第1金属層42aと反応して、CuSn、NiSn、もしくはAgSnなどの合金で構成された第1合金層42bが形成される。同様に、第2はんだ43cは第2金属層43aと反応して、CuSn、NiSn、もしくはAgSnなどの合金で構成された第2合金層43bが形成される。こうして接合が完了し、本実施形態に係る半導体装置1が完成する。
以上説明した本製造方法によれば、容易な加工方法により低強度部分41aを構成することができ、低強度部分41aを有する構成の半導体装置1を容易に製造することができる。
(第2実施形態)
本発明の第2実施形態について図6を参照して説明する。本実施形態は、第1実施形態に対して、低強度部分41aの構成を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
第1実施形態に係る半導体装置1では、熱応力を応力緩和部41に集中し易くするために、応力緩和部41を、応力緩和部41の主材よりも熱応力によって破壊され易い機械的強度の材料で構成された低強度部分41aを有する構成としていた。そして、低強度部分41aとして、応力緩和部41の主材が酸化して形成された酸化物層を構成していた。
しかしながら、図6に示すように、本実施形態に係る半導体装置1では、熱応力を応力緩和部41に集中し易くするために、応力緩和部41の内部において、応力緩和部41の主材と異なる材料で構成された微粒子41hをビーズ状に複数形成した構成としている。微粒子41hとしては、例えば、樹脂やガラスなどの材料で構成され、例えば平均直径が0.1〜30μm程度のサイズの円形の粒子を採用することができるが、特にサイズが限られるものではなく、また、円形以外の柱状や不定形の形状のものを採用してもよい。また、微粒子41hを、半導体チップ2のうち接合材料4に向けられている面に平行な面の方向における応力緩和部41の主材の連続性を分断するように設けている。なお、ここでは一例として、図6に示すように、特に、微粒子41hが応力緩和部41の内部の全体に亘って、かつ、均一に分散するように配置されるように構成している。
本実施形態に係る半導体装置1では、応力緩和部41の内部において、応力緩和部41の主材と異なる材料で構成された微粒子41hをビーズ状に形成した構成としている。本実施形態に係る半導体装置1においても、第1実施形態の場合と同様、応力緩和部41を、応力緩和部41の内部において、応力緩和部41の主材よりも熱応力によって破壊され易い機械的強度の材料で構成された低強度部分41aを有する構成としている。また、微粒子41hを、半導体チップ2のうち接合材料4に向けられている面に平行な面の方向における応力緩和部41の主材の連続性を分断するように設けている。
このため、本実施形態に係る半導体装置1では、第1実施形態に係る半導体装置1と同様、応力緩和部41の内部において応力緩和部41の主材と異なる材料で構成された部分を有することにより、熱応力が応力緩和部41に集中し易くなる。
また、本実施形態では、微粒子41hが設けられていることにより、半導体チップ2、リードフレーム3、および第1、2接合部42、43よりも優先的に、応力緩和部41が熱応力によって破壊される(応力緩和部41にクラックが入る)構成とされている。なお、例えば、半導体チップ2、リードフレーム3、および接合材料4を構成する材料、形状、大きさなどを考慮すると共に、特に、微粒子41hの大きさ、形状、配置などを考慮することで、応力緩和部41が優先的に破壊されるように設計される。
(第3実施形態)
本発明の第3実施形態について図7を参照して説明する。本実施形態は、第1実施形態に対して、低強度部分41aを削除し、切り欠き部41iを有する構成に変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
第1実施形態に係る半導体装置1では、応力緩和部41を、応力緩和部41の主材よりも熱応力によって破壊され易い機械的強度の材料で構成された低強度部分41aを有する構成としていた。
しかしながら、本実施形態に係る半導体装置1では、応力緩和部41を、応力緩和部41の側面(応力緩和部41のうち、一面41bおよび他面41cの間に挟まれた面)41jに形成された切り欠き部41iを有する構成としている。図7に示すように、ここでは、一例として、複数の切り欠き部41iを、応力緩和部41の側面41jに形成した構成としている。この切り欠き部41iは、例えば、レーザーを照射すること等により形成される。
このため、本実施形態に係る半導体装置1においても、第1実施形態に係る半導体装置1と同様、応力緩和部41(厳密には、応力緩和部41のうち切り欠き部41iの周辺)に熱応力が集中することとなる。これにより、応力緩和部41が塑性変形して応力緩和効果を発揮し易くなり、半導体装置1の各部分2、3、42、43に生じる熱応力を小さくすることができ、これら2、3、42、43が破壊され難くなる。
(第4実施形態)
本発明の第4実施形態について図8、図9を参照して説明する。本実施形態は、第1実施形態に対して、低強度部分41aを削除し、空洞部(後述する貫通孔41k)を有する構成に変更したものであり、その他に関しては第4実施形態と同様であるため、ここでは説明を省略する。
本実施形態に係る半導体装置1は、応力緩和部41の内部において、空洞部(貫通孔41k。図8、図9を参照)を有する構成とされている。この空洞部は、半導体チップ2のうち接合材料4に向けられている面に平行な面の方向における応力緩和部41の主材の連続性を分断するように形成されている。
図8、図9に示すように、本実施形態における空洞部は、応力緩和部41のうち第1接合部42に向けられている第1面41lから第2接合部43に向けられている第2面41nまで貫通する貫通孔41kによって構成されている。なお、ここでは、貫通孔41kは、第1面41l側の端部から第2面41n側の端部まで同径とされている。
空洞部は、ここでは、半導体チップ2のうち接合材料4に向けられている面に平行な面の方向において複数形成されている。
また、空洞部は、図9に示すように、ここでは、応力緩和部41のうち第1接合部42に向けられている第1面41lにおいて、正方格子上に配置されている。このように空洞部が正方格子点上に配置された場合には、応力緩和部41の強度のバランスが良好となるが、空洞部の配置はこの場合に限られるわけではない。例えば、空洞部を、応力緩和部41の第1面41lにおいて、正方格子以外の矩形格子上、斜方格子上、菱形格子上、もしくは正三角格子上等の並びで配置しても良い。
なお、本実施形態における空洞部(貫通孔41k)は、例えば、レーザーやドライエッチング等の方法によって形成され得る。
ここで、特許文献1に記載の半導体装置では、高温時に、応力緩和部が、半導体チップのうち接合材料に向けられている面に平行な面の方向(半導体チップ、第1接合部、応力緩和部、および第2接合部の積層方向に垂直な方向)に膨張する。そして、この膨張によって、応力緩和部以外の各部分(半導体チップ、リードフレーム、第1、2接合部)に熱応力が生じ、最終的には応力緩和部が波打ち状に変形し、これによって、応力緩和部以外の各部分に熱応力が集中し、各部分が破壊される。したがって、この種の半導体装置において、高温時における半導体チップ2等に生じる熱応力を軽減するためには、応力緩和部が半導体チップのうち接合材料に向けられている面に平行な面の方向に膨張することを抑制できることが好ましい。
このことに鑑み、本実施形態に係る半導体装置1では、応力緩和部41の内部において、半導体チップ2のうち接合材料4に向けられている面に平行な面の方向における応力緩和部41の主材の連続性を分断する空洞部(貫通孔41k)を設けている。
このため、本実施形態に係る半導体装置1では、高温時に応力緩和部41が膨張しようとしても、かかる膨張は空洞部(貫通孔41k)によって吸収されることとなる。これにより、半導体チップ2のうち接合材料4に向けられている面に平行な面の方向における応力緩和部41の変形が抑制される。このように、本実施形態に係る半導体装置1では、応力緩和部41の拘束状態を緩和する変形バッファとして空洞部が機能することにより、応力緩和部41の変形が抑制され、高温時における半導体チップ2等に生じる熱応力を軽減することができる。
本実施形態に係る半導体装置1では、上記したように、半導体チップ2のうち接合材料4に向けられている面に平行な面の方向において空洞部が複数形成されているため、空洞部が1つの場合に比べて効率良く、応力緩和部41の変形を抑制することができる。なお、本実施形態に係る半導体装置1において、空洞部が複数でなく1つであっても、応力緩和部41の変形を抑制する一定の効果は得られる。
(第5実施形態)
本発明の第5実施形態について図10を参照して説明する。本実施形態は、第4実施形態に対して、貫通孔41kの構成を変更したものであり、その他に関しては第4実施形態と同様であるため、ここでは説明を省略する。
第4実施形態では、貫通孔41kを、第1面41l側から第2面41n側まで同径の形状としていた。しかし、本実施形態では、貫通孔41kのうち、第1面41l側の部分と第2面41n側の部分の間の部分を、第1面41l側の部分および第2面41n側の部分の少なくとも一方よりも、(半導体チップ2のうち接合材料4に向けられている面に平行な面の方向に)広くしている。なお、ここでは、図10に示すように、貫通孔41kのうち、第1面41l側の部分と第2面41n側の部分の間の部分を、第1面41l側の部分および第2面41n側の部分のそれぞれよりも広くしている。
このため、本実施形態に係る半導体装置1では、応力緩和部41と接合材料4との接着面積が大きくなると共に、貫通孔41kのうち第1面41l側の部分と第2面41n側の部分の間の部分、すなわち変形バッファの体積が大きくなる。これにより、本実施形態に係る半導体装置1では、応力緩和部41と接合材料4との高い接着性を確保しつつ、効率的に、空洞部(貫通孔41k)によって応力緩和部41の膨張を吸収することができる。
なお、上記のように第1面41l側の部分と第2面41n側の部分の間の部分を広くした貫通孔41kは、例えば、以下のように形成することができる。すなわち、まず、型枠内において、貫通孔41kとなる部分に部材(例えば、樹脂材もしくは金属材)を配置する。次に、型枠内に応力緩和部41を充填させる。次に、型枠内に配置された部材をドライエッチングによって除去する。このドライエッチングにおいては、ラジカルの入射方向を制御する。これにより、第1面41l側の部分と第2面41n側の部分の間の部分を広くした貫通孔41kを形成することができる。あるいは、所定の形状に鋳込によって、第1面41l側の部分と第2面41n側の部分の間の部分を広くした貫通孔41kを形成することもできる。
(第6実施形態)
本発明の第6実施形態について図11を参照して説明する。本実施形態は、第4実施形態に対して、空洞部の構成を変更したものであり、その他に関しては第4実施形態と同様であるため、ここでは説明を省略する。
本実施形態に係る半導体装置1では、応力緩和部41の主材を発泡金属によって構成している。すなわち、本実施形態に係る半導体装置1では、図11に示すように、空洞部を発泡金属の気泡(図11中の符号41oを参照)によって構成している。したがって、本実施形態に係る半導体装置1においても、応力緩和部41の内部において、半導体チップ2のうち接合材料4に向けられている面に平行な面の方向における応力緩和部41の主材の連続性を分断する空洞部(気泡41o)を有する。
したがって、本実施形態に係る半導体装置1においても、第4実施形態の場合と同様の効果を得られる。すなわち、本実施形態に係る半導体装置1においても、高温時に応力緩和部41が膨張しようとしても、かかる膨張は空洞部(気泡41o)によって吸収されることとなる。これにより、半導体チップ2のうち接合材料4に向けられている面に平行な面の方向における応力緩和部41の変形が抑制される。このように、本実施形態に係る半導体装置1では、応力緩和部41の拘束状態を緩和する変形バッファとして空洞部が機能することにより、応力緩和部41の変形が抑制され、高温時における半導体チップ2等に生じる熱応力を軽減することができる。
(第7実施形態)
本発明の第7実施形態について図12を参照して説明する。本実施形態は、第4実施形態に対して、空洞部を削除し、変形吸収部44を有する構成に変更したものであり、その他に関しては第4実施形態と同様であるため、ここでは説明を省略する。
図12に示すように、本実施形態に係る半導体装置1は、応力緩和部41の内部において、応力緩和部41の主材よりも弾性率および線膨張係数が低い材料で構成されて応力緩和部41の主材の変形を吸収する変形吸収部44を有する構成とされている。この変形吸収部44は、半導体チップ2のうち接合材料4に向けられている面に平行な面の方向における応力緩和部41の主材の連続性を分断するように形成されている。
このため、本実施形態に係る半導体装置1では、応力緩和部41の主材よりも弾性率が低い材料、すなわち応力緩和部41の主材よりも柔らかい材料で構成された変形吸収部44が、応力緩和部41の拘束状態を緩和する変形バッファとして機能する。これにより、本実施形態に係る半導体装置1においても、半導体チップ2のうち接合材料4に向けられている面に平行な面の方向における応力緩和部41の変形を抑制し、高温時における半導体チップ2等に生じる熱応力を軽減することができる。なお、本実施形態に係る半導体装置1では、変形吸収部44が応力緩和部41の主材よりも線膨張係数が低い材料で構成されていることにより、高温時に変形吸収部44が膨張して応力緩和部41の変形を助長することが生じ難くなっている。
なお、ここでは、図12に示すように、第4実施形態の場合のように応力緩和部41の内部に貫通孔41kを形成し、この貫通孔41kに変形吸収部44を構成する材料を充填することで、変形吸収部44を形成している。この場合、第4実施形態の場合に比べて、応力緩和部41の強度を高くすることができる。
(他の実施形態)
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、第1〜3実施形態では、基材としてCu等の金属で構成されたリードフレーム3を採用した場合には特に熱応力が生じ易いことから、リードフレーム3を基材として用いた例を示したが、基材はリードフレーム3に限られない。すなわち、例えば、第1実施形態において、基材として、セラミックなどで構成された配線基板などを用いてもよい。なお、第1〜3実施形態に係る半導体装置1において、上記したリードフレーム3に加えて別のリードフレーム3を設けて、2枚のリードフレーム3によって半導体チップ2、接合材料4、およびリードフレーム3が挟み込まれた構成としてもよい。
また、第1〜3実施形態では、第1、2接合部42、43を、第1、2金属層42a、43aと第1、2はんだ42c、43cとで形成される高融点(250℃以上)の合金である第1、2合金層42b、43bを有する構成としていた。しかしながら、第1、2接合部42、43の構成はこの構成に限られない。例えば、第1、2接合部42、43を、単に、高融点の材料を成分とするはんだにより形成される高融点の金属層のみで構成してもよい。また、第1、2接合部42、43のうち一方が低融点(250℃未満)の金属層で構成されるようにしてもよい。
また、第4、5実施形態では、空洞部を、第1面41lから第2面41nまで貫通する貫通孔41kによって構成していたが、空洞部を、必ずしも第1面41lから第2面41nまで貫通する構成としなくても良い。すなわち、例えば、第7実施形態に係る半導体装置1において、空洞部を、中空の穴などによって構成しても良い。この場合においても、空洞部が、応力緩和部41の拘束状態を緩和する変形バッファとして機能する。
また、第7実施形態では、変形吸収部44を、応力緩和部41の内部に貫通孔41kを形成し、貫通孔41kに変形吸収部44を構成する材料を充填することで構成していたが、変形吸収部44はこの構成に限られるものではない。例えば、以下のように変形吸収部44を構成しても良い。すなわち、図13に示すように、応力緩和部41の主材を、応力緩和部41の第1面41lから第2面41nまで伸びると共に互いに所定距離を離されて配置された複数の線状の金属によって構成する。そして、この複数の線状の金属の周囲(第1、2面41l、41nに隣接する側面)41pを変形吸収部44によって封止することで変形吸収部44を構成しても良い。なお、この場合においても、応力緩和部41を、半導体チップ2とリードフレーム3との線膨張係数差に起因して接合材料4に生じる熱応力を緩和する材料によって構成すれば良い。また、変形吸収部44を、応力緩和部41の主材よりも弾性率および線膨張係数が低い材料で構成すれば良い。
この応力緩和部41は、図13に示すように、応力緩和部41の主材となる複数の線状の金属を束ね(図中の左側の図を参照)、これらを変形吸収部44となる樹脂によって封止し、これによって得られたワークを切断することで得られる(図中の右側の図を参照)。また、さらに、応力緩和部41の第1面41lとなる面および第2面41nとなる面においてめっき層を形成することで、応力緩和部41と半導体チップ2やリードフレーム3との接着性を向上させても良い。
そして、この場合、第7実施形態の場合と同様の効果が得られる。すなわち、この場合においても、変形吸収部44が、応力緩和部41の拘束状態を緩和する変形バッファとして機能する。これにより、半導体チップ2のうち接合材料4に向けられている面に平行な面の方向における応力緩和部41の変形を抑制し、高温時における半導体チップ2等に生じる熱応力を軽減することができる。
2 半導体チップ
3 リードフレーム
4 接合材料
41 応力緩和部
41a 低強度部分
41h 微粒子
41i 切り欠き部
41k 貫通孔
41o 気泡
42 第1接合部
43 第2接合部
44 変形吸収部

Claims (15)

  1. 半導体チップ(2)と、
    前記半導体チップを積載する基材(3)と、
    前記半導体チップと前記基材との間に設けられ、前記半導体チップと前記基材とを接合する接合材料(4)と、を有し、
    前記接合材料が、
    前記半導体チップと前記基材との線膨張係数差に起因して前記接合材料に生じる熱応力を緩和する部分であって、前記半導体チップと前記基材との間に設けられ、金属を主成分とする構成とされた応力緩和部(41)と、
    前記半導体チップと前記応力緩和部との間に設けられ、前記半導体チップと前記応力緩和部とを接合する第1接合部(42)と、
    前記応力緩和部と前記基材との間に設けられ、前記応力緩和部と前記基材とを接合する第2接合部(43)と、を有する構成とされている半導体装置であって、
    前記第1接合部または前記第2接合部の少なくとも一方が、Pbを含有しないPbフリーはんだを有する構成とされており、
    前記応力緩和部が、前記応力緩和部の内部において、前記応力緩和部の主材よりも前記熱応力によって破壊され易い機械的強度の材料で構成された低強度部分(41a)を有し、
    前記低強度部分が、前記応力緩和部の主材が酸化して形成された酸化物層として構成されていることを特徴とする半導体装置。
  2. 半導体チップ(2)と、
    前記半導体チップを積載する基材(3)と、
    前記半導体チップと前記基材との間に設けられ、前記半導体チップと前記基材とを接合する接合材料(4)と、を有し、
    前記接合材料が、
    前記半導体チップと前記基材との線膨張係数差に起因して前記接合材料に生じる熱応力を緩和する部分であって、前記半導体チップと前記基材との間に設けられ、金属を主成分とする構成とされた応力緩和部(41)と、
    前記半導体チップと前記応力緩和部との間に設けられ、前記半導体チップと前記応力緩和部とを接合する第1接合部(42)と、
    前記応力緩和部と前記基材との間に設けられ、前記応力緩和部と前記基材とを接合する第2接合部(43)と、を有する構成とされている半導体装置であって、
    前記第1接合部または前記第2接合部の少なくとも一方が、Pbを含有しないPbフリーはんだを有する構成とされており、
    前記応力緩和部が、前記応力緩和部の内部において、前記応力緩和部の主材よりも前記熱応力によって破壊され易い機械的強度の材料で構成された低強度部分(41a)を有し、
    前記低強度部分は、前記応力緩和部を貫通しておらず、前記第1接合部および前記第2接合部との中間に配置されていることを特徴とする半導体装置。
  3. 前記低強度部分が、前記応力緩和部の主材が酸化して形成された酸化物層として構成されていることを特徴とする請求項に記載の半導体装置。
  4. 前記低強度部分が、前記半導体チップのうち前記接合材料に向けられている面に平行な面の方向における前記応力緩和部の主材の連続性を分断するように設けられていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
  5. 半導体チップ(2)と、
    前記半導体チップを積載する基材(3)と、
    前記半導体チップと前記基材との間に設けられ、前記半導体チップと前記基材とを接合する接合材料(4)と、を有し、
    前記接合材料が、
    前記半導体チップと前記基材との線膨張係数差に起因して前記接合材料に生じる熱応力を緩和する部分であって、前記半導体チップと前記基材との間に設けられ、金属を主成分とする構成とされた応力緩和部(41)と、
    前記半導体チップと前記応力緩和部との間に設けられ、前記半導体チップと前記応力緩和部とを接合する第1接合部(42)と、
    前記応力緩和部と前記基材との間に設けられ、前記応力緩和部と前記基材とを接合する第2接合部(43)と、を有する構成とされている半導体装置であって、
    前記第1接合部または前記第2接合部の少なくとも一方が、Pbを含有しないPbフリーはんだを有する構成とされており、
    前記応力緩和部が、前記応力緩和部の側面(41j)に形成された切り欠き部(41i)を有することを特徴とする半導体装置。
  6. 前記半導体チップ、前記基材、前記第1接合部、および前記第2接合部よりも優先的に、前記応力緩和部が前記熱応力によって破壊されることを特徴とする請求項1ないしのいずれか1つに記載の半導体装置。
  7. 前記応力緩和部が、Al、Cu、Ag、Au、Pt、Pd、Ni、およびBNのうちの少なくとも一つの元素を成分とする材料を主材として構成されていることを特徴とする請求項1ないしのいずれか1つに記載の半導体装置。
  8. 半導体チップ(2)と、
    前記半導体チップを積載する基材(3)と、
    前記半導体チップと前記基材との間に設けられ、前記半導体チップと前記基材とを接合する接合材料(4)と、を有し、
    前記接合材料が、
    前記半導体チップと前記基材との線膨張係数差に起因して前記接合材料に生じる熱応力を緩和する部分であって、前記半導体チップと前記基材との間に設けられ、金属を主成分とする構成とされた応力緩和部(41)と、
    前記半導体チップと前記応力緩和部との間に設けられ、前記半導体チップと前記応力緩和部とを接合する第1接合部(42)と、
    前記応力緩和部と前記基材との間に設けられ、前記応力緩和部と前記基材とを接合する第2接合部(43)と、を有する構成とされている半導体装置であって、
    前記第1接合部または前記第2接合部の少なくとも一方が、Pbを含有しないPbフリーはんだを有する構成とされており、
    前記応力緩和部の内部において、空洞部(41k)が形成されており、
    前記空洞部が、前記応力緩和部のうち前記第1接合部に向けられている第1面(41l)から前記第2接合部に向けられている第2面(41n)まで貫通する貫通孔(41k)によって構成されていることを特徴とする半導体装置。
  9. 前記空洞部が、前記応力緩和部の内部において、前記半導体チップのうち前記接合材料に向けられている面に平行な面の方向における前記応力緩和部の主材の連続性を分断するように形成されていることを特徴とする請求項に記載の半導体装置。
  10. 前記空洞部が、前記半導体チップのうち前記接合材料に向けられている面に平行な面の方向において複数形成されていることを特徴とする請求項8または9に記載の半導体装置。
  11. 前記貫通孔が、前記貫通孔のうち前記第1面側の部分と前記第2面側の部分の間の部分が、前記貫通孔のうち前記第1面側の部分および前記貫通孔のうち前記第2面側の部分の少なくとも一方よりも、前記半導体チップのうち前記接合材料に向けられている面に平行な面の方向に広い形状とされていることを特徴とする請求項8ないし10のいずれか1つに記載の半導体装置。
  12. 半導体チップ(2)と、
    前記半導体チップを積載する基材(3)と、
    前記半導体チップと前記基材との間に設けられ、前記半導体チップと前記基材とを接合する接合材料(4)と、を有し、
    前記接合材料が、
    前記半導体チップと前記基材との線膨張係数差に起因して前記接合材料に生じる熱応力を緩和する部分であって、前記半導体チップと前記基材との間に設けられ、金属を主成分とする構成とされた応力緩和部(41)と、
    前記半導体チップと前記応力緩和部との間に設けられ、前記半導体チップと前記応力緩和部とを接合する第1接合部(42)と、
    前記応力緩和部と前記基材との間に設けられ、前記応力緩和部と前記基材とを接合する第2接合部(43)と、を有する構成とされている半導体装置であって、
    前記第1接合部または前記第2接合部の少なくとも一方が、Pbを含有しないPbフリーはんだを有する構成とされており、
    前記応力緩和部の内部において、前記応力緩和部のうち前記第1接合部に向けられている第1面(41l)から前記第2接合部に向けられている第2面(41n)まで貫通する貫通孔(41k)が形成されており、
    前記貫通孔には、前記応力緩和部の主材よりも弾性率および線膨張係数が低い材料で構成されて前記応力緩和部の主材の変形を吸収する変形吸収部(44)が充填されていることを特徴とする半導体装置。
  13. 前記変形吸収部が、前記応力緩和部の内部において、前記半導体チップのうち前記接合材料に向けられている面に平行な面の方向における前記応力緩和部の主材の連続性を分断するように形成されていることを特徴とする請求項12に記載の半導体装置。
  14. 前記変形吸収部が、前記半導体チップのうち前記接合材料に向けられている面に平行な面の方向において複数形成されていることを特徴とする請求項12または13に記載の半導体装置。
  15. 前記変形吸収部が、樹脂によって構成されていることを特徴とする請求項12ないし14のいずれか1つに記載の半導体装置。
JP2014254383A 2013-12-19 2014-12-16 半導体装置 Active JP6421582B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014254383A JP6421582B2 (ja) 2013-12-19 2014-12-16 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013262366 2013-12-19
JP2013262366 2013-12-19
JP2014254383A JP6421582B2 (ja) 2013-12-19 2014-12-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2015135956A JP2015135956A (ja) 2015-07-27
JP6421582B2 true JP6421582B2 (ja) 2018-11-14

Family

ID=53767590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014254383A Active JP6421582B2 (ja) 2013-12-19 2014-12-16 半導体装置

Country Status (1)

Country Link
JP (1) JP6421582B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6930077B2 (ja) * 2016-09-02 2021-09-01 株式会社リコー 積層体、発光装置、光源ユニット、レーザ装置、点火装置
DE102017004626A1 (de) * 2017-05-15 2018-11-15 Pfarr Stanztechnik Gmbh Bleifreie Lötfolie zum Diffusionslöten
US10861816B2 (en) * 2018-10-18 2020-12-08 Toyota Motor Engineering & Manufacturing North America, Inc. Electronic assemblies having a mesh bond material and methods of forming thereof
DE112020002520T5 (de) 2019-05-24 2022-03-17 Rohm Co., Ltd. Halbleiterbauteil

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1269612C (zh) * 2000-12-21 2006-08-16 株式会社日立制作所 焊锡箔、半导体器件、电子器件、半导体组件及功率组件
JP2003203932A (ja) * 2002-01-07 2003-07-18 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP4339723B2 (ja) * 2004-03-04 2009-10-07 株式会社ルネサステクノロジ 半導体装置およびその製造方法、電子装置ならびに実装構造体
JP2006043733A (ja) * 2004-08-04 2006-02-16 Nissan Motor Co Ltd 金属接合方法
JP4262672B2 (ja) * 2004-12-24 2009-05-13 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP5525335B2 (ja) * 2010-05-31 2014-06-18 株式会社日立製作所 焼結銀ペースト材料及び半導体チップ接合方法
JP5700504B2 (ja) * 2010-08-05 2015-04-15 株式会社デンソー 半導体装置接合材
US8810035B2 (en) * 2010-10-22 2014-08-19 Panasonic Corporation Semiconductor bonding structure body and manufacturing method of semiconductor bonding structure body

Also Published As

Publication number Publication date
JP2015135956A (ja) 2015-07-27

Similar Documents

Publication Publication Date Title
KR102220852B1 (ko) 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
JP6421582B2 (ja) 半導体装置
JP5579928B2 (ja) 半導体装置およびその製造方法
JP2008258411A5 (ja)
JP2002307188A (ja) Zn−Al系はんだを用いた製品
JP2006179735A (ja) 半導体装置およびその製造方法
JP5676670B2 (ja) 液相拡散接合の合金形成制御
KR101741389B1 (ko) 금속입자, 페이스트, 성형체, 및, 적층체
JP2009231716A (ja) 接合材および半導体モジュールの製造方法
JP5050440B2 (ja) 半導体装置及びその製造方法
JP6171645B2 (ja) 熱電変換モジュール
JP2010000513A (ja) 接合構造体の製造方法
JP6904094B2 (ja) 絶縁回路基板の製造方法
JP2004158659A (ja) モジュール構造体とそれを用いたモジュール
JP6020496B2 (ja) 接合構造体およびその製造方法
WO2022059286A1 (ja) 半導体デバイスの接合部材
JP4910789B2 (ja) パワー素子搭載用基板およびパワー素子搭載用基板の製造方法並びにパワーモジュール
JP2016143685A (ja) 半導体モジュール
JP5733466B2 (ja) 半導体装置の製造方法
JP2008078679A (ja) 半導体装置
JP2016128184A (ja) ハンダ接合方法およびパワーモジュール
JP2014017417A (ja) 半導体装置
JP6128005B2 (ja) 半導体装置
JP2014147966A (ja) 接合材料、接合方法、接合構造、および半導体装置
JP2007222939A (ja) ロウ材シートおよびその製造方法ならびに電子部品用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181001

R151 Written notification of patent or utility model registration

Ref document number: 6421582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250