JP4910789B2 - パワー素子搭載用基板およびパワー素子搭載用基板の製造方法並びにパワーモジュール - Google Patents

Description

この発明は、大電流、高電圧を制御する半導体装置に用いられるパワー素子搭載用基板およびパワー素子搭載用基板の製造方法並びにパワーモジュールに関するものである。

この種のパワーモジュールは一般に、例えば下記特許文献１に示されるように、セラミックス板の表面に回路層がろう付けされたパワー素子搭載用基板と、回路層の表面にはんだ接合されたパワー素子とを備えている。ここで、従来では、回路層とパワー素子はＰｂＳｎ系のはんだ材ではんだ接合されていたが、近年では環境問題の観点からＰｂを含有しないいわゆる無鉛系のはんだ材が広く採用されている。
再表０３／０９０２７７号公報

しかしながら、この無鉛系のはんだ材は、ＰｂＳｎ系のはんだ材と比べて降伏応力やヤング率が高いので、このパワーモジュールを熱サイクル下で使用する過程において、回路層とパワー素子との間のはんだ層でクラックが進展し易くなるおそれがある。

本発明はこのような事情を考慮してなされたもので、回路層とパワー素子とをはんだ接合するのに無鉛系のはんだ材を採用しても、熱サイクル時にこのはんだ層でクラックが進展し易くなるのを抑えることができるパワー素子搭載用基板およびパワー素子搭載用基板の製造方法並びにパワーモジュールを提供することを目的とする。

このような課題を解決して、前記目的を達成するために、本発明のパワー素子搭載用基板は、セラミックス板の表面に回路層がろう付けされてなり、この回路層の表面にパワー素子がはんだ接合されるパワー素子搭載用基板であって、前記回路層は、全体の平均純度が９８．０ｗｔ％以上９９．９ｗｔ％以下のＡｌ合金により形成されるとともに、前記セラミックス板とのろう付け面側に含まれるＦｅの濃度が０．１ｗｔ％未満とされ、かつこのろう付け面と反対の表面側に含まれるＦｅの濃度が０．１ｗｔ％以上とされていることを特徴とする。
この発明によれば、回路層において、前記反対の表面側に含まれるＦｅの濃度が０．１ｗｔ％以上とされているので、熱サイクル時に回路層が繰り返し熱変形するのに伴い、徐々にこの反対の表面側を硬化させることが可能になり、この部分に発生する塑性変形量を抑えることができる。これにより、熱サイクル時の回路層の塑性変形に起因して、この回路層の前記反対の表面とパワー素子とを接合するはんだ層に作用する負荷を低減することが可能になり、熱サイクル時に、このはんだ層にクラックが発生してもその進展が抑えられ、回路層とパワー素子とをはんだ接合するのに無鉛系のはんだ材を採用しても、熱サイクル時にこのはんだ層でクラックが進展し易くなるのを抑えることができる。
一方、回路層において、ろう付け面側に含まれるＦｅの濃度が０．１ｗｔ％未満とされているので、熱サイクル時に、セラミックス板および回路層の各熱膨張係数の差に起因して、これらの接合界面に応力が生じようとした場合においても、回路層のろう付け面側を塑性変形させることによりこの応力を吸収させることが可能になる。これにより、前記接合界面に作用する応力を抑えることが可能になり、セラミックス板と回路層との接合信頼性を向上させることもできる。

ここで、前記ろう付け面側は、回路層においてこのろう付け面から前記反対の表面に向けて回路層の厚さの１０％以上５０％以下までに位置する部分とされ、残部が前記反対の表面側とされてもよい。
この場合、前記の作用効果が確実に奏効されることになる。

また、本発明のパワー素子搭載用基板の製造方法は、セラミックス板の表面に回路層がろう付けされてなり、この回路層の表面にパワー素子がはんだ接合されるパワー素子搭載用基板の製造方法であって、セラミックス板の表面に、Ａｌ系のろう材箔と、Ｆｅを０．０５ｗｔ％以上１．０ｗｔ％以下含有する純度が９８．５ｗｔ％以上９９．９５ｗｔ％以下のＡｌ合金からなる回路層部材とをこの順に配置して積層体とした後に、この積層体を積層方向に加圧した状態で加熱し、ろう材箔を溶融させて、セラミックス板の表面に回路層部材をろう付けすることにより、本発明のパワー素子搭載用基板を形成することを特徴とする。
この発明では、前記積層体を積層方向に加圧してろう付けするので、セラミックス板の表面と回路層部材とを良好にろう付けすることが可能になり、回路層部材においてセラミックス板とのろう付け面側に含まれるＦｅを、前記接合界面で溶融しているろう材中に良好に溶解させることができる。したがって、回路層のろう付け面側に含まれるＦｅの濃度が０．１ｗｔ％未満とされ、かつこのろう付け面と反対の表面側に含まれるＦｅの濃度が０．１ｗｔ％以上とされたパワー素子搭載用基板を確実に形成することができる。

さらに、本発明のパワーモジュールは、セラミックス板の表面に回路層がろう付けされたパワー素子搭載用基板と、回路層の表面にはんだ接合されたパワー素子とを備えたパワーモジュールであって、前記パワー素子搭載用基板が本発明のパワー素子搭載用基板であることを特徴とする。

この発明によれば、回路層とパワー素子とをはんだ接合するのに無鉛系のはんだ材を採用しても、熱サイクル時にこのはんだ層でクラックが進展し易くなるのを抑えることができる。

以下、図面を参照し、この発明の実施の形態について説明する。図１はこの発明の一実施形態に係るパワー素子搭載用基板を適用したパワーモジュールを示す全体図である。
このパワーモジュール１０は、セラミックス板１１においてその表面に回路層１２がろう付けされるとともに、裏面に金属層１３がろう付けされたパワー素子搭載用基板１４と、回路層１２の表面にはんだ層１５を介してはんだ接合された半導体チップ（パワー素子）１６と、金属層１３の表面にろう付けまたははんだ付けされたヒートシンク１７とを備えている。

ここで、これらの各部材を形成する材質としては、例えば、セラミックス板１１ではＡｌＮ、Ａｌ_２Ｏ_３、Ｓｉ_３Ｎ_４、ＳｉＣ等が挙げられ、ヒートシンク１７では純Ａｌ、純Ｃｕ、Ａｌ合金若しくはＣｕ合金等が挙げられ、はんだ層１５では例えばＳｎ−Ａｇ−Ｃｕ系等の無鉛系のはんだ材が挙げられる。また、セラミックス板１１と回路層１２および金属層１３とをろう付けするろう材では、例えばＡｌ−Ｓｉ系等のＡｌ系のろう材が挙げられる。本実施形態では、Ｓｉを、１１．６ｗｔ％以下で、かつ回路層１２を形成する後述の回路層部材に含まれるＳｉの濃度より高い濃度含有するＡｌ−Ｓｉ系のろう材とされている。

そして、本実施形態では、回路層１２は、全体の平均純度が９８．０ｗｔ％以上９９．９ｗｔ％以下のＡｌ合金により形成されるとともに、セラミックス板１１とのろう付け面１２ａ側に含まれるＦｅの濃度が０．１ｗｔ％未満で、かつこのろう付け面１２ａと反対の表面１２ｂ側に含まれるＦｅの濃度が０．１ｗｔ％以上とされている。また、ろう付け面１２ａ側は、回路層１２においてこのろう付け面１２ａから前記反対の表面１２ｂに向けて回路層１２の厚さの１０％以上５０％以下までに位置する部分とされ、残部が前記反対の表面１２ｂ側とされている。なお、ろう付け面１２ａ側に含まれるＦｅの濃度は、セラミックス板１１と回路層１２との界面の剥離進展率の観点から０．０５ｗｔ％以下であることが好ましい。

ここで、回路層１２に含まれるＦｅの濃度は、電子線マイクロアナライザ（ＥＰＭＡ）装置において加速電圧を１５ｋＶとし、かつ電流値を５×１０^−８Ａとして、スポットサイズを３０μｍに設定し、回路層１２においてろう付け面１２ａ側および前記反対の表面１２ｂ側についてそれぞれ、任意の１０箇所で測定し、得られた測定値の平均値を算出した。
また、回路層１２全体の平均純度は、まず、回路層１２を、水、フッ化水素酸および硝酸がそれぞれ同量ずつ混入された水浴中（約１００℃）に浸して分解し、その後、この分解した試料を、ＩＣＰ−ＡＥＳ法（誘導結合プラズマ−発光分析法）を用いることにより測定した。

次に、以上のように構成されたパワー素子搭載用基板１４の製造方法について説明する。
まず、回路層１２と同形同大の回路層部材を形成する。ここで、回路層部材は、その全体の平均で、Ｆｅを０．０５ｗｔ％以上１．０ｗｔ％以下含有する純度が９８．５ｗｔ％以上９９．９５ｗｔ％以下のＡｌ合金からなっている。その後、セラミックス板１１の表面にろう材箔と回路層部材とをこの順に配置する。また、セラミックス板１１の裏面にろう材箔を介して金属層１３と同形同大の金属層部材を配置する。
以上より、セラミックス板１１において、その表面にろう材箔と回路層部材とがこの順に配置され、裏面に前記ろう材箔と金属層部材とがこの順に配置された積層体を形成する。

そして、この積層体を、不活性雰囲気、還元雰囲気、または真空中（真空度１×１０^−５Ｔｏｒｒ（１．３３×１０^−３Ｐａ）以下）に置いて、積層方向に０．０９８ＭＰａ〜０．２９４ＭＰａで加圧した状態で、５７７℃以上６６０℃以下で加熱し、ろう材箔を溶融させることによって、セラミックス板１１の表面に回路層部材をろう付けにより接合して回路層１２を形成し、セラミックス板１１の裏面と金属層部材とをろう付けにより接合して金属層１３を形成してパワー素子搭載用基板１４を形成する。

以上説明したように、本実施形態によるパワー素子搭載用基板によれば、回路層１２において、前記反対の表面１２ｂ側に含まれるＦｅの濃度が０．１ｗｔ％以上とされているので、熱サイクル時に回路層１２が繰り返し熱変形するのに伴い、徐々にこの反対の表面１２ｂ側を硬化させることが可能になり、この部分に発生する塑性変形量を抑えることができる。これにより、熱サイクル時の回路層１２の塑性変形に起因してはんだ層１５に作用する負荷を低減することが可能になり、熱サイクル時に、このはんだ層１５にクラックが発生してもその進展が抑えられ、回路層１２と半導体チップ１６とをはんだ接合するのに無鉛系のはんだ材を採用しても、熱サイクル時にこのはんだ層１５でクラックが進展し易くなるのを抑えることができる。

一方、回路層１２において、ろう付け面１２ａ側に含まれるＦｅの濃度が０．１ｗｔ％未満とされているので、熱サイクル時に、セラミックス板１１および回路層１２の各熱膨張係数の差に起因して、これらの接合界面に応力が生じようとした場合においても、回路層１２のろう付け面１２ａ側を塑性変形させることによりこの応力を吸収させることが可能になる。これにより、前記接合界面に作用する応力を抑えることが可能になり、セラミックス板１１と回路層１２との接合信頼性を向上させることもできる。なお、ろう付け面１２ａ側に含まれるＦｅの濃度が０．０５ｗｔ％以下であれば、このような作用効果が確実に奏効されることになる。

また、回路層部材とセラミックス板１１とをろう付けする際、前記積層体を積層方向に加圧するので、セラミックス板１１の表面と回路層部材との接合界面に酸化膜が形成されるのを防ぐことが可能になり、回路層部材においてセラミックス板１１とのろう付け面側に含まれるＦｅを、前記接合界面で溶融しているろう材中に良好に溶解させることができる。したがって、回路層１２のろう付け面１２ａ側に含まれるＦｅの濃度が０．１ｗｔ％未満とされ、かつこのろう付け面１２ａと反対の表面１２ｂ側に含まれるＦｅの濃度が０．１ｗｔ％以上とされたパワー素子搭載用基板１４を確実に形成することができる。

さらに、回路層部材とセラミックス板１１とを接合するろう材箔に含まれるＳｉの濃度が、回路層部材に含まれるＳｉの濃度よりも高くなっているので、ろう付け時の加熱により回路層部材におけるＳｉの限界固溶量が増大することと相俟って、溶融したろう材に含まれるＳｉを、回路層部材の内部に向けてろう付け面側から拡散させることが可能になり、回路層部材において、ろう付け面側に含まれるＳｉの濃度を、前記反対の表面側よりも高めることができる。これにより、ろう付け面側におけるＦｅの限界固溶量が、前記反対の表面側よりも小さくなるので、ろう付け面側に含まれるＦｅの濃度を前記反対の表面側よりも低くすることが可能になる。したがって、前述のように、回路層部材においてセラミックス板１１とのろう付け面側に含まれるＦｅを、前記接合界面で溶融しているろう材中に良好に溶解させることが可能になることと相俟って、前記のパワー素子搭載用基板１４をより一層確実に形成することができる。

なお、本発明の技術的範囲は前記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、金属層部材や回路層部材は、母材を打ち抜いて形成したり、あるいはいわゆるエッチング法により形成してもよい。また、前記実施形態では、はんだ層１５のはんだ材として、例えばＳｎ−Ａｇ−Ｃｕ系等の無鉛系のはんだ材を示したが、これに限らず、Ｐｂを含むはんだ材、例えばＰｂＳｎ系のはんだ材を採用してもよい。この場合においても、前記実施形態と同様の作用効果が奏される。

また、前記実施形態では、パワー素子搭載用基板１４として、回路層１２、セラミックス板１１および金属層１３を備え、金属層１３とヒートシンク１７とがろう付けまたははんだ付けされた構成を示したが、これに代えて、例えば、図３に示すように、金属層１３は設けずに、セラミックス板１１の裏面とヒートシンク１７とが直接ろう付けされたパワー素子搭載用基板１４を採用してもよい。このような構成においても、熱サイクル時にはんだ層１５でクラックが進展し易くなるのを抑えることができる。
さらに、ヒートシンク１７の構造については、図１に例示した放熱フィンを備えたものに限定されることはなく、図３に示すように、多穴管タイプのものやその他の構造のものを適用してもよい。

次に、この製造方法についての具体的な実施例について説明する。
まず、材質については、金属層部材および回路層部材を、Ｆｅを約０．３ｗｔ％含有する純度が９９．５ｗｔ％のＡｌ合金、金属層１３および回路層１２とセラミックス板１１とを接合するろう材をＡｌ−Ｓｉ系（Ａｌが９２．５ｗｔ％、Ｓｉが７．５ｗｔ％）、セラミックス板１１をＡｌＮによりそれぞれ形成した。厚さについては、金属層１３および回路層１２をそれぞれ約０．６ｍｍ、ろう材箔を約３０μｍ、セラミックス板１１を約０．６３５ｍｍとした。なお、金属層１３は平面視四角形とされ、縦および横の寸法はそれぞれ、約３０ｍｍとした。
そして、前記積層体を６００℃〜６５０℃の真空中（真空度１×１０^−５Ｔｏｒｒ（１．３３×１０^−３Ｐａ）以下）に置いて、約１時間、積層方向に０．０９８ＭＰａ〜０．２９４ＭＰａで加圧して、パワー素子搭載用基板１４を形成した。

以上により形成された回路層１２において、電子マイクロアナライザ（ＥＰＭＡ）を用い、ろう付け面１２ａ側の領域と前記反対の表面１２ｂ側の領域とを判定した。具体的には、回路層１２を切断し、その断面のろう付け面１２ａから反対の表面１２ｂに向かって、加速電圧１５ｋＶ、電流値５×１０^−８Ａ、スポットサイズ１μｍ、１点測定時間５秒、移動間隔１μｍの条件でＥＰＭＡの線分析を行った。その結果を図２に示す。
この図により、ろう付け面１２ａから反対の表面１２ｂに向かって０．１５ｍｍまでの領域（回路層１２の厚さの約２５％に相当）ではＦｅの濃度が低くなっており、それより反対の表面１２ｂ側ではＦｅの濃度が高い領域になっていることが確認される。
そして、回路層１２のろう付け面１２ａ側、および反対の表面１２ｂ側の各Ｆｅ濃度は、加速電圧１５ｋＶ、電流値５×１０^−８Ａ、スポットサイズ３０μｍの条件でＥＰＭＡを用いて、ろう付け面１２ａ側、および反対の表面１２ｂ側のそれぞれについて、任意の１０箇所で測定し、その平均値を算出することによって求めた。

次に、以上説明した作用効果についての検証試験を実施した。
回路層を形成する回路層部材において、Ａｌの純度、厚さおよびＦｅの濃度の少なくとも１つを異ならせて８種類のパワー素子搭載用基板を形成し、各パワー素子搭載用基板の回路層において、ろう付け面側に含まれるＦｅの濃度、前記反対の表面側に含まれるＦｅの濃度、ろう付け面側の厚さ、および前記反対の表面側の厚さの少なくとも１つを異ならせた。そして、これらのパワー素子搭載用基板それぞれの回路層の表面に、同一の性能を有するＳｉチップをＳｎ−Ａｇ−Ｃｕ系の無鉛はんだではんだ接合したものを、−４０℃から１０５℃に約３分間で昇温した後、１０５℃から−４０℃に１０分間で降温する温度履歴を１サイクルとした熱サイクルを２０００サイクル付与した。

その後、各パワー素子搭載用基板を５箇所、積層方向に切断し、それぞれの切断面を研磨した後、この切断面を光学顕微鏡を用いて撮像し、この切断面において、セラミックス板および回路層の接合界面の全長および剥離進展長さをそれぞれ測定した。そして、前記接合界面の全長に対する剥離進展長さの比率、つまり剥離進展率の平均値を算出した。また、同様にして、前記切断面において、回路層とＳｉチップとをはんだ接合するはんだ層の全長、およびこのはんだ層で発生したクラック進展長さをそれぞれ測定した。そして、はんだ層の全長に対するクラック進展長さの比率、つまりクラック進展率の平均値を算出した。
ここで、剥離進展率が４％を超えものを×とし、２％以上４％以下のものを○とし、さらに２％未満のものを◎として評価した。また、クラック進展率が３％を超えたものを×とし、３％以下ものを○として評価した。
結果を表１に示す。

この結果、回路層１２が、その全体の平均純度が９８．０ｗｔ％以上９９．９ｗｔ％以下のＡｌ合金により形成されるとともに、セラミックス板１１とのろう付け面１２ａ側に含まれるＦｅの濃度が０．１ｗｔ％未満とされ、かつこのろう付け面１２ａと反対の表面１２ｂ側に含まれるＦｅの濃度が０．１ｗｔ％以上とされていれば、前記の温度サイクルを２０００サイクル付与しても、剥離進展率およびクラック進展率の双方が抑えられ、前記の作用効果が奏効されることが確認された。

次に、上記のパワー素子搭載用基板１４においてセラミックス板１１をＡｌ_２Ｏ_３としたものを形成して検証試験を実施した。評価結果を表２に示す。

この結果、セラミックス板１１をＡｌ_２Ｏ_３とした場合であっても、回路層１２が、その全体の平均純度が９８．０ｗｔ％以上９９．９ｗｔ％以下のＡｌ合金により形成されるとともに、セラミックス板１１とのろう付け面１２ａ側に含まれるＦｅの濃度が０．１ｗｔ％未満とされ、かつこのろう付け面１２ａと反対の表面１２ｂ側に含まれるＦｅの濃度が０．１ｗｔ％以上とされていれば、前記の温度サイクルを２０００サイクル付与しても、剥離進展率およびクラック進展率の双方が抑えられることが確認された。

さらに、上記のパワー素子搭載用基板１４においてセラミックス板１１をＳｉ_３Ｎ_４としたものを形成して検証試験を実施した。評価結果を表３に示す。

この結果、セラミックス板１１をＳｉ_３Ｎ_４とした場合であっても、回路層１２が、その全体の平均純度が９８．０ｗｔ％以上９９．９ｗｔ％以下のＡｌ合金により形成されるとともに、セラミックス板１１とのろう付け面１２ａ側に含まれるＦｅの濃度が０．１ｗｔ％未満とされ、かつこのろう付け面１２ａと反対の表面１２ｂ側に含まれるＦｅの濃度が０．１ｗｔ％以上とされていれば、前記の温度サイクルを２０００サイクル付与しても、剥離進展率およびクラック進展率の双方が抑えられることが確認された。

回路層とパワー素子とをはんだ接合するのに無鉛系のはんだ材を採用しても、熱サイクル時にこのはんだ層でクラックが進展し易くなるのを抑えることができる。

この発明の一実施形態に係るパワー素子搭載用基板を適用したパワーモジュールを示す全体図である。 図１に示す回路層の厚さ方向におけるＦｅの濃度分布の一例を示す図である。 この発明の他の実施形態に係るパワー素子搭載用基板を適用したパワーモジュールを示す全体図である。

符号の説明

１０ パワーモジュール
１１ セラミックス板
１２ 回路層
１２ａ ろう付け面
１２ｂ 反対の表面
１３ 金属層
１４ パワー素子搭載用基板
１５ はんだ層
１６ 半導体チップ（パワー素子）

Claims (4)

1. セラミックス板の表面に回路層がろう付けされてなり、この回路層の表面にパワー素子がはんだ接合されるパワー素子搭載用基板であって、
   前記回路層は、全体の平均純度が９８．０ｗｔ％以上９９．９ｗｔ％以下のＡｌ合金により形成されるとともに、前記セラミックス板とのろう付け面側に含まれるＦｅの濃度が０．１ｗｔ％未満とされ、かつこのろう付け面と反対の表面側に含まれるＦｅの濃度が０．１ｗｔ％以上とされていることを特徴とするパワー素子搭載用基板。
2. 請求項１記載のパワー素子搭載用基板において、
   前記ろう付け面側は、回路層においてこのろう付け面から前記反対の表面に向けて回路層の厚さの１０％以上５０％以下までに位置する部分とされ、残部が前記反対の表面側とされていることを特徴とするパワー素子搭載用基板。
3. セラミックス板の表面に回路層がろう付けされてなり、この回路層の表面にパワー素子がはんだ接合されるパワー素子搭載用基板の製造方法であって、
   セラミックス板の表面に、Ａｌ系のろう材箔と、Ｆｅを０．０５ｗｔ％以上１．０ｗｔ％以下含有する純度が９８．５ｗｔ％以上９９．９５ｗｔ％以下のＡｌ合金からなる回路層部材とをこの順に配置して積層体とした後に、
   この積層体を積層方向に加圧した状態で加熱し、ろう材箔を溶融させて、セラミックス板の表面に回路層部材をろう付けすることにより、請求項１または２に記載のパワー素子搭載用基板を形成することを特徴とするパワー素子搭載用基板の製造方法。
4. セラミックス板の表面に回路層がろう付けされたパワー素子搭載用基板と、回路層の表面にはんだ接合されたパワー素子とを備えたパワーモジュールであって、
   前記パワー素子搭載用基板が請求項１または２に記載のパワー素子搭載用基板であることを特徴とするパワーモジュール。

Images