JP2015135956A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2015135956A JP2015135956A JP2014254383A JP2014254383A JP2015135956A JP 2015135956 A JP2015135956 A JP 2015135956A JP 2014254383 A JP2014254383 A JP 2014254383A JP 2014254383 A JP2014254383 A JP 2014254383A JP 2015135956 A JP2015135956 A JP 2015135956A
- Authority
- JP
- Japan
- Prior art keywords
- stress relaxation
- semiconductor chip
- base material
- semiconductor device
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 295
- 230000035882 stress Effects 0.000 claims abstract description 271
- 239000000463 material Substances 0.000 claims abstract description 253
- 230000008646 thermal stress Effects 0.000 claims abstract description 63
- 229910000679 solder Inorganic materials 0.000 claims abstract description 61
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 239000002184 metal Substances 0.000 claims description 46
- 238000005304 joining Methods 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 239000006260 foam Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 description 26
- 239000000956 alloy Substances 0.000 description 26
- 238000002844 melting Methods 0.000 description 22
- 230000008018 melting Effects 0.000 description 22
- 230000000694 effects Effects 0.000 description 18
- 239000011135 tin Substances 0.000 description 16
- 239000010949 copper Substances 0.000 description 14
- 239000000758 substrate Substances 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 229910052718 tin Inorganic materials 0.000 description 10
- 239000010419 fine particle Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 239000012141 concentrate Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000009466 transformation Effects 0.000 description 6
- 238000010521 absorption reaction Methods 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 239000010944 silver (metal) Substances 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052582 BN Inorganic materials 0.000 description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000011324 bead Substances 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000005096 rolling process Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910008433 SnCU Inorganic materials 0.000 description 1
- 229910007116 SnPb Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000013065 commercial product Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000000383 hazardous chemical Substances 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/2908—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
【課題】接合材料としてＰｂフリーはんだを用い、高温時に半導体チップや接合部に生じる熱応力を軽減できる半導体装置を提供する。【解決手段】半導体装置１は、半導体チップ２と、半導体チップ２を積載する基材としてのリードフレーム３と、半導体チップ２とリードフレーム３との間に設けられ、Ｐｂフリーはんだを有する構成とされた接合材料４とを備える構成である。接合材料４を、応力緩和部４１を有する構成とし、応力緩和部４１を、応力緩和部４１の内部において、応力緩和部４１の主材よりも熱応力によって破壊され易い機械的強度の材料で構成された低強度部分４１ａを有する構成とする。また、低強度部分４１ａを、半導体チップ２のうち接合材料４に向けられている面に平行な面の方向における応力緩和部４１の主材の連続性を分断するように設ける。【選択図】図１
Description
本発明は、基材と、基材の表面にはんだ接合された半導体チップとを有する半導体装置に関する。
従来、基材と、基材の表面にはんだ接合された半導体チップとを有する半導体装置が知られている。この種の半導体装置として、例えば、特許文献１に記載されている半導体装置が提案されている。この半導体装置は、半導体チップと、半導体チップを積載する基材と、半導体チップと基材との間に設けられ、はんだを有する構成とされた接合材料とを備える構成とされている。接合材料は、半導体チップと基材とを接合するためのものであり、Ａｌ（アルミニウム）などの金属で構成された応力緩和部を有する構成とされている。また、接合材料は、半導体チップと応力緩和部との間に設けられ、半導体チップと応力緩和部とを接合する第１接合部と、応力緩和部と基材との間に設けられ、応力緩和部と基材とを接合する第２接合部とを有する構成とされている。応力緩和部は、半導体チップと基材との線膨張係数差に起因して接合材料に生じる熱応力を緩和する部分である。ここで、第１接合部および第２接合部は、Ｐｂ（鉛）を含有するはんだで構成されている。
特許文献１に記載されている半導体装置では、上記したように、応力緩和部が設けられており、高温となった際に、応力緩和部が塑性変形して応力緩和効果を発揮するように構成されている。また、この半導体装置では、第１接合部および第２接合部がＰｂを含有するはんだで構成されている。Ｐｂを含有するはんだは半導体チップや応力緩和部を構成する材料よりも塑性変形し易い材料であるため、この半導体装置では、高温となった際に、第１、２接合部が塑性変形して応力緩和効果を発揮する。このように、この半導体装置では、応力緩和部だけでなく第１、２接合部も応力緩和効果を発揮することで、半導体チップや基材への熱応力が緩和される。
上記したように、特許文献１の半導体装置では、Ｐｂを含有するはんだが塑性変形し易い材料であることにより、第１、２接合部も応力緩和効果を発揮するが、応力緩和部が塑性変形する前に第１、２接合部の塑性変形が限界に達して破壊されてしまうことがある。すなわち、特許文献１の半導体装置では、応力緩和部が応力緩和効果を発揮する前に、第１、２接合部が破壊されてしまうことがあるということである。第１接合部は半導体チップに接触するように設けられた部分であり、この半導体装置においては、例えば半導体チップに半導体素子が実装されている場合、第１接合部が破壊されてしまうと、半導体素子への電気的接続が絶たれる等の問題が生じる。同様に、第２接合部は基材に接触するように設けられた部分であり、この半導体装置においては、例えば基材が配線基板として構成されている場合、第２接合部が破壊されてしまうと、配線基板に実装された配線等への電気的接続が絶たれる等の問題が生じる。すなわち、Ｐｂを含有するはんだを有する構成である特許文献１の半導体装置では、応力緩和部が応力緩和効果を発揮する前に、第１、２接合部が破壊されて、半導体装置が寿命を迎えてしまうことがある。また、近年、ＲｏＨＳ（Restriction of Hazardous Substances）指令にみられるように、Ｐｂなどの有害化学物質の使用を削減する動向がある。以上のことから、半導体装置において、Ｐｂを含有するはんだに代えて、Ｐｂを含有しないはんだ（以下、Ｐｂフリーはんだという）を用いることが検討されている。
また、半導体装置は、自動車に搭載される電子装置に適用される場合等では、高電圧での電流制御や高速動作等の事情から、高温（例えば、２５０℃以上）の環境で使用されることとなる。このような高温の環境で使用される半導体装置は、半導体チップと基材との線膨張係数差に起因して生じる熱応力によって半導体装置を構成する各部（特に、半導体チップ、第１、２接合部など）が破壊され難い構成とされることが必要となる。
そこで、本出願人による先の出願（特願２０１２−１５４８８６）において、Ｐｂフリーはんだを備える構成とされ、２５０℃以上の高温で使用することができる半導体装置に係る発明がなされている。この発明に係る半導体装置は、特許文献１の半導体装置と同様、半導体チップと、半導体チップを積載する基材と、半導体チップと基材との間に設けられ、はんだを有する構成とされた接合材料とを備える構成とされている。接合材料は、Ａｌなどの金属で構成された応力緩和部を有する構成とされている。また、接合材料は、半導体チップと応力緩和部との間に設けられ、半導体チップと応力緩和部とを接合する第１接合部と、応力緩和部と基材との間に設けられ、応力緩和部と基材とを接合する第２接合部とを有する構成とされている。ここで、第１接合部および第２接合部は、Ｐｂフリーはんだを有する構成とされている。
より具体的には、この発明に係る半導体装置では、第１、２接合部を、高融点の材料であるＺｎ（亜鉛）、Ａｕ（金）、Ｂｉ（ビスマス）等を主成分とするＰｂフリーはんだを有する構成としている。また、第１、２接合部を、低融点の材料であるＳｎ（錫）等を主成分とするＰｂフリーはんだと、高融点の材料であるＣｕ（銅）、Ｎｉ（ニッケル）、Ａｇ（銀）等よりなる金属層とで形成される高融点の合金層として構成している。
しかしながら、上記したような高融点の材料で第１、２接合部を構成した場合、第１、２接合部が塑性変形し難くなる。このため、第１、２接合部が応力緩和効果を発揮し難くなり、高温時において、半導体装置のうち第１、２接合部以外の部分（例えば、半導体チップ）に比較的大きな熱応力が生じることとなる。よって、上記のようにＰｂフリーはんだを有する接合部を構成した場合、Ｐｂを含有するはんだにより接合部を構成した場合と比べると、半導体チップや第１、２接合部が高温時に生じる熱応力によって破壊され易くなる。
本発明は上記点に鑑みて、基材と、基材の表面にはんだ接合された半導体チップとを有する半導体装置において、半導体チップと基材とを接合するための接合材料としてＰｂフリーはんだを用い、高温時に半導体チップや接合部に生じる熱応力を軽減できる構成を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、半導体チップ（２）と、半導体チップを積載する基材（３）と、半導体チップと基材との間に設けられ、半導体チップと基材とを接合する接合材料（４）と、を有し、接合材料が、半導体チップと基材との線膨張係数差に起因して接合材料に生じる熱応力を緩和する部分であって、半導体チップと基材との間に設けられ、金属を主成分とする構成とされた応力緩和部（４１）と、半導体チップと応力緩和部との間に設けられ、半導体チップと応力緩和部とを接合する第１接合部（４２）と、応力緩和部と基材との間に設けられ、応力緩和部と基材とを接合する第２接合部（４３）と、を有する構成とされている半導体装置であって、以下の特徴を有する。
すなわち、第１接合部または第２接合部の少なくとも一方が、Ｐｂを含有しないＰｂフリーはんだを有する構成とされており、応力緩和部が、応力緩和部の内部において、応力緩和部の主材よりも熱応力によって破壊され易い機械的強度の材料で構成された低強度部分（４１ａ）を有することを特徴とする。
このため、高温時において半導体チップとリードフレームとの線膨張係数差に起因して生じる熱応力が応力緩和部に集中し易くなる。これにより、応力緩和部４１が塑性変形して応力緩和効果を発揮し易くなり、半導体装置の各部分（半導体チップ、リードフレーム、第１、２接合部など）に生じる熱応力を小さくすることができ、これらが破壊され難くなる。また、熱応力が応力緩和部に集中し易くなることにより、応力緩和部が塑性変形したのち破壊され易くなるため、応力緩和部にクラックが入り易くなる。応力緩和部にクラックが入ることで、さらに応力緩和部（厳密には、応力緩和部のうちクラックが入った部分の周辺）に熱応力が集中することとなる。これにより、さらに応力緩和部が塑性変形して応力緩和効果を発揮し易くなり、半導体装置１の各部分に生じる熱応力を小さくすることができ、これらが破壊され難くなる。
また、請求項４に記載の発明では、半導体チップ（２）と、半導体チップを積載する基材（３）と、半導体チップと基材との間に設けられ、半導体チップと基材とを接合する接合材料（４）と、を有し、接合材料が、半導体チップと基材との線膨張係数差に起因して接合材料に生じる熱応力を緩和する部分であって、半導体チップと基材との間に設けられ、金属を主成分とする構成とされた応力緩和部（４１）と、半導体チップと応力緩和部との間に設けられ、半導体チップと応力緩和部とを接合する第１接合部（４２）と、応力緩和部と基材との間に設けられ、応力緩和部と基材とを接合する第２接合部（４３）と、を有する構成とされている半導体装置であって、以下の特徴を有する。
すなわち、第１接合部または第２接合部の少なくとも一方が、Ｐｂを含有しないＰｂフリーはんだを有する構成とされており、応力緩和部が、応力緩和部の側面（４１ｊ）に形成された切り欠き部（４１ｉ）を有することを特徴とする。
このため、応力緩和部４１（厳密には、応力緩和部のうち切り欠き部の周辺）に熱応力が集中することとなる。これにより、応力緩和部が塑性変形して応力緩和効果を発揮し易くなり、半導体装置の各部分（２、３、４２、４３）に生じる熱応力を小さくすることができ、これらが破壊され難くなる。
また、請求項７に記載の発明では、半導体チップ（２）と、半導体チップを積載する基材（３）と、半導体チップと基材との間に設けられ、半導体チップと基材とを接合する接合材料（４）と、を有し、接合材料が、半導体チップと基材との線膨張係数差に起因して接合材料に生じる熱応力を緩和する部分であって、半導体チップと基材との間に設けられ、金属を主成分とする構成とされた応力緩和部（４１）と、半導体チップと応力緩和部との間に設けられ、半導体チップと応力緩和部とを接合する第１接合部（４２）と、応力緩和部と基材との間に設けられ、応力緩和部と基材とを接合する第２接合部（４３）と、を有する構成とされている半導体装置であって、以下の特徴を有する。
すなわち、第１接合部または第２接合部の少なくとも一方が、Ｐｂを含有しないＰｂフリーはんだを有する構成とされており、応力緩和部の内部において、空洞部（４１ｋ）が形成されていることを特徴とする
このため、高温時に応力緩和部が膨張しようとしても、かかる膨張は空洞部によって吸収されることとなる。これにより、半導体チップのうち接合材料に向けられている面に平行な面の方向における応力緩和部の変形が抑制される。このように、応力緩和部の拘束状態を緩和する変形バッファとして空洞部が機能することにより、応力緩和部の変形が抑制され、高温時における半導体チップ等に生じる熱応力を軽減することができる。
このため、高温時に応力緩和部が膨張しようとしても、かかる膨張は空洞部によって吸収されることとなる。これにより、半導体チップのうち接合材料に向けられている面に平行な面の方向における応力緩和部の変形が抑制される。このように、応力緩和部の拘束状態を緩和する変形バッファとして空洞部が機能することにより、応力緩和部の変形が抑制され、高温時における半導体チップ等に生じる熱応力を軽減することができる。
また、請求項１３に記載の発明では、半導体チップ（２）と、半導体チップを積載する基材（３）と、半導体チップと基材との間に設けられ、半導体チップと基材とを接合する接合材料（４）と、を有し、接合材料が、半導体チップと基材との線膨張係数差に起因して接合材料に生じる熱応力を緩和する部分であって、半導体チップと基材との間に設けられ、金属を主成分とする構成とされた応力緩和部（４１）と、半導体チップと応力緩和部との間に設けられ、半導体チップと応力緩和部とを接合する第１接合部（４２）と、応力緩和部と基材との間に設けられ、応力緩和部と基材とを接合する第２接合部（４３）と、を有する構成とされている半導体装置であって、以下の特徴を有する。
すなわち、第１接合部または第２接合部の少なくとも一方が、Ｐｂを含有しないＰｂフリーはんだを有する構成とされており、応力緩和部の内部において、応力緩和部の主材よりも弾性率および線膨張係数が低い材料で構成されて応力緩和部の主材の変形を吸収する変形吸収部（４４）が形成されていることを特徴とする
このため、応力緩和部の主材よりも弾性率が低い材料、すなわち応力緩和部の主材よりも柔らかい材料で構成された変形吸収部が、応力緩和部の拘束状態を緩和する変形バッファとして機能する。これにより、半導体チップのうち接合材料に向けられている面に平行な面の方向における応力緩和部の変形を抑制し、高温時における半導体チップ等に生じる熱応力を軽減することができる。なお、変形吸収部が応力緩和部の主材よりも線膨張係数が低い材料で構成されていることにより、高温時に変形吸収部が膨張して応力緩和部の変形を助長することが生じ難くなっている。
このため、応力緩和部の主材よりも弾性率が低い材料、すなわち応力緩和部の主材よりも柔らかい材料で構成された変形吸収部が、応力緩和部の拘束状態を緩和する変形バッファとして機能する。これにより、半導体チップのうち接合材料に向けられている面に平行な面の方向における応力緩和部の変形を抑制し、高温時における半導体チップ等に生じる熱応力を軽減することができる。なお、変形吸収部が応力緩和部の主材よりも線膨張係数が低い材料で構成されていることにより、高温時に変形吸収部が膨張して応力緩和部の変形を助長することが生じ難くなっている。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
本発明の第１実施形態に係る半導体装置１について図１、図２を参照して説明する。半導体装置１は、例えば、自動車に搭載されるＥＣＵ（電子制御ユニット）等の構成要素として適用される。
本発明の第１実施形態に係る半導体装置１について図１、図２を参照して説明する。半導体装置１は、例えば、自動車に搭載されるＥＣＵ（電子制御ユニット）等の構成要素として適用される。
図１に示すように、半導体装置１は、半導体チップ２と、半導体チップ２を積載する基材としてのリードフレーム３と、半導体チップ２とリードフレーム３との間に設けられ、Ｐｂフリーはんだを有する構成とされた接合材料４とを備える構成とされている。接合材料４は、熱応力を緩和する応力緩和部４１と、半導体チップ２と応力緩和部４１とを接合する第１接合部４２と、応力緩和部４１とリードフレーム３とを接合する第２接合部４３とを有する。ここで、応力緩和部４１は、応力緩和部４１の内部において、応力緩和部４１の主材よりも熱応力によって破壊され易い機械的強度の材料で構成された低強度部分４１ａを有する構成とされている。この熱応力は、高温時において半導体チップ２とリードフレーム３との線膨張係数差に起因して生じる熱応力を指す（以下において単に「熱応力」という場合も、この熱応力を指すこととする）。
半導体チップ２は、薄板状の半導体基板に半導体素子が実装されたチップである。半導体チップ２を構成する半導体基板は、例えば、Ｓｉ（シリコン）やＳｉＣ（炭化珪素）等の半導体で構成される。半導体基板に実装された半導体素子は、例えば、集積回路、ＭＯＳトランジスタ等のパワー素子、コンデンサ等の受動素子等で構成される。
リードフレーム３は、Ｃｕや４２アロイなどの導電性に優れた金属で構成される部材であり、エッチングやプレスなどにより形成される。図１に示すように、リードフレーム３は、一面４ａを有する板状に形成されており、一面４ａにおいて半導体チップ２を搭載している。
上記したように、接合材料４は、応力緩和部４１、第１接合部４２、および第２接合部４３を有する構成とされている。
応力緩和部４１は、半導体チップ２とリードフレーム３との線膨張係数差に起因して接合材料４に生じる熱応力を緩和する板状部材である。応力緩和部４１は、Ａｌ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ｎｉ、およびＢＮ（窒化ホウ素）のうちの少なくとも一つの元素を成分とする材料を主材として構成されている。ここでは、例えば、応力緩和部４１として、Ａｌを主材として構成された板状部材を採用している。使用するＡｌとしては、ここでは一例として、市販されている純Ａｌを採用しているが、１００％のＡｌ以外にも、例えば市販品のレベルで純Ａｌとされたものを採用できる。また、例えば、Ａｌが９９％程度あるいはそれ以上の濃度のものであればよい。
応力緩和部４１は、第１接合部４２に対向する一面４１ｂと、一面４１ｂと反対側において第２接合部４３に対向する他面４１ｃとを有する構成とされている。
本実施形態に係る半導体装置１では、図２に示すように、応力緩和部４１の一面４１ｂと半導体チップ２との間において第１接合部４２が備えられている。第１接合部４２は、応力緩和部４１の一面４１ｂに接触するように設けられた第１金属層４２ａと、半導体チップ２に接触するように第１金属層４２ａと半導体チップ２との間に設けられた第１合金層４２ｂとで構成されている。第１金属層４２ａは、応力緩和部４１の主材（ここではＡｌ）と異なる材料の金属で構成され、ここでは一例としてＣｕ、Ｎｉ、Ａｇなどで構成されている。第１合金層４２ｂは、半導体チップ２と第１金属層４２ａとをはんだ（以下、第１はんだという。）により接合したことで第１金属層４２ａと第１はんだの成分との合金として形成される部分であり、第１はんだの成分の融点よりも高い融点である合金で構成される。なお、図４中にて、第１はんだを符号４２ｃで示している。
本実施形態に係る半導体装置１では、図２に示すように、応力緩和部４１の他面４１ｃとリードフレーム３との間において第２接合部４３が備えられている。第２接合部４３は、応力緩和部４１の他面４１ｃに接触するように設けられた第２金属層４３ａと、リードフレーム３に接触するように第２金属層４３ａとリードフレーム３との間に設けられた第２合金層４３ｂとで構成されている。第２金属層４３ａは、応力緩和部４１の主材（ここではＡｌ）と異なる材料の金属で構成され、ここでは一例としてＣｕ、Ｎｉ、Ａｇなどで構成されている。第２合金層４３ｂは、リードフレーム３と第２金属層４３ａとをはんだ（以下、第２はんだという）により接合したことで第２金属層４３ａと第２はんだの成分との合金として形成される部分であり、第２はんだの成分の融点よりも高い融点である合金で構成される。なお、図４中にて、第２はんだを符号４３ｃで示している。
なお、第１、２金属層４２ａ、４３ａは、応力緩和部４１の一面４１ｂや他面４１ｃにおいて、めっき、蒸着、スパッタ、もしくはクラッドなどにより形成される。
ここで、上記したように、本実施形態に係る半導体装置１では、第１合金層４２ｂが、第１はんだ４２ｃの成分の融点よりも高い融点である合金で構成され、第２合金層４３ｂが、第２はんだ４３ｃの成分の融点よりも高い融点である合金で構成される。すなわち、第１金属層４２ａは、第１金属層４２ａと第１はんだ４２ｃとで形成される合金の融点が第１はんだ４２ｃの成分の融点よりも高い融点となる材料で構成される。同様に、第２金属層４３ａは、第２金属層４３ａと第２はんだ４３ｃとで形成される合金の融点が第２はんだ４３ｃの成分の融点よりも高い融点となる材料で構成される。具体的には、例えば、第１、２金属層４２ａ、４３ａを構成する材料として、上記したように、Ｃｕ、Ｎｉ、Ａｇなどを採用することができ、第１、２はんだ４２ｃ、４３ｃを構成する材料として、Ｓｎを含有するＰｂフリーはんだ等を採用することができる。このような材料を採用することにより、第１、２合金層４２ｂ、４３ｂは、例えば、Ｃｕ３Ｓｎ、Ｎｉ３Ｓｎ、もしくはＡｇ３Ｓｎなどの高融点（２５０℃以上）の合金で構成される。
なお、第１、２金属層４２ａ、４３ａは、互いに同一の材料で構成されてもよいし、異なる材料で構成されてもよい。また、第１、２金属層４２ａ、４３ａや第１、２はんだ４２ｃ、４３ｃの材料は、第１、２合金層４２ｂ、４３ｂが互いに同一の材料となるような材料で構成されてもよいし、異なる材料となるような材料で構成されてもよい。また、リードフレーム３および半導体チップ２のうち第１、２はんだ４２ｃ、４３ｃが設けられる面、すなわちリードフレーム３の一面４ａや半導体チップ２のうち応力緩和部４１と対向する面には、はんだ濡れ性を向上させるためのめっきが施されていることが好ましい。例えば、リードフレーム３の一面４ａにおいて、ＮｉめっきやＡｇめっき等が施され、半導体チップ２にのうち応力緩和部４１と対向する面において、Ｔｉ−Ｎｉ−Ａｕ等のめっきが施されていることが好ましい。
また、本実施形態では、図２に示すように、応力緩和部４１が、主材であるＡｌで構成された部分のうち、第１接合部４２に対向する一面４１ｄと、一面４１ｄと反対側において第２接合部４３に対向する他面４１ｅとを有する構成とされている。そして、応力緩和部４１の一面４１ｄおよび他面４１ｅにおいて、それぞれ、後述する低強度部分４１ａを構成する材料と同一の材料で構成された薄膜層４１ｆ、４１ｇが設けられている。
本実施形態に係る半導体装置１では、上記したように、応力緩和部４１が、応力緩和部４１の内部において、応力緩和部４１の主材よりも熱応力によって破壊され易い機械的強度の材料で構成された低強度部分４１ａを有する構成とされている。図１に示すように、低強度部分４１ａは、半導体チップ２のうち接合材料４に向けられている面に平行な面の方向における応力緩和部４１の主材の連続性を分断するように設けられている。なお、ここでは、複数の低強度部分４１ａが互いに離されて分散するように構成されているが、半導体装置１において、低強度部分４１ａが、複数でなく、一つのみ設けられた構成とされていてもよい。
本実施形態では、一例として、低強度部分４１ａは、応力緩和部４１の主材が酸化して形成された酸化物層として構成されている。具体的には、低強度部分４１ａは、応力緩和部４１の主材（Ａｌ）と異なる材料であるＡｌ２Ｏ３（酸化アルミニウム）で構成されている。このように、ここでは、低強度部分４１ａが、応力緩和部４１の主材（Ａｌ）よりも熱応力によって破壊し易い機械的強度である材料（Ａｌ２Ｏ３）で構成されている。
ここで、本実施形態では、低強度部分４１ａが設けられていることにより、半導体チップ２、リードフレーム３、および第１、２接合部４２、４３よりも優先的に、応力緩和部４１が熱応力によって破壊される（応力緩和部４１にクラックが入る）構成とされている。なお、例えば、半導体チップ２、リードフレーム３、および接合材料４を構成する材料、形状、大きさなどを考慮すると共に、特に、低強度部分４１の大きさ、形状、配置などを考慮することで、応力緩和部４１が優先的に破壊されるように設計される。
上記で説明したように、本実施形態に係る半導体装置１では、応力緩和部４１を、応力緩和部４１の内部において、応力緩和部４１の主材よりも熱応力によって破壊され易い機械的強度の材料で構成された低強度部分４１ａを有する構成としている。ここで、熱応力は、高温時において半導体チップ２とリードフレーム３との線膨張係数差に起因して生じる熱応力を指す。
このため、本実施形態に係る半導体装置１では、熱応力が応力緩和部４１に集中し易くなる。これにより、応力緩和部４１が塑性変形して応力緩和効果を発揮し易くなり、半導体装置１のうち応力緩和部４１以外の各部分（半導体チップ２、リードフレーム３、第１、２接合部４２、４３など）に生じる熱応力を小さくすることができる。このため、本実施形態に係る半導体装置１では、上記したような半導体装置１の各部分２、３、４２、４３が破壊され難くなる。また、熱応力が応力緩和部４１に集中し易くなることにより、応力緩和部４１が塑性変形したのち破壊され易くなるため、応力緩和部４１にクラックが入り易くなる。応力緩和部４１にクラックが入ることで、さらに応力緩和部４１（厳密には、応力緩和部４１のうちクラックが入った部分の周辺）に熱応力が集中することとなる。これにより、上記した各部分２、３、４２、４３が熱応力によって破壊される前に、応力緩和部４１が塑性変形して応力緩和効果を発揮し易くなる。このため、本実施形態に係る半導体装置１では、上記した各部分２、３、４２、４３に生じる熱応力を小さくすることができ、これら２、３、４２、４３が破壊され難くなる。
本実施形態では、一例として、低強度部分４１ａを、半導体チップ２のうち接合材料４に向けられている面に平行な面の方向における応力緩和部４１の主材の連続性を分断するように設けている。また、また、Ａｌ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｎｉ、およびＢＮのうちの少なくとも一つの元素を成分とする材料を主材としており、低強度部分４１ａを、応力緩和部４１の主材が酸化して形成された酸化物層で構成している。
このため、本実施形態に係る半導体装置１では、特に、熱応力が応力緩和部４１に集中し易くなる。
また、特に、本実施形態では、半導体チップ２、リードフレーム３、および第１、２接合部４２、４３よりも優先的に、応力緩和部４１が熱応力によって破壊される（応力緩和部４１にクラックが入る）構成としている。
このため、本実施形態では、半導体チップ２、リードフレーム３、および第１、２接合部４２、４３が熱応力によって破壊される前に、応力緩和部４１にクラックが入ることで、応力緩和部４１による高い応力緩和効果を発揮させることができる。
以上、本実施形態に係る半導体装置１の構成および作用効果について説明した。次に、本実施形態に係る半導体装置１の製造方法について図３〜図５を参照して説明する。
まず、第１工程として、応力緩和部４１として用いるＡｌ部材を用意する。具体的には、図３に示すように、最初に、一面と、この一面と反対側の他面を有する構成とされた応力緩和部４１の主材としてのＡｌ部材において、一面と他面の両方を酸化させてＡｌ２Ｏ３としたものを２枚用意する。なお、図３中において、Ａｌ部分を符号４１０で、酸化した部分（Ａｌ２Ｏ３部分）を符号４１１で示している。
次に、用意した２枚のＡｌ部材を重ね合わせる。具体的には、図３に示すように、Ａｌ部材のうち酸化した部分４１１同士を接触させるように２枚のＡｌ部材を重ね合わせる。
次に、２枚のＡｌ部材を重ね合わせることで得られたワークを圧延加工する。具体的には、２枚のうちいずれか一方のＡｌ部材の酸化した部分４１１に対して、ローラーを当てて回転させる等の方法により２枚のＡｌ部材を圧延する。これにより、図３に示すように、面同士を接触させられた側の酸化した部分４１１が、圧延によって崩されることで、Ａｌ部分４１０と酸化した部分４１１が図３の左右方向に向かうにつれて交互に配置された構成となる。ここで、接触面の強度を十分に低下させることを考慮すると、接触面における酸化した部分４１１の占める面積の割合を５０％以上とすることが好ましい。なお、例えば、Ａｌ部材の長さが二倍程度に伸びるように圧延すると、接触面における酸化した部分４１１の占める面積の割合が５０％程度になる。
第１工程の後に、第２工程として、応力緩和部４１に第１、２金属層４２ａ、４３ａを設け、その後にはんだ付けを行う。具体的には、図４に示すように、まず、めっき、蒸着、スパッタ、もしくはクラッドなどの方法を用いて、応力緩和部４１の一面４１ｂに第１金属層４２ａを設けると共に、他面４１ｃに第２金属層４３ａを設ける。次に、めっきや印刷などの方法を用いて、第１金属層４２ａのうち応力緩和部４１に向けられている側の面と反対側の面に第１はんだ４２ｃを設けると共に、第２金属層４３ａのうち応力緩和部４１に向けられている側の面と反対側の面に第２はんだ４３ｃを設ける。
ここで、第１はんだ４２ｃを構成する成分は、第１合金層４２ｂを構成することとなる成分であり、第２はんだ４３ｃを構成する成分は、第２合金層４３ｂを構成することとなる成分である。ここでは、例えば、第１、２はんだ４２ｃ、４３ｃを構成する成分を、融点が２５０℃未満であってＳｎを含有するＰｂフリーはんだ等としている。具体的には、第１、２はんだ４２ｃ、４３ｃは、例えば、ＳｎＣｕ（錫、銅）、ＳｎＡｇＣｕ（錫、銀、銅）、ＳｎＰｂ（錫、鉛）等で構成される。
第２工程の後に、第３工程として、第２工程を経て得られたワークをリードフレーム３上に積載し、さらに、その上に半導体チップ２を積載した後、第１、２はんだ４２ｃ、４３ｃを溶融、硬化させることでリードフレーム３および半導体チップ２を接合させる。
具体的には、まず、図５に示すように、ワークをリードフレーム３の一面４ａ上に積載し、さらに、第１はんだ４２ｃのうち応力緩和部４１に向けられている側の面と反対側の面に半導体チップ２を積載する。これにより、応力緩和部４１を、半導体チップ２とリードフレーム３との間に挟み込まれた状態とする。
次に、ワークを加圧しながら加熱することにより、第１、２はんだ４２ｃ、４３ｃを溶融させた後、硬化させる。この加圧および加熱により、第１はんだ４２ｃは第１金属層４２ａと反応して、Ｃｕ３Ｓｎ、Ｎｉ３Ｓｎ、もしくはＡｇ３Ｓｎなどの合金で構成された第１合金層４２ｂが形成される。同様に、第２はんだ４３ｃは第２金属層４３ａと反応して、Ｃｕ３Ｓｎ、Ｎｉ３Ｓｎ、もしくはＡｇ３Ｓｎなどの合金で構成された第２合金層４３ｂが形成される。こうして接合が完了し、本実施形態に係る半導体装置１が完成する。
以上説明した本製造方法によれば、容易な加工方法により低強度部分４１ａを構成することができ、低強度部分４１ａを有する構成の半導体装置１を容易に製造することができる。
（第２実施形態）
本発明の第２実施形態について図６を参照して説明する。本実施形態は、第１実施形態に対して、低強度部分４１ａの構成を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本発明の第２実施形態について図６を参照して説明する。本実施形態は、第１実施形態に対して、低強度部分４１ａの構成を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
第１実施形態に係る半導体装置１では、熱応力を応力緩和部４１に集中し易くするために、応力緩和部４１を、応力緩和部４１の主材よりも熱応力によって破壊され易い機械的強度の材料で構成された低強度部分４１ａを有する構成としていた。そして、低強度部分４１ａとして、応力緩和部４１の主材が酸化して形成された酸化物層を構成していた。
しかしながら、図６に示すように、本実施形態に係る半導体装置１では、熱応力を応力緩和部４１に集中し易くするために、応力緩和部４１の内部において、応力緩和部４１の主材と異なる材料で構成された微粒子４１ｈをビーズ状に複数形成した構成としている。微粒子４１ｈとしては、例えば、樹脂やガラスなどの材料で構成され、例えば平均直径が０．１〜３０μｍ程度のサイズの円形の粒子を採用することができるが、特にサイズが限られるものではなく、また、円形以外の柱状や不定形の形状のものを採用してもよい。また、微粒子４１ｈを、半導体チップ２のうち接合材料４に向けられている面に平行な面の方向における応力緩和部４１の主材の連続性を分断するように設けている。なお、ここでは一例として、図６に示すように、特に、微粒子４１ｈが応力緩和部４１の内部の全体に亘って、かつ、均一に分散するように配置されるように構成している。
本実施形態に係る半導体装置１では、応力緩和部４１の内部において、応力緩和部４１の主材と異なる材料で構成された微粒子４１ｈをビーズ状に形成した構成としている。本実施形態に係る半導体装置１においても、第１実施形態の場合と同様、応力緩和部４１を、応力緩和部４１の内部において、応力緩和部４１の主材よりも熱応力によって破壊され易い機械的強度の材料で構成された低強度部分４１ａを有する構成としている。また、微粒子４１ｈを、半導体チップ２のうち接合材料４に向けられている面に平行な面の方向における応力緩和部４１の主材の連続性を分断するように設けている。
このため、本実施形態に係る半導体装置１では、第１実施形態に係る半導体装置１と同様、応力緩和部４１の内部において応力緩和部４１の主材と異なる材料で構成された部分を有することにより、熱応力が応力緩和部４１に集中し易くなる。
また、本実施形態では、微粒子４１ｈが設けられていることにより、半導体チップ２、リードフレーム３、および第１、２接合部４２、４３よりも優先的に、応力緩和部４１が熱応力によって破壊される（応力緩和部４１にクラックが入る）構成とされている。なお、例えば、半導体チップ２、リードフレーム３、および接合材料４を構成する材料、形状、大きさなどを考慮すると共に、特に、微粒子４１ｈの大きさ、形状、配置などを考慮することで、応力緩和部４１が優先的に破壊されるように設計される。
（第３実施形態）
本発明の第３実施形態について図７を参照して説明する。本実施形態は、第１実施形態に対して、低強度部分４１ａを削除し、切り欠き部４１ｉを有する構成に変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本発明の第３実施形態について図７を参照して説明する。本実施形態は、第１実施形態に対して、低強度部分４１ａを削除し、切り欠き部４１ｉを有する構成に変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
第１実施形態に係る半導体装置１では、応力緩和部４１を、応力緩和部４１の主材よりも熱応力によって破壊され易い機械的強度の材料で構成された低強度部分４１ａを有する構成としていた。
しかしながら、本実施形態に係る半導体装置１では、応力緩和部４１を、応力緩和部４１の側面（応力緩和部４１のうち、一面４１ｂおよび他面４１ｃの間に挟まれた面）４１ｊに形成された切り欠き部４１ｉを有する構成としている。図７に示すように、ここでは、一例として、複数の切り欠き部４１ｉを、応力緩和部４１の側面４１ｊに形成した構成としている。この切り欠き部４１ｉは、例えば、レーザーを照射すること等により形成される。
このため、本実施形態に係る半導体装置１においても、第１実施形態に係る半導体装置１と同様、応力緩和部４１（厳密には、応力緩和部４１のうち切り欠き部４１ｉの周辺）に熱応力が集中することとなる。これにより、応力緩和部４１が塑性変形して応力緩和効果を発揮し易くなり、半導体装置１の各部分２、３、４２、４３に生じる熱応力を小さくすることができ、これら２、３、４２、４３が破壊され難くなる。
（第４実施形態）
本発明の第４実施形態について図８、図９を参照して説明する。本実施形態は、第１実施形態に対して、低強度部分４１ａを削除し、空洞部（後述する貫通孔４１ｋ）を有する構成に変更したものであり、その他に関しては第４実施形態と同様であるため、ここでは説明を省略する。
本発明の第４実施形態について図８、図９を参照して説明する。本実施形態は、第１実施形態に対して、低強度部分４１ａを削除し、空洞部（後述する貫通孔４１ｋ）を有する構成に変更したものであり、その他に関しては第４実施形態と同様であるため、ここでは説明を省略する。
本実施形態に係る半導体装置１は、応力緩和部４１の内部において、空洞部（貫通孔４１ｋ。図８、図９を参照）を有する構成とされている。この空洞部は、半導体チップ２のうち接合材料４に向けられている面に平行な面の方向における応力緩和部４１の主材の連続性を分断するように形成されている。
図８、図９に示すように、本実施形態における空洞部は、応力緩和部４１のうち第１接合部４２に向けられている第１面４１ｌから第２接合部４３に向けられている第２面４１ｎまで貫通する貫通孔４１ｋによって構成されている。なお、ここでは、貫通孔４１ｋは、第１面４１ｌ側の端部から第２面４１ｎ側の端部まで同径とされている。
空洞部は、ここでは、半導体チップ２のうち接合材料４に向けられている面に平行な面の方向において複数形成されている。
また、空洞部は、図９に示すように、ここでは、応力緩和部４１のうち第１接合部４２に向けられている第１面４１ｌにおいて、正方格子上に配置されている。このように空洞部が正方格子点上に配置された場合には、応力緩和部４１の強度のバランスが良好となるが、空洞部の配置はこの場合に限られるわけではない。例えば、空洞部を、応力緩和部４１の第１面４１ｌにおいて、正方格子以外の矩形格子上、斜方格子上、菱形格子上、もしくは正三角格子上等の並びで配置しても良い。
なお、本実施形態における空洞部（貫通孔４１ｋ）は、例えば、レーザーやドライエッチング等の方法によって形成され得る。
ここで、特許文献１に記載の半導体装置では、高温時に、応力緩和部が、半導体チップのうち接合材料に向けられている面に平行な面の方向（半導体チップ、第１接合部、応力緩和部、および第２接合部の積層方向に垂直な方向）に膨張する。そして、この膨張によって、応力緩和部以外の各部分（半導体チップ、リードフレーム、第１、２接合部）に熱応力が生じ、最終的には応力緩和部が波打ち状に変形し、これによって、応力緩和部以外の各部分に熱応力が集中し、各部分が破壊される。したがって、この種の半導体装置において、高温時における半導体チップ２等に生じる熱応力を軽減するためには、応力緩和部が半導体チップのうち接合材料に向けられている面に平行な面の方向に膨張することを抑制できることが好ましい。
このことに鑑み、本実施形態に係る半導体装置１では、応力緩和部４１の内部において、半導体チップ２のうち接合材料４に向けられている面に平行な面の方向における応力緩和部４１の主材の連続性を分断する空洞部（貫通孔４１ｋ）を設けている。
このため、本実施形態に係る半導体装置１では、高温時に応力緩和部４１が膨張しようとしても、かかる膨張は空洞部（貫通孔４１ｋ）によって吸収されることとなる。これにより、半導体チップ２のうち接合材料４に向けられている面に平行な面の方向における応力緩和部４１の変形が抑制される。このように、本実施形態に係る半導体装置１では、応力緩和部４１の拘束状態を緩和する変形バッファとして空洞部が機能することにより、応力緩和部４１の変形が抑制され、高温時における半導体チップ２等に生じる熱応力を軽減することができる。
本実施形態に係る半導体装置１では、上記したように、半導体チップ２のうち接合材料４に向けられている面に平行な面の方向において空洞部が複数形成されているため、空洞部が１つの場合に比べて効率良く、応力緩和部４１の変形を抑制することができる。なお、本実施形態に係る半導体装置１において、空洞部が複数でなく１つであっても、応力緩和部４１の変形を抑制する一定の効果は得られる。
（第５実施形態）
本発明の第５実施形態について図１０を参照して説明する。本実施形態は、第４実施形態に対して、貫通孔４１ｋの構成を変更したものであり、その他に関しては第４実施形態と同様であるため、ここでは説明を省略する。
本発明の第５実施形態について図１０を参照して説明する。本実施形態は、第４実施形態に対して、貫通孔４１ｋの構成を変更したものであり、その他に関しては第４実施形態と同様であるため、ここでは説明を省略する。
第４実施形態では、貫通孔４１ｋを、第１面４１ｌ側から第２面４１ｎ側まで同径の形状としていた。しかし、本実施形態では、貫通孔４１ｋのうち、第１面４１ｌ側の部分と第２面４１ｎ側の部分の間の部分を、第１面４１ｌ側の部分および第２面４１ｎ側の部分の少なくとも一方よりも、（半導体チップ２のうち接合材料４に向けられている面に平行な面の方向に）広くしている。なお、ここでは、図１０に示すように、貫通孔４１ｋのうち、第１面４１ｌ側の部分と第２面４１ｎ側の部分の間の部分を、第１面４１ｌ側の部分および第２面４１ｎ側の部分のそれぞれよりも広くしている。
このため、本実施形態に係る半導体装置１では、応力緩和部４１と接合材料４との接着面積が大きくなると共に、貫通孔４１ｋのうち第１面４１ｌ側の部分と第２面４１ｎ側の部分の間の部分、すなわち変形バッファの体積が大きくなる。これにより、本実施形態に係る半導体装置１では、応力緩和部４１と接合材料４との高い接着性を確保しつつ、効率的に、空洞部（貫通孔４１ｋ）によって応力緩和部４１の膨張を吸収することができる。
なお、上記のように第１面４１ｌ側の部分と第２面４１ｎ側の部分の間の部分を広くした貫通孔４１ｋは、例えば、以下のように形成することができる。すなわち、まず、型枠内において、貫通孔４１ｋとなる部分に部材（例えば、樹脂材もしくは金属材）を配置する。次に、型枠内に応力緩和部４１を充填させる。次に、型枠内に配置された部材をドライエッチングによって除去する。このドライエッチングにおいては、ラジカルの入射方向を制御する。これにより、第１面４１ｌ側の部分と第２面４１ｎ側の部分の間の部分を広くした貫通孔４１ｋを形成することができる。あるいは、所定の形状に鋳込によって、第１面４１ｌ側の部分と第２面４１ｎ側の部分の間の部分を広くした貫通孔４１ｋを形成することもできる。
（第６実施形態）
本発明の第６実施形態について図１１を参照して説明する。本実施形態は、第４実施形態に対して、空洞部の構成を変更したものであり、その他に関しては第４実施形態と同様であるため、ここでは説明を省略する。
本発明の第６実施形態について図１１を参照して説明する。本実施形態は、第４実施形態に対して、空洞部の構成を変更したものであり、その他に関しては第４実施形態と同様であるため、ここでは説明を省略する。
本実施形態に係る半導体装置１では、応力緩和部４１の主材を発泡金属によって構成している。すなわち、本実施形態に係る半導体装置１では、図１１に示すように、空洞部を発泡金属の気泡（図１１中の符号４１ｏを参照）によって構成している。したがって、本実施形態に係る半導体装置１においても、応力緩和部４１の内部において、半導体チップ２のうち接合材料４に向けられている面に平行な面の方向における応力緩和部４１の主材の連続性を分断する空洞部（気泡４１ｏ）を有する。
したがって、本実施形態に係る半導体装置１においても、第４実施形態の場合と同様の効果を得られる。すなわち、本実施形態に係る半導体装置１においても、高温時に応力緩和部４１が膨張しようとしても、かかる膨張は空洞部（気泡４１ｏ）によって吸収されることとなる。これにより、半導体チップ２のうち接合材料４に向けられている面に平行な面の方向における応力緩和部４１の変形が抑制される。このように、本実施形態に係る半導体装置１では、応力緩和部４１の拘束状態を緩和する変形バッファとして空洞部が機能することにより、応力緩和部４１の変形が抑制され、高温時における半導体チップ２等に生じる熱応力を軽減することができる。
（第７実施形態）
本発明の第７実施形態について図１２を参照して説明する。本実施形態は、第４実施形態に対して、空洞部を削除し、変形吸収部４４を有する構成に変更したものであり、その他に関しては第４実施形態と同様であるため、ここでは説明を省略する。
本発明の第７実施形態について図１２を参照して説明する。本実施形態は、第４実施形態に対して、空洞部を削除し、変形吸収部４４を有する構成に変更したものであり、その他に関しては第４実施形態と同様であるため、ここでは説明を省略する。
図１２に示すように、本実施形態に係る半導体装置１は、応力緩和部４１の内部において、応力緩和部４１の主材よりも弾性率および線膨張係数が低い材料で構成されて応力緩和部４１の主材の変形を吸収する変形吸収部４４を有する構成とされている。この変形吸収部４４は、半導体チップ２のうち接合材料４に向けられている面に平行な面の方向における応力緩和部４１の主材の連続性を分断するように形成されている。
このため、本実施形態に係る半導体装置１では、応力緩和部４１の主材よりも弾性率が低い材料、すなわち応力緩和部４１の主材よりも柔らかい材料で構成された変形吸収部４４が、応力緩和部４１の拘束状態を緩和する変形バッファとして機能する。これにより、本実施形態に係る半導体装置１においても、半導体チップ２のうち接合材料４に向けられている面に平行な面の方向における応力緩和部４１の変形を抑制し、高温時における半導体チップ２等に生じる熱応力を軽減することができる。なお、本実施形態に係る半導体装置１では、変形吸収部４４が応力緩和部４１の主材よりも線膨張係数が低い材料で構成されていることにより、高温時に変形吸収部４４が膨張して応力緩和部４１の変形を助長することが生じ難くなっている。
なお、ここでは、図１２に示すように、第４実施形態の場合のように応力緩和部４１の内部に貫通孔４１ｋを形成し、この貫通孔４１ｋに変形吸収部４４を構成する材料を充填することで、変形吸収部４４を形成している。この場合、第４実施形態の場合に比べて、応力緩和部４１の強度を高くすることができる。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、第１〜３実施形態では、基材としてＣｕ等の金属で構成されたリードフレーム３を採用した場合には特に熱応力が生じ易いことから、リードフレーム３を基材として用いた例を示したが、基材はリードフレーム３に限られない。すなわち、例えば、第１実施形態において、基材として、セラミックなどで構成された配線基板などを用いてもよい。なお、第１〜３実施形態に係る半導体装置１において、上記したリードフレーム３に加えて別のリードフレーム３を設けて、２枚のリードフレーム３によって半導体チップ２、接合材料４、およびリードフレーム３が挟み込まれた構成としてもよい。
また、第１〜３実施形態では、第１、２接合部４２、４３を、第１、２金属層４２ａ、４３ａと第１、２はんだ４２ｃ、４３ｃとで形成される高融点（２５０℃以上）の合金である第１、２合金層４２ｂ、４３ｂを有する構成としていた。しかしながら、第１、２接合部４２、４３の構成はこの構成に限られない。例えば、第１、２接合部４２、４３を、単に、高融点の材料を成分とするはんだにより形成される高融点の金属層のみで構成してもよい。また、第１、２接合部４２、４３のうち一方が低融点（２５０℃未満）の金属層で構成されるようにしてもよい。
また、第４、５実施形態では、空洞部を、第１面４１ｌから第２面４１ｎまで貫通する貫通孔４１ｋによって構成していたが、空洞部を、必ずしも第１面４１ｌから第２面４１ｎまで貫通する構成としなくても良い。すなわち、例えば、第７実施形態に係る半導体装置１において、空洞部を、中空の穴などによって構成しても良い。この場合においても、空洞部が、応力緩和部４１の拘束状態を緩和する変形バッファとして機能する。
また、第７実施形態では、変形吸収部４４を、応力緩和部４１の内部に貫通孔４１ｋを形成し、貫通孔４１ｋに変形吸収部４４を構成する材料を充填することで構成していたが、変形吸収部４４はこの構成に限られるものではない。例えば、以下のように変形吸収部４４を構成しても良い。すなわち、図１３に示すように、応力緩和部４１の主材を、応力緩和部４１の第１面４１ｌから第２面４１ｎまで伸びると共に互いに所定距離を離されて配置された複数の線状の金属によって構成する。そして、この複数の線状の金属の周囲（第１、２面４１ｌ、４１ｎに隣接する側面）４１ｐを変形吸収部４４によって封止することで変形吸収部４４を構成しても良い。なお、この場合においても、応力緩和部４１を、半導体チップ２とリードフレーム３との線膨張係数差に起因して接合材料４に生じる熱応力を緩和する材料によって構成すれば良い。また、変形吸収部４４を、応力緩和部４１の主材よりも弾性率および線膨張係数が低い材料で構成すれば良い。
この応力緩和部４１は、図１３に示すように、応力緩和部４１の主材となる複数の線状の金属を束ね（図中の左側の図を参照）、これらを変形吸収部４４となる樹脂によって封止し、これによって得られたワークを切断することで得られる（図中の右側の図を参照）。また、さらに、応力緩和部４１の第１面４１ｌとなる面および第２面４１ｎとなる面においてめっき層を形成することで、応力緩和部４１と半導体チップ２やリードフレーム３との接着性を向上させても良い。
そして、この場合、第７実施形態の場合と同様の効果が得られる。すなわち、この場合においても、変形吸収部４４が、応力緩和部４１の拘束状態を緩和する変形バッファとして機能する。これにより、半導体チップ２のうち接合材料４に向けられている面に平行な面の方向における応力緩和部４１の変形を抑制し、高温時における半導体チップ２等に生じる熱応力を軽減することができる。
２ 半導体チップ
３ リードフレーム
４ 接合材料
４１ 応力緩和部
４１ａ 低強度部分
４１ｈ 微粒子
４１ｉ 切り欠き部
４１ｋ 貫通孔
４１ｏ 気泡
４２ 第１接合部
４３ 第２接合部
４４ 変形吸収部
３ リードフレーム
４ 接合材料
４１ 応力緩和部
４１ａ 低強度部分
４１ｈ 微粒子
４１ｉ 切り欠き部
４１ｋ 貫通孔
４１ｏ 気泡
４２ 第１接合部
４３ 第２接合部
４４ 変形吸収部
Claims (16)
- 半導体チップ（２）と、
前記半導体チップを積載する基材（３）と、
前記半導体チップと前記基材との間に設けられ、前記半導体チップと前記基材とを接合する接合材料（４）と、を有し、
前記接合材料が、
前記半導体チップと前記基材との線膨張係数差に起因して前記接合材料に生じる熱応力を緩和する部分であって、前記半導体チップと前記基材との間に設けられ、金属を主成分とする構成とされた応力緩和部（４１）と、
前記半導体チップと前記応力緩和部との間に設けられ、前記半導体チップと前記応力緩和部とを接合する第１接合部（４２）と、
前記応力緩和部と前記基材との間に設けられ、前記応力緩和部と前記基材とを接合する第２接合部（４３）と、を有する構成とされている半導体装置であって、
前記第１接合部または前記第２接合部の少なくとも一方が、Ｐｂを含有しないＰｂフリーはんだを有する構成とされており、
前記応力緩和部が、前記応力緩和部の内部において、前記応力緩和部の主材よりも前記熱応力によって破壊され易い機械的強度の材料で構成された低強度部分（４１ａ）を有することを特徴とする半導体装置。 - 前記低強度部分が、前記半導体チップのうち前記接合材料に向けられている面に平行な面の方向における前記応力緩和部の主材の連続性を分断するように設けられていることを特徴とする請求項１に記載の半導体装置。
- 前記低強度部分が、前記応力緩和部の主材が酸化して形成された酸化物層として構成されていることを特徴とする請求項１または２に記載の半導体装置。
- 半導体チップ（２）と、
前記半導体チップを積載する基材（３）と、
前記半導体チップと前記基材との間に設けられ、前記半導体チップと前記基材とを接合する接合材料（４）と、を有し、
前記接合材料が、
前記半導体チップと前記基材との線膨張係数差に起因して前記接合材料に生じる熱応力を緩和する部分であって、前記半導体チップと前記基材との間に設けられ、金属を主成分とする構成とされた応力緩和部（４１）と、
前記半導体チップと前記応力緩和部との間に設けられ、前記半導体チップと前記応力緩和部とを接合する第１接合部（４２）と、
前記応力緩和部と前記基材との間に設けられ、前記応力緩和部と前記基材とを接合する第２接合部（４３）と、を有する構成とされている半導体装置であって、
前記第１接合部または前記第２接合部の少なくとも一方が、Ｐｂを含有しないＰｂフリーはんだを有する構成とされており、
前記応力緩和部が、前記応力緩和部の側面（４１ｊ）に形成された切り欠き部（４１ｉ）を有することを特徴とする半導体装置。 - 前記半導体チップ、前記基材、前記第１接合部、および前記第２接合部よりも優先的に、前記応力緩和部が前記熱応力によって破壊されることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。
- 前記応力緩和部が、Ａｌ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｎｉ、およびＢＮのうちの少なくとも一つの元素を成分とする材料を主材として構成されていることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。
- 半導体チップ（２）と、
前記半導体チップを積載する基材（３）と、
前記半導体チップと前記基材との間に設けられ、前記半導体チップと前記基材とを接合する接合材料（４）と、を有し、
前記接合材料が、
前記半導体チップと前記基材との線膨張係数差に起因して前記接合材料に生じる熱応力を緩和する部分であって、前記半導体チップと前記基材との間に設けられ、金属を主成分とする構成とされた応力緩和部（４１）と、
前記半導体チップと前記応力緩和部との間に設けられ、前記半導体チップと前記応力緩和部とを接合する第１接合部（４２）と、
前記応力緩和部と前記基材との間に設けられ、前記応力緩和部と前記基材とを接合する第２接合部（４３）と、を有する構成とされている半導体装置であって、
前記第１接合部または前記第２接合部の少なくとも一方が、Ｐｂを含有しないＰｂフリーはんだを有する構成とされており、
前記応力緩和部の内部において、空洞部（４１ｋ）が形成されていることを特徴とする半導体装置。 - 前記空洞部が、前記応力緩和部の内部において、前記半導体チップのうち前記接合材料に向けられている面に平行な面の方向における前記応力緩和部の主材の連続性を分断するように形成されていることを特徴とする請求項７に記載の半導体装置。
- 前記空洞部が、前記半導体チップのうち前記接合材料に向けられている面に平行な面の方向において複数形成されていることを特徴とする請求項７または８に記載の半導体装置。
- 前記空洞部が、前記応力緩和部のうち前記第１接合部に向けられている第１面（４１ｌ）から前記第２接合部に向けられている第２面（４１ｎ）まで貫通する貫通孔（４１ｋ）によって構成されていることを特徴とする請求項７ないし９のいずれか１つに記載の半導体装置。
- 前記貫通孔が、前記貫通孔のうち前記第１面側の部分と前記第２面側の部分の間の部分が、前記貫通孔のうち前記第１面側の部分および前記貫通孔のうち前記第２面側の部分の少なくとも一方よりも、前記半導体チップのうち前記接合材料に向けられている面に平行な面の方向に広い形状とされていることを特徴とする請求項１０に記載の半導体装置。
- 前記応力緩和部の主材が発泡金属によって構成されることで、前記空洞部が前記発泡金属の気泡によって構成されていることを特徴とする請求項７ないし９のいずれか１つに記載の半導体装置。
- 半導体チップ（２）と、
前記半導体チップを積載する基材（３）と、
前記半導体チップと前記基材との間に設けられ、前記半導体チップと前記基材とを接合する接合材料（４）と、を有し、
前記接合材料が、
前記半導体チップと前記基材との線膨張係数差に起因して前記接合材料に生じる熱応力を緩和する部分であって、前記半導体チップと前記基材との間に設けられ、金属を主成分とする構成とされた応力緩和部（４１）と、
前記半導体チップと前記応力緩和部との間に設けられ、前記半導体チップと前記応力緩和部とを接合する第１接合部（４２）と、
前記応力緩和部と前記基材との間に設けられ、前記応力緩和部と前記基材とを接合する第２接合部（４３）と、を有する構成とされている半導体装置であって、
前記第１接合部または前記第２接合部の少なくとも一方が、Ｐｂを含有しないＰｂフリーはんだを有する構成とされており、
前記応力緩和部の内部において、前記応力緩和部の主材よりも弾性率および線膨張係数が低い材料で構成されて前記応力緩和部の主材の変形を吸収する変形吸収部（４４）が形成されていることを特徴とする半導体装置。 - 前記変形吸収部が、前記応力緩和部の内部において、前記半導体チップのうち前記接合材料に向けられている面に平行な面の方向における前記応力緩和部の主材の連続性を分断するように形成されていることを特徴とする請求項１３に記載の半導体装置。
- 前記変形吸収部が、前記半導体チップのうち前記接合材料に向けられている面に平行な面の方向において複数形成されていることを特徴とする請求項１３または１４に記載の半導体装置。
- 前記変形吸収部が、樹脂によって構成されていることを特徴とする請求項１３ないし１５のいずれか１つに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014254383A JP6421582B2 (ja) | 2013-12-19 | 2014-12-16 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013262366 | 2013-12-19 | ||
| JP2013262366 | 2013-12-19 | ||
| JP2014254383A JP6421582B2 (ja) | 2013-12-19 | 2014-12-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015135956A true JP2015135956A (ja) | 2015-07-27 |
| JP6421582B2 JP6421582B2 (ja) | 2018-11-14 |
Family
ID=53767590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014254383A Expired - Fee Related JP6421582B2 (ja) | 2013-12-19 | 2014-12-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6421582B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018037601A (ja) * | 2016-09-02 | 2018-03-08 | 株式会社リコー | 積層体、発光装置、光源ユニット、レーザ装置、点火装置 |
| US20200126943A1 (en) * | 2018-10-18 | 2020-04-23 | Toyota Motor Engineering & Manufacturing North America, Inc. | Electronic assemblies having a mesh bond material and methods of forming thereof |
| JP2020520807A (ja) * | 2017-05-15 | 2020-07-16 | プファル・シュタンツテヒニク・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 拡散はんだ付けのための無鉛はんだ膜及びその製造のための方法 |
| WO2020241346A1 (ja) * | 2019-05-24 | 2020-12-03 | ローム株式会社 | 半導体装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003203932A (ja) * | 2002-01-07 | 2003-07-18 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2005252029A (ja) * | 2004-03-04 | 2005-09-15 | Renesas Technology Corp | 半導体装置およびその製造方法、電子装置ならびに実装構造体 |
| JP2006043733A (ja) * | 2004-08-04 | 2006-02-16 | Nissan Motor Co Ltd | 金属接合方法 |
| JP2006179735A (ja) * | 2004-12-24 | 2006-07-06 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2009060101A (ja) * | 2000-12-21 | 2009-03-19 | Hitachi Ltd | 電子機器 |
| JP2011249257A (ja) * | 2010-05-31 | 2011-12-08 | Hitachi Ltd | 焼結銀ペースト材料及び半導体チップ接合方法 |
| JP2012035291A (ja) * | 2010-08-05 | 2012-02-23 | Denso Corp | 半導体装置接合材 |
| WO2012053178A1 (ja) * | 2010-10-22 | 2012-04-26 | パナソニック株式会社 | 半導体接合構造体および半導体接合構造体の製造方法 |
-
2014
- 2014-12-16 JP JP2014254383A patent/JP6421582B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009060101A (ja) * | 2000-12-21 | 2009-03-19 | Hitachi Ltd | 電子機器 |
| JP2003203932A (ja) * | 2002-01-07 | 2003-07-18 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2005252029A (ja) * | 2004-03-04 | 2005-09-15 | Renesas Technology Corp | 半導体装置およびその製造方法、電子装置ならびに実装構造体 |
| JP2006043733A (ja) * | 2004-08-04 | 2006-02-16 | Nissan Motor Co Ltd | 金属接合方法 |
| JP2006179735A (ja) * | 2004-12-24 | 2006-07-06 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2011249257A (ja) * | 2010-05-31 | 2011-12-08 | Hitachi Ltd | 焼結銀ペースト材料及び半導体チップ接合方法 |
| JP2012035291A (ja) * | 2010-08-05 | 2012-02-23 | Denso Corp | 半導体装置接合材 |
| WO2012053178A1 (ja) * | 2010-10-22 | 2012-04-26 | パナソニック株式会社 | 半導体接合構造体および半導体接合構造体の製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018037601A (ja) * | 2016-09-02 | 2018-03-08 | 株式会社リコー | 積層体、発光装置、光源ユニット、レーザ装置、点火装置 |
| JP2020520807A (ja) * | 2017-05-15 | 2020-07-16 | プファル・シュタンツテヒニク・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 拡散はんだ付けのための無鉛はんだ膜及びその製造のための方法 |
| JP7198224B2 (ja) | 2017-05-15 | 2022-12-28 | プファル・シュタンツテヒニク・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 拡散はんだ付けのための無鉛はんだ膜及びその製造のための方法 |
| US20200126943A1 (en) * | 2018-10-18 | 2020-04-23 | Toyota Motor Engineering & Manufacturing North America, Inc. | Electronic assemblies having a mesh bond material and methods of forming thereof |
| US10861816B2 (en) * | 2018-10-18 | 2020-12-08 | Toyota Motor Engineering & Manufacturing North America, Inc. | Electronic assemblies having a mesh bond material and methods of forming thereof |
| WO2020241346A1 (ja) * | 2019-05-24 | 2020-12-03 | ローム株式会社 | 半導体装置 |
| JPWO2020241346A1 (ja) * | 2019-05-24 | 2020-12-03 | ||
| JP7443359B2 (ja) | 2019-05-24 | 2024-03-05 | ローム株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6421582B2 (ja) | 2018-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102220852B1 (ko) | 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법 | |
| JP6421582B2 (ja) | 半導体装置 | |
| JP5579928B2 (ja) | 半導体装置およびその製造方法 | |
| JP2008258411A5 (ja) | ||
| JP7509358B2 (ja) | はんだ材および焼結体 | |
| JP2016167527A (ja) | 半導体モジュール及びその製造方法 | |
| JP2009231716A (ja) | 接合材および半導体モジュールの製造方法 | |
| JP5031677B2 (ja) | 接合構造体の製造方法 | |
| JP6171645B2 (ja) | 熱電変換モジュール | |
| WO2022059286A1 (ja) | 半導体デバイスの接合部材 | |
| JP6904094B2 (ja) | 絶縁回路基板の製造方法 | |
| JP2005129886A (ja) | 半導体装置およびその製造方法 | |
| JP6020496B2 (ja) | 接合構造体およびその製造方法 | |
| JP2015005571A (ja) | 半導体装置 | |
| JP2016143685A (ja) | 半導体モジュール | |
| JP4910789B2 (ja) | パワー素子搭載用基板およびパワー素子搭載用基板の製造方法並びにパワーモジュール | |
| JP5733466B2 (ja) | 半導体装置の製造方法 | |
| JP2008078679A (ja) | 半導体装置 | |
| JP6270027B2 (ja) | 半導体装置の製造装置 | |
| JP2016128184A (ja) | ハンダ接合方法およびパワーモジュール | |
| JP4376798B2 (ja) | 半導体装置 | |
| JP2014147966A (ja) | 接合材料、接合方法、接合構造、および半導体装置 | |
| JP2014017417A (ja) | 半導体装置 | |
| JP2007222939A (ja) | ロウ材シートおよびその製造方法ならびに電子部品用パッケージ | |
| JP2015133396A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180918 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181001 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6421582 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |