JP2015133396A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015133396A
JP2015133396A JP2014003820A JP2014003820A JP2015133396A JP 2015133396 A JP2015133396 A JP 2015133396A JP 2014003820 A JP2014003820 A JP 2014003820A JP 2014003820 A JP2014003820 A JP 2014003820A JP 2015133396 A JP2015133396 A JP 2015133396A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding
base material
stress relaxation
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014003820A
Other languages
English (en)
Inventor
真理子 西脇
Mariko Nishiwaki
真理子 西脇
山田 博之
Hiroyuki Yamada
博之 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014003820A priority Critical patent/JP2015133396A/ja
Publication of JP2015133396A publication Critical patent/JP2015133396A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】高温時に生じる熱応力により半導体チップや基材などが破壊され難い半導体装置を提供する。【解決手段】半導体装置1は、半導体チップ2と、半導体チップ2を積載する基材としてのリードフレーム3と、半導体チップ2とリードフレーム3との間に設けられ、Sn−Sb系合金よりなるPbフリーはんだで構成された接合材料4とを備える構成である。接合材料4を、熱応力を緩和する応力緩和部41と、半導体チップ2と応力緩和部41とを接合する第1接合部42と、応力緩和部41とリードフレーム3とを接合する第2接合部43とを有する構成とする。このため、接合材料4が高い耐熱性を有し、半導体装置1は、225℃以上の高温であっても接合特性を維持することができ、高温環境での使用に適するものとなる。【選択図】図1

Description

本発明は、基材と、基材の表面にはんだ接合された半導体チップとを有する半導体装置に関する。
従来、基材と、基材の表面にはんだ接合された半導体チップとを有する半導体装置が知られている。この種の半導体装置として、例えば、特許文献1に記載されている半導体装置が提案されている。この半導体装置は、半導体チップと、半導体チップを積載する基材と、半導体チップと基材との間に設けられ、はんだを有する構成とされた接合材料とを備える構成とされている。すなわち、この半導体装置では、接合材料が単一層として構成されている。ここで、接合材料として使用されるはんだは、Pb(鉛)を含有する構成とされている。
特公平05−066024号公報
近年、RoHS(Restriction of Hazardous Substances)指令にみられるように、Pbなどの有害化学物質の使用を削減する動向がある。以上のことから、半導体装置において、Pbを含有するはんだに代えて、Pbを含有しないはんだ(以下、Pbフリーはんだという)を用いることが検討されている。
また、半導体装置は、自動車に搭載される電子装置に適用される場合等では、高電圧での電流制御や高速動作等の事情から、高温(例えば、225℃以上)の環境で使用されることとなる。このような高温環境で使用される半導体装置は、上記のように半導体チップと基材との線膨張係数差に起因して生じる熱応力によって半導体装置を構成する各部(特に、半導体チップ、基材など)が破壊され難い構成とされることが必要となる。
そこで、本発明者は、濡れ性が高く良好な接合特性を得られるSn−Sb系(錫−アンチモン系)合金に着目し、半導体装置に使用する接合材料としてSn−Sb系合金で構成されたPbフリーはんだを用いることの検討を開始した。
そして、高温環境における使用に耐え得る半導体装置とするために、Sb(アンチモン)の濃度を高くすることで接合材料の融点を高くできることに着目し、Sbを高濃度としたSn−Sb系合金のPbフリーはんだを用いることを検討した。
ここで、上記検討においては、Sbが高濃度とされたSn−Sb系合金(例えば、15重量%のアンチモンを含む合金)のPbフリーはんだが、Pbを含有するはんだ等よりも塑性変形し難いことが問題となった。
一般に、Pbフリーはんだは塑性変形し易いため、接合材料としてPbフリーはんだを用いた場合、高温となった際にPbフリーはんだで構成された接合材料が半導体チップと基材との線膨張係数差に起因して接合材料に生じる熱応力を緩和する。このため、Pbフリーはんだよりなる単一層の接合材料を設けた場合、熱応力によって半導体チップ、基材などが破壊され難い。しかしながら、上記したように、Sbが高濃度とされた高融点のPbフリーはんだは、塑性変形し難いため、熱応力を緩和する機能に乏しい。よって、Sbが高濃度とされたPbフリーはんだよりなる単一層の接合材料を設けた場合、高温となった際に熱応力によって半導体チップ、基材などが破壊され易い。
本発明は上記点に鑑みて、基材と、基材の表面にはんだ接合された半導体チップとを有する半導体装置において、半導体チップと基材とを接合するための接合材料として、Sbが高濃度とされたSn−Sb系合金よりなるPbフリーはんだを用い、高温時に生じる熱応力により半導体チップや基材などが破壊され難い構成を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、半導体チップ(2)と、半導体チップを積載する基材(3)と、半導体チップと基材との間に設けられ、半導体チップと基材とを接合する接合材料(4)と、を有する構成とされた半導体装置であって、以下の特徴を有する。
すなわち、接合材料が、半導体チップと基材との線膨張係数差に起因して接合材料に生じる熱応力を緩和する部分であって、半導体チップと基材との間に設けられ、金属を主成分とする構成とされた応力緩和部(41)と、半導体チップと応力緩和部との間に設けられ、半導体チップと応力緩和部とを接合する第1接合部(42)と、応力緩和部と基材との間に設けられ、応力緩和部と基材とを接合する第2接合部(43)と、を有する構成とされており、第1接合部および第2接合部の少なくとも一方が、Sn−Sb系合金よりなるPbフリーはんだで構成されていることを特徴とする。
このため、接合材料のSbを高濃度とした場合においても、高温となった際に、応力緩和部が塑性変形して応力緩和効果を発揮することにより、熱応力によって半導体チップや基材などが破壊され難くなる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態に係る半導体装置の断面構成を示す図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
本発明の第1実施形態に係る半導体装置1について図1を参照して説明する。半導体装置1は、例えば、自動車に搭載されるECU(電子制御ユニット)等の構成要素として適用される。
図1に示すように、半導体装置1は、半導体チップ2と、半導体チップ2を積載する基材としてのリードフレーム3と、半導体チップ2とリードフレーム3との間に設けられ、Sn−Sb系合金よりなるPbフリーはんだで構成された接合材料4とを備える。接合材料4は、熱応力を緩和する応力緩和部41と、半導体チップ2と応力緩和部41とを接合する第1接合部42と、応力緩和部41とリードフレーム3とを接合する第2接合部43とを有する。この熱応力は、高温時において半導体チップ2とリードフレーム3との線膨張係数差に起因して生じる熱応力を指す(以下において単に熱応力という場合も、この熱応力を指すこととする)。
半導体チップ2は、薄板状の半導体基板に半導体素子が実装されたチップである。半導体チップ2を構成する半導体基板は、例えば、Si(シリコン)やSiC(炭化珪素)等の半導体で構成される。半導体基板に実装された半導体素子は、例えば、集積回路、MOSトランジスタ等のパワー素子、コンデンサ等の受動素子等で構成される。
リードフレーム3は、Cuや42アロイなどの導電性に優れた金属で構成される部材であり、エッチングやプレスなどにより形成される。図1に示すように、リードフレーム3は、一面3aを有する板状に形成されており、一面3aにおいて半導体チップ2を搭載している。
上記したように、接合材料4は、応力緩和部41、第1接合部42、および第2接合部43を有する構成とされている。
応力緩和部41は、半導体チップ2とリードフレーム3との線膨張係数差に起因して接合材料4に生じる熱応力を緩和する板状部材である。応力緩和部41は、Al、Cu、Ag、Au、Pt(白金)、Pd(パラジウム)、Ni、およびBN(窒化ホウ素)のうちの少なくとも一つの元素を成分とする材料を主材として構成されている。ここでは、例えば、応力緩和部41として、Alを主材として構成された板状部材を採用している。使用するAlとしては、ここでは一例として、市販されている純Alを採用しているが、100%のAl以外にも、例えば市販品のレベルで純Alとされたものを採用できる。また、例えば、Alが99%程度あるいはそれ以上の濃度のものであればよい。
図1に示すように、応力緩和部41は、第1接合部42に向けられた一面41aと、一面41aと反対側において第2接合部43に向けられた他面41bとを有する構成とされている。なお、ここでは、応力緩和部41の厚さ(応力緩和部41のうち一面41aから他面41bまでの長さ)が50μm〜200μmとされている。
図1に示すように、本実施形態に係る半導体装置1では、応力緩和部41の一面41aと半導体チップ2との間において第1接合部42が備えられている。第1接合部42は、Snを50重量%以上含有すると共に、10重量%を超えるSbを含有するSn−Sb系合金よりなるPbフリーはんだで構成されている。なお、ここでは、第1接合部42のヤング率が30GPa〜150GPaとなる構成とされている。また、第1接合部42の厚さ(第1接合部42のうち、半導体チップ2に向けられた面から応力緩和部41に向けられた面までの長さ)が5μm〜100μmとされており、第1接合部42の厚さと応力緩和部41の厚さの比が、1:1〜10となる構成とされている。
ここで、第1接合部42は、第1接合部42に含有されるSbの濃度が高いほど融点が高くなる。例えば、Sbが10重量%(Snが90重量%)の場合は融点が267℃、Sbが25重量%(Snが75重量%)の場合は融点が345℃、Sbが40重量%(Snが60重量%)の場合は融点が395℃となる。すなわち、Sbが10重量%以上の場合、第1接合部42の融点はいずれも225℃以上となる。
図1に示すように、本実施形態に係る半導体装置1では、応力緩和部41の他面41bとリードフレーム3との間において第2接合部43が備えられている。第2接合部43は、第1接合部42と同様、Snを50重量%以上含有すると共に、10重量%を超えるSbを含有するPbフリーはんだで構成される。なお、ここでは、第2接合部43のヤング率、厚さ(第2接合部43のうち、応力緩和部41に向けられた面からリードフレーム3に向けられた面までの長さ)、および、第2接合部43の厚さと応力緩和部41の厚さの比についても、第1接合部42の場合と同等とされている。従って、第2接合部43の融点についても、第1接合部42の融点と同等である。
なお、通常、半導体装置1の製造においてはんだ接合を行う際には、接合性を高めるためにワークを加圧する必要がある。しかしながら、本実施形態に係る半導体装置1の第1、2接合部42、43は、上記したように、Sn−Sb系合金よりなるPbフリーはんだで構成されている。よって、Sn−Sb系合金よりなるPbフリーはんだは濡れ性に優れることから、本実施形態に係る半導体装置1の製造におけるはんだ接合では、加圧しなくても十分な接合性を実現される。
また、本実施形態に係る半導体装置1では、上記したように、第1接合部42と第2接合部43とが同一の材料で構成されるため、半導体装置1を製造する際に第1接合部42および第2接合部43を一括に形成することができ、製造性に優れる。
なお、第1、2接合部42、43は、応力緩和部41の一面41aや他面41bにおいて、めっき、印刷、蒸着、スパッタ、もしくはクラッドなどにより形成される。
また、リードフレーム3の一面3aや、半導体チップ2のうち応力緩和部41に向けられた面には、はんだ濡れ性を向上させるためのめっきが施されていることが好ましい。例えば、リードフレーム3の一面3aにおいて、NiめっきやAgめっき等が施され、半導体チップ2にのうち応力緩和部41に向けられた面において、Ti−Ni−Au等のめっきが施されていることが好ましい。
また、応力緩和部41のうち、第1接合部42に向けられた一面41aや、一面41aと反対側において第2接合部43に向けられた他面41bにも、はんだ濡れ性を向上させるためのめっきが施されていることが好ましい。例えば、応力緩和部41の一面41aや他面41bにおいて、NiめっきやAgめっき等が施され、半導体チップ2にのうち応力緩和部41に向けられた面において、Ti−Ni−Au等のめっきが施されていることが好ましい。
ここで、本実施形態では、半導体チップ2、リードフレーム3、および第1、2接合部42、43よりも優先的に、応力緩和部41が熱応力によって破壊される(応力緩和部41にクラックが入る)構成とされている。なお、例えば、半導体チップ2、リードフレーム3、および接合材料4を構成する材料、形状、大きさなどを考慮することで、応力緩和部41が優先的に破壊されるように設計され得る。このとき、特に、第1、2接合部42、43のヤング率、厚さや、第1、2接合部42、43の厚さと応力緩和部41の厚さの比などを考慮することが重要である。ここでは、上記したように、第1、2接合部42、43のヤング率を30GPa〜150GPaとし、第1、2接合部42、43の厚さを5μm〜100μmとし、第1、2接合部42、43の厚さと応力緩和部41の厚さの比を1:1〜10としている。このような構成とされることで、本実施形態に係る半導体装置1では、半導体チップ2、リードフレーム3、および第1、2接合部42、43よりも優先的に、応力緩和部41が熱応力によって破壊される(応力緩和部41にクラックが入る)。
これにより、半導体チップ2、リードフレーム3が熱応力によって破壊される前に、応力緩和部41が塑性変形して応力緩和効果を発揮し易くなり、半導体チップ2、リードフレーム3に生じる熱応力を小さくすることができ、これら2、3が破壊され難くなる。応力緩和部41にクラックが入ることで、応力緩和部41(厳密には、応力緩和部41のうちクラックが入った部分の周辺)に熱応力が集中するからである。
上記で説明したように、本実施形態に係る半導体装置1は、半導体チップ2と、半導体チップ2を積載する基材であるリードフレーム3と、Sn−Sb系合金よりなるPbフリーはんだで構成された接合材料4とを備える。ここで、接合材料4を、熱応力を緩和する応力緩和部41と、半導体チップ2と応力緩和部41とを接合する第1接合部42と、応力緩和部41とリードフレーム3とを接合する第2接合部43とを有する構成とする。
このため、本実施形態に係る半導体装置1は、接合材料4のSbを高濃度とした場合においても、高温となった際に、応力緩和部41が塑性変形して応力緩和効果を発揮することにより、熱応力によって半導体チップ2や基材3などが破壊され難くなる。
また、本実施形態では、特に、第1、2接合部42、43を、10重量%を超えるSbを含有し、融点が225℃以上となる構成としている。
このため、本実施形態では、接合材料4が高い耐熱性を有し、半導体装置1は、225℃以上の高温であっても接合特性を維持することができ、高温環境での使用に適するものとなる。
(他の実施形態)
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、第1実施形態では、第1接合部42および第2接合部43の両方を、Sn−Sb系合金よりなるPbフリーはんだで構成していた。しかしながら、第1接合部42または第2接合部43のいずれか一方を、Sn−Sb系合金を含まないはんだで構成してもよい。すなわち、例えば、第1接合部42または第2接合部43のいずれか一方を、Sn−Sb系合金以外の金属材料のみよりなるはんだで構成してもよい。
また、第1実施形態では、第1、2接合部42、43を、10重量%を超えるSbを含有する構成としていた。これは、第1、2接合部42、43を、10重量%を超えるSbを含有する場合、熱応力によって半導体チップ2や基材3などが特に破壊され易いためである。しかしながら、第1実施形態において、第1、2接合部42、43を、10重量%以下のSbを含有する構成としてもよい。
2 半導体チップ
3 リードフレーム
4 接合材料
41 応力緩和部
42 第1接合部
43 第2接合部

Claims (4)

  1. 半導体チップ(2)と、
    前記半導体チップを積載する基材(3)と、
    前記半導体チップと前記基材との間に設けられ、前記半導体チップと前記基材とを接合する接合材料(4)と、を有する構成とされた半導体装置であって、
    前記接合材料が、
    前記半導体チップと前記基材との線膨張係数差に起因して前記接合材料に生じる熱応力を緩和する部分であって、前記半導体チップと前記基材との間に設けられ、金属を主成分とする構成とされた応力緩和部(41)と、
    前記半導体チップと前記応力緩和部との間に設けられ、前記半導体チップと前記応力緩和部とを接合する第1接合部(42)と、
    前記応力緩和部と前記基材との間に設けられ、前記応力緩和部と前記基材とを接合する第2接合部(43)と、を有する構成とされており、
    前記第1接合部および前記第2接合部の少なくとも一方が、Sn−Sb系合金よりなるPbフリーはんだで構成されていることを特徴とする半導体装置。
  2. 前記第1接合部および前記第2接合部の少なくとも一方が、10重量%を超えるSbを含有するSn−Sb系合金よりなるPbフリーはんだで構成されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記第1接合部および前記第2接合部が、10重量%を超えるSbを含有するSn−Sb系合金よりなるPbフリーはんだで構成されていることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記半導体チップ、前記基材、前記第1接合部、および前記第2接合部よりも優先的に、前記応力緩和部が前記熱応力によって破壊されることを特徴とする請求項1ないし3のいずれか一つに記載の半導体装置。
JP2014003820A 2014-01-13 2014-01-13 半導体装置 Pending JP2015133396A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014003820A JP2015133396A (ja) 2014-01-13 2014-01-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014003820A JP2015133396A (ja) 2014-01-13 2014-01-13 半導体装置

Publications (1)

Publication Number Publication Date
JP2015133396A true JP2015133396A (ja) 2015-07-23

Family

ID=53900396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014003820A Pending JP2015133396A (ja) 2014-01-13 2014-01-13 半導体装置

Country Status (1)

Country Link
JP (1) JP2015133396A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032888A (ja) * 2004-06-17 2006-02-02 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2006190850A (ja) * 2005-01-07 2006-07-20 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032888A (ja) * 2004-06-17 2006-02-02 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2006190850A (ja) * 2005-01-07 2006-07-20 Renesas Technology Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US10199237B2 (en) Method for manufacturing bonded body and method for manufacturing power-module substrate
JP5957862B2 (ja) パワーモジュール用基板
JP5125241B2 (ja) パワーモジュール用基板の製造方法
JP6494802B2 (ja) 電力用半導体装置および電力用半導体装置を製造する方法
JP2016029695A (ja) 熱電変換モジュールおよびその製造方法
US20150179599A1 (en) Die substrate assembly and method
TWI807282B (zh) 積層接合材料、半導體封裝及功率模組
JP6421582B2 (ja) 半導体装置
JP2015005571A (ja) 半導体装置
US9349704B2 (en) Jointed structure and method of manufacturing same
JP2008147309A (ja) セラミックス基板およびこれを用いた半導体モジュール
JP5904257B2 (ja) パワーモジュール用基板の製造方法
WO2012164865A1 (ja) 接合構造体
JP6303420B2 (ja) パワーモジュール用基板
JP2015133396A (ja) 半導体装置
JP5808295B2 (ja) モジュール
JP2013071873A (ja) 接合体
JP2019079957A (ja) パワーモジュール
JP6128005B2 (ja) 半導体装置
JP2007150342A (ja) 半導体装置およびその製造方法
JP7237687B2 (ja) 配線基板、電子装置及び電子モジュール
JP5733466B2 (ja) 半導体装置の製造方法
US10804236B2 (en) Power electronic assemblies with high purity aluminum plated substrates
CN110957290A (zh) 包括包含化合物sn/sb的焊料化合物的半导体器件
JP2016128184A (ja) ハンダ接合方法およびパワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170711