JP4262672B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4262672B2
JP4262672B2 JP2004372560A JP2004372560A JP4262672B2 JP 4262672 B2 JP4262672 B2 JP 4262672B2 JP 2004372560 A JP2004372560 A JP 2004372560A JP 2004372560 A JP2004372560 A JP 2004372560A JP 4262672 B2 JP4262672 B2 JP 4262672B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
main surface
sealing body
conductive member
resin sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004372560A
Other languages
English (en)
Other versions
JP2006179735A (ja
Inventor
正英 岡本
靖 池田
晃 武藤
幸弘 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004372560A priority Critical patent/JP4262672B2/ja
Priority to US11/281,502 priority patent/US7256501B2/en
Publication of JP2006179735A publication Critical patent/JP2006179735A/ja
Application granted granted Critical
Publication of JP4262672B2 publication Critical patent/JP4262672B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/2916—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H01L2224/83206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置およびその製造技術に関し、特に、半導体装置のパッケージ技術に関するものである。
高出力半導体装置の一つとして、例えば、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect-Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor ）、バイポーラパワートランジスタ等の電源用トランジスタを形成した半導体チップを封止体内に組み込んだ半導体装置が知られている。
パワーＭＯＳＦＥＴ装置は、封止体内にパワーＭＯＳＦＥＴチップを組み込んだ構造になっている。パワーＭＯＳＦＥＴ装置として、絶縁性樹脂からなる封止体の底面にドレイン端子となる金属部材を露出させ、封止体の一側にソース用リード端子及びゲート用リード端子を配置した構造が知られている。ソース用リード端子及びゲート用リード端子は一部で屈曲し、その一部は封止体の上面に露出する構造になっている。封止体内に延在するソース用リード端子及びゲート用リード端子は、前記金属部材上に固定された半導体チップの上面のソース電極及びゲート電極にそれぞれ電気的に接続されている。これらリード端子は、ソース電極及びゲート電極上にボンディングワイヤ（以下、単にワイヤという）を用いたボールボンディング法によって均等に配置された金（Ａｕ）バンプを介して超音波圧着されている。すなわち、ワイヤの先端をソース電極やゲート電極上に熱圧着法によって接続した後、そのワイヤを引っ張って破断させることにより、スタッド型のバンプ電極を形成し、このバンプ電極を上記リード端子に超音波法によって接続している（特許文献１参照）。半導体チップの電極とリード端子とを接続する他の方法には、半導体チップの電極とリード端子とを半田で電気的に接続する方法がある。この方法の場合、上記電極と上記半田との界面に金属化合物が形成され接続特性が劣化するので、上記電極上に、上記金属化合物の発生を防止するために、例えばチタン（Ｔｉ）とニッケル（Ｎｉ）等を下層から順に積層してなるアンダーバリアメタル層（Under Bump Metal：ＵＢＭ層）を設けているが、ＵＢＭ層の形成は、スパッタリング等の処理で形成するため、半導体装置の製造コストが高くなってしまう。
特開２０００−２２３６３４号公報
ところが、上記パッケージ構成の半導体装置では、以下の課題があることを本発明者は見出した。
すなわち、半導体チップの電極とリード端子とを金バンプを介して超音波接続する方法では、バンプ電極とリード端子とを加熱状態で超音波振動させて金属間接続とするため半導体チップは強くリード端子に押し付けられる一方、半導体チップの電極上に形成されたバンプ電極はワイヤで形成されるためその強度が大きい。このため、超音波接続時に半導体チップに大きな力が加わる結果、脆弱な半導体で形成される半導体チップにクラックが発生したり、あるいは割れたりし、ＭＯＳＦＥＴが破損してしまう場合がある。
また、金バンプ接続は鉛フリー接続ではあるが、高価な金（Ａｕ）を使用するため、製品コストが大幅に上がってしまう問題もある。
また、パワートランジスタにおいては、扱う電流量が大きいため、半導体チップから発生した熱を外部に放出する放熱性に優れたパッケージ構造が望まれる。また、パワートランジスタにおいても、低コストで信頼性の高いパッケージ構造が望まれる。このような低コストで信頼性の高いパッケージ構造にするためには、半導体チップを樹脂封止することが有効であるが、この場合、樹脂は熱伝導性が低いため、放熱性が低下してしまう。そこで、パワートランジスタを有する半導体チップを樹脂封止するパッケージにおいては、前述の特許文献１に開示されているように、半導体チップの主面の電極に接続されたリード端子の一部を樹脂筐体の上面から露出させる一方で、半導体チップの主面と反対側の裏面の電極に接続されたダイ端子を樹脂筐体の上面と反対側の下面から露出させる、上下両面放熱構造が有効である。しかしながら、前述の特許文献１に開示された上下両面放熱構造は、樹脂筐体の側面からダイ端子が露出しない構造になっているため、実装時の半田付けにおいて半田接続の信頼性の向上に必要な半田フィレットの形成が困難である上、目視検査による半田付け良否の確認も困難である、という問題がある。
また、前述の特許文献１の構成では、リード端子は樹脂筐体の内部に位置する部分を持たず、リード端子の上面全体が樹脂筐体から露出しているため、樹脂筐体からリード端子が抜け易く、信頼性の低下を招く要因となる。
本発明の目的は、半導体チップの破損を抑制または防止することのできる技術を提供することにある。
本発明の他の目的は、半導体チップの電極とリード端子とを、コストの増大を招くことなく、鉛フリー半田により接続することのできる技術を提供することにある。
本発明の他の目的は、半導体装置の実装時の半田付けの良否を目視検査で確認することのできる技術を提供することにある。
本発明の他の目的は、半導体装置の放熱性および信頼性を向上させることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、互いに反対側に位置する第１及び第２の主面と、前記第１の主面に形成された第１の電極と、前記第２の主面に形成された第２及び第３の電極とを有する半導体チップと、
前記半導体チップを封止する樹脂封止体であって、互いに反対側に位置する第１及び第２の主面を有し、前記樹脂封止体の第１の主面が前記半導体チップの第１の主面側に位置し、前記樹脂封止体の第２の主面が前記半導体チップの第２の主面側に位置する樹脂封止
体と、
一端側が前記半導体チップの第１の電極上に位置し、かつ前記半導体チップの第１の電極に第１の接続手段を介在して接続され、前記一端側に対して反対側の他端側が前記一端側よりも前記樹脂封止体の第２の主面側に位置し、かつ前記樹脂封止体から露出する第１の導電部材と、
前記半導体チップの第２の電極に第２の接続手段を介在して接続された第２の導電部材及び前記半導体チップの第３の電極に第３の接続手段を介在して接続された第３の導電部材とを有し、
前記第１の導電部材の前記一端側は、前記樹脂封止体の第１の主面から露出し、
前記第２及び第３の導電部材は、前記樹脂封止体の第２の主面及び側面から露出し、
前記第１、第２及び第３の接続手段は、前記第１、第２及び第３の導電部材と前記半導体チップとの熱膨張率差により生じる熱応力を緩衝する機能を持つ応力緩衝層と、前記応力緩衝層の前記半導体チップ側に形成され、前記応力緩衝層と前記半導体チップの第１、第２及び第３の電極とを接続する機能を持つ第１の接続層と、前記応力緩衝層の前記第１、第２及び第３の導電部材側に形成され、前記応力緩衝層と前記第１、第２及び第３の導電部材とを接続する機能を持つ第２の接続層とを有するものである。
また、本発明は、互いに反対側に位置する第１及び第２の主面と、前記第１の主面に形成された第１の電極と、前記第２の主面に形成された第２及び第３の電極とを有する半導体チップと、
前記半導体チップを封止する樹脂封止体であって、互いに反対側に位置する第１及び第２の主面を有し、前記樹脂封止体の第１の主面が前記半導体チップの第１の主面側に位置し、前記樹脂封止体の第２の主面が前記半導体チップの第２の主面側に位置する樹脂封止
体と、
前記半導体チップの第１の電極上に位置し、かつ前記半導体チップの第１の電極に第１の接続手段を介在して接続され、更に前記樹脂封止体の第１の主面から露出する第１の部分と、前記第１の部分と一体に形成され、かつ前記樹脂封止体の内部に位置する第２の部分と、前記第２の部分と一体に形成され、かつ前記樹脂封止体の第２の主面から露出する第３の部分とを有する第１の導電部材と、
前記半導体チップの第２の電極に第２の接続手段を介在して接続され、かつ前記樹脂封止体の第２主面から一部が露出する第２の導電部材と、
前記半導体チップの第３の電極に第３の接続手段を介在して接続され、かつ前記樹脂封止体の第２主面から一部が露出する第３の導電部材とを有し、
前記第１、第２及び第３の接続手段は、前記第１、第２及び第３の導電部材と前記半導体チップとの熱膨張率差により生じる熱応力を緩衝する機能を持つ応力緩衝層と、前記応力緩衝層の前記半導体チップ側に形成され、前記応力緩衝層と前記半導体チップの第１、第２及び第３の電極とを接続する機能を持つ第１の接続層と、前記応力緩衝層の前記第１、第２及び第３の導電部材側に形成され、前記応力緩衝層と前記第１、第２及び第３の導電部材とを接続する機能を持つ第２の接続層とを有するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、半導体チップの破損を抑制または防止することができる。
また、半導体チップの電極とリード端子とを、コストの増大を招くことなく、鉛フリー半田により接続することができる。
また、半導体装置の実装時の半田付けの良否を目視検査で確認することができる。
また、半導体装置の放熱性および信頼性を向上させることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り省略するようにしている。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
図１は本実施の形態１のパワートランジスタ（半導体装置）の封止体１の上面（第１の主面）の平面図、図２は図１のパワートランジスタの封止体１の下面（第２の主面、実装面）の平面図、図３は図１および図２のパワートランジスタの封止体１の下面側から見た内部構造を示す平面図、図４は図２のＹ１−Ｙ１線の断面図、図５は図２のＹ２−Ｙ２線の断面図、図６は図１等の封止体１内の半導体チップ２に形成されたトランジスタセルの一例の断面図、図７は図１等のパワートランジスタのドレイン用のリード端子（第１の導電部材、外部端子）３ＤＬと半導体チップ２のドレインパッド（第１の電極）ＤＰとを接続する接続部（第１の接続手段）４Ａの拡大断面図、図８は図１等のパワートランジスタのソース用のリード端子（第２の導電部材、外部端子）３ＳＬと半導体チップ２のソースパッド（第２の電極）ＳＰとを接続する接続部（第２の接続手段）４Ｂの拡大断面図、図９はパワートランジスタの実装時の断面図をそれぞれ示している。
本実施の形態１のパワートランジスタは、封止体１、半導体チップ２およびリード端子３ＤＬ，３ＳＬ，３ＧＬを有する構成となっている。
パワートランジスタの外観を形成する封止体１は、低応力化等を図る目的として、例えばフェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたエポキシ系の熱硬化性樹脂で形成されており、その厚さ方向において互いに反対側に位置する主面（第１の主面、上面）及び裏面（第２の主面、下面、実装面）を有している。封止体１の主面及び裏面の平面形状は、例えば方形状とされている。封止体１の形成方法としては、大量生産に好適なトランスファモールディング法が採用されている。トランスファモールディング法は、ポット、ランナー、樹脂注入ゲート及びキャビティ等を備えた成形金型（モールド金型）を使用し、ポットからランナー及び樹脂注入ゲートを通してキャビティの内部に熱硬化性樹脂を注入して樹脂封止体を形成する方法である。
この封止体１の内部には、上記半導体チップ２が封止されている。このように半導体チップ２を封止体１によって封止することにより、半導体チップ２を樹脂封止しない構造に比較してパワートランジスタの信頼性を向上させることができる。半導体チップ２は、その厚さ方向において互いに反対側に位置する主面（第２の主面）及び裏面（第１の主面）を有している。半導体チップ２の主面及び裏面の平面形状は、例えば方形状とされており、その平面寸法は、縦が、例えば３．９ｍｍ程度、横が、例えば２．８ｍｍ程度である。
半導体チップ２の主面（第２の主面）は、上記封止体１の裏面（第２の主面、下面）側に位置し、半導体チップ２の裏面（第１の主面）は、上記封止体１の主面（第１の主面、上面）側に位置している。半導体チップ２の主面には、ソースパッド（第２の電極）ＳＰとゲートパッド（第３の電極）ＧＰとが形成されている。ゲートパッドＧＰは、ソースパッドＳＰよりも小面積の平面四角形状の領域である。また、ソースパッドＳＰは、広い矩形状（四角形状でも良い）の領域であり、パッドを形成しない領域を絶縁層で被う構造でも良い。半導体チップ２の裏面にはドレインパッド（第１の電極、裏面電極）ＤＰが形成されている。
半導体チップ２は、例えばシリコン（Ｓｉ）単結晶からなる半導体基板２ＳＵＢを主体に構成されている。半導体基板２ＳＵＢの主面には、トランジスタ素子として、例えば縦型構造のパワーＭＩＳＦＥＴ（Ｍetal Ｉnsulator Ｓemiconductor Ｆield Ｅffect Ｔransistor）が形成されている。この縦型構造のパワーＭＩＳＦＥＴは、大電力を得るため、複数の微細なトランジスタセルを並列に接続した構成になっている。このトランジスタセルの一例の断面図を図６に示す。ここではｎチャネル型の縦型のパワーＭＩＳＦＥＴのトランジスタセルが例示されている。
半導体チップ２を構成する半導体基板２ＳＵＢは、例えばｎ＋型のシリコン単結晶からなり、その上層には、ｎ−型のシリコン単結晶からなるエピタキシャル層２ＥＰが形成されている。このエピタキシャル層２ＥＰの主面のフィールド絶縁膜とその下層のｐウエルとに囲まれた活性領域にパワーＭＩＳＦＥＴの複数のトランジスタセルが形成されている。
各トランジスタセルは、例えばトレンチゲート構造のｎチャネル型の縦型のパワーＭＩＳＦＥＴＱ１とされている。トレンチゲート構造とすることにより、トランジスタセルの微細化及び高集積化が可能となっている。このトランジスタセルは、ドレイン領域としての機能を持つ半導体基板２ＳＵＢおよびエピタキシャル層２ＥＰと、チャネル形成領域としての機能を持つｐ型の半導体領域５ｐと、ソース領域としての機能を持つｎ＋型の半導体領域６ｎと、エピタキシャル層２ＥＰの厚さ方向に掘られた溝７と、溝７の底面および側面に形成されたゲート絶縁膜８と、溝７内にゲート絶縁膜８を介して埋め込まれたゲート電極９とを有している。
上記ゲートパッドＧＰは、半導体チップ２の主面のゲート配線を通じて、上記溝７内のゲート電極９と電気的に接続されている。ゲート電極９およびゲート配線は、例えば低抵抗な多結晶シリコンからなる。溝７の深さは、ｐ型の半導体領域５ｐを突き抜けた程度とされている。ゲート絶縁膜８は、例えば酸化シリコン（ＳｉＯ２）からなる。上記ソースパッドＳＰは、例えばアルミニウム（Ａｌ）またはアルミニウム合金からなり、絶縁層１０に形成されたコンタクトホール１１を通じてソース用のｎ+型の半導体領域６ｎと電気的に接続されている他、エピタキシャル層２ＥＰに掘られた溝１２を通じてｐ＋型の半導体領域１３ｐと電気的に接続され、これを通じてチャネル形成用のｐ型の半導体領域５ｐと電気的に接続されている。絶縁層１０は、例えば酸化シリコン（ＳｉＯ２）からなり、ソースパッドＳＰとゲート電極９とを絶縁する機能も有している。上記ドレインパッドＤＰは、例えばチタン（Ti）、ニッケル（Ni）及び金（Au）を半導体基板２ＳＵＢの裏面から順に積層してなる。
このようなパワーＭＩＳＦＥＴＱ１のチャネルは、各トランジスタセルのゲート電極９の側面がゲート絶縁膜８を介して対向するｐ型の半導体領域５ｐにおいてドレイン用のエピタキシャル層２ＥＰとソース用のｎ＋型の半導体領域６ｎとの間に、上記ゲート電極９の側面（すなわち、溝７の側面）に沿って半導体基板２ＳＵＢの厚さ方向（半導体基板２ＳＵＢの主面おより裏面に交差する方向）に形成されるようになっている。なお、符号Ｄｐは内部ダイオード（寄生ダイオード）を示している。
上記半導体チップ２の裏面（第１の主面）のドレインパッド（裏面電極）ＤＰは、接続部（第１の接続手段）４Ａを介してドレイン用のリード端子３ＤＬと接合され電気的に接続されている。
上記リード端子３ＤＬは、上記パワートランジスタのドレイン用のリード端子である。このリード端子３ＤＬは、例えば熱伝導率及び電気伝導率の高い銅合金板からなり、その厚さは、例えば０．２ｍｍ程度である。このリード端子３ＤＬは、折り曲げ成型されており、第１の部分（ダイパッド）３ＤＬ１、第２の部分（インナーリード）３ＤＬ２及び第３の部分（アウターリード）３ＤＬ３を有する構成になっている。リード端子３ＤＬの最も高い面（第１の部分３ＤＬ１の上面）と、最も低い面（第３の部分３ＤＬ３の下面）との距離は、例えば０．６ｍｍ程度であり、この距離、すなわち、高さは封止体１の厚さに相当する。
リード端子３ＤＬの第１の部分３ＤＬ１は、一部が半導体チップ２のドレインパッドＤＰ上に位置し、他の一部は半導体チップ２の１つの辺を横切り、その辺よりも外側の位置まで延在している。この第１の部分３ＤＬ１の裏面の半導体チップ２の搭載面には、上記接続部４Ａを介してドレインパッドＤＰが接合されている。一方、第１の部分３ＤＬの上面は、封止体１の上面（第１の主面）から露出されている。これにより、半導体チップ２の動作時に発生した熱をリード端子３ＤＬの第１の部分３ＤＬ１を通じて外部に良好に放散することが可能となっている。
リード端子３ＤＬの第２の部分３ＤＬ２は、第１の部分３ＤＬ１と一体に形成され、第１の部分３ＤＬ１の上記他の一部から封止体１の裏面（第２の主面）側に折れ曲がっている。この第２の部分３ＤＬ２は、第１の部分３ＤＬ１と第３の部分３ＤＬ３とを封止体１の厚さ方向に離間させるオフセット部としての機能を有している。この第２の部分３ＤＬ２は、封止体１の内部に位置している。これにより、放熱性の向上を目的にリード端子３ＤＬの第１の部分３ＤＬ１を封止体１の上面（第１の主面）から露出させても、封止体１からリード端子３ＤＬが抜けるといった不具合を抑制または防止することができるため、パワートランジスタの信頼性を向上させることができる。
リード端子３ＤＬの第３の部分３ＤＬ３は、第２の部分３ＤＬ２と一体に形成され、第２の部分３ＤＬ２から第１の部分３ＤＬ１の上記他の部分の延在方向と同一方向（半導体チップ２から離れる方向）に延び、封止体１の裏面（第２の主面）側に位置し、その封止体１の裏面及び封止体１の第１の側面から露出されている。すなわち、リード端子３ＤＬは、一端側が、半導体チップ２のドレインパッドＤＰ上に位置し、このドレインパッドＤＰに接続部を介在して接続され、かつ、封止体１の主面から露出されている一方、上記一端側と反対側の他端側が、封止体１の裏面（第２の主面）側に位置し、かつ、封止体１の裏面及び第１の側面から露出されている。
このリード端子３ＤＬとドレインパッドＤＰとを接続する上記接続部４Ａは、図７に示すように、接続層（第１の接続層）４ｍａ、応力緩衝層４ｍｂ及び接続層（第２の接続層）４ｍｃの３層積層構成とされている。
接続部４Ａの接続層４ｍａは、半導体チップ２の裏面のドレインパッドＤＰと、接続部４Ａの応力緩衝層４ｍｂとを良好に接合する機能を有しており、ドレインパッドＤＰと良好に接合され電気的に接続されている。また、接続部４Ａの接続層４ｍｃは、上記リード端子３ＤＬと接続部４Ａの応力緩衝層４ｍｂとを良好に接合する機能を有しており、リード端子３ＤＬと良好に接合され電気的に接続されている。これら接続層４ｍａ，４ｍｃは、封止体１を配線基板に実装する時にリード端子３ＤＬ，３ＳＬ，３ＧＬを配線基板の電極に接続する後述の接着材の融点よりも高い融点を有する金属層または金属化合物層からなる。そのようにしないと封止体１を配線基板に実装する際に接続層４ｍａ，４ｍｃも溶けてしまうからである。ただし、接続層４ｍａ，４ｍｃの融点は、パワートランジスタの動作時の温度や環境・温度サイクル試験等の温度を考慮すると、現状は、例えば２６０℃以上とされている。
接続層４ｍａ，４ｍｃの材料は、例えばCu（銅）、Ag（銀）、Ni（ニッケル）、Au（金）等のうちの少なくとも1つの高融点金属と、Sn-Ag（錫−銀）系、Sn-Cu（錫−銅）系、Sn-Ag-Cu（錫−銀−銅）系、Sn-Zn（錫−亜鉛）系、Sn-Zn-Bi（錫−亜鉛−ビスマス）系、Sn-In（錫−インジウム）系、In-Ag（インジウム−銀）系、In-Cu（インジウム−銅）系、Bi-Sn（ビスマス−錫）系およびBi-In（ビスマス−インジウム）系等のような反応系鉛フリー半田のうちの1つとが、接続時に反応して形成された化合物層で構成されている。上記Sn-Ag系では、Sn-3.5Ag（融点２２１℃）を例示できる。Sn-Ag-Cu系には、Sn-3Ag-0.5Cuを例示できる。また、上記Sn-Zn系には、Sn-9Zn（融点１９８．５℃）を例示できる。また、上記Sn-In系には、48Sn-In、Sn-51In（融点１２０℃）を例示できる。接続層４ｍａ，４ｍｃの厚さは、例えば１０μｍ程度である。
接続層４ｍａ，４ｍｃの上記鉛フリー半田としては、単一金属で構成されるものよりも複数の金属で構成されるものの方が濡れ性が良い。ただし、形成方法の観点からは、２つの金属で構成されるもの（例えばSn-Ag系、Sn-Cu系、Sn-Zn系、In-Ag系、In-Cu系、Bi-Sn系およびBi-In）系）の方が、３つ以上の金属で構成されるもの（例えばSn-Ag-Cu系、Sn-Zn-Bi系、）よりも、組成の制御性が容易なので形成し易い。また、上記鉛フリー半田としてSnを含む材料を使用した場合、CuやAgはAuと比べてSnとの反応速度が速い（さらに、Agの方がCuよりもSnとの反応速度が速い）ので、上記鉛フリー半田としてSnを含む材料を使用した場合、高融点金属としてCuやAgを使用した方が残留応力を低減できる。
上記応力緩衝層４ｍｂは、封止体１を配線基板に実装する時にリード端子３ＤＬ，３ＳＬ，３ＧＬを配線基板の電極に接続する後述の接着材の融点よりも高い融点を有する金属層からなる。その理由は、接続層４ｍａ，４ｍｃと同様の理由からであり、上記応力緩衝層４ｍｂの場合もその融点は、パワートランジスタの動作時の温度や環境性試験（リフロ試験（例えば２６０℃、１０秒×３回程度）、温度サイクル試験（例えば−５５℃（３０min.）／１５０℃（３０min.）１０００サイクル））を考慮し、現状は、例えば２６０℃以上とされている。
また、応力緩衝層４ｍｂは、半導体基板２ＳＵＢを構成するシリコンの熱膨張率（例えば３ｐｐｍ／℃程度）と、リード端子３ＤＬを形成する銅の熱膨張率（例えば１７ｐｐｍ／℃程度）との間の熱膨張率を有する金属層からなる。リード端子（銅）と半導体チップ（シリコン）との熱膨張率の差が大きいため、熱膨張率の大きなリード端子側の伸縮に対して、半導体チップ側が伸縮できないことにより、半導体チップ側にクラックが入ることがある。そこで、本実施の形態１では、このような応力緩衝層４ｍｂを設けることにより、半導体チップ２とリード端子３ＤＬとの熱膨張率の差に起因して発生する熱応力を小さくすることができるので、その熱応力に起因して半導体チップ２にクラックが生じる問題や接続部４Ａに破壊が生じる問題を抑制または防止することができる。
このような応力緩衝層４ｍｂの材料は、例えばCu/インバー合金(Fe-36Ni)/Cu（ＣＩＣ、熱膨張率は、例えば１０ｐｐｍ／℃程度）、Cu/Cu2O複合材、Cu-Mo（銅−モリブデン）合金、Ti（チタン）、Mo（モリブデン）、W（タングステン）のうちのいずれか1種で構成されている。応力緩衝層４ｍｂの厚さは、上記接続層４ｍａ，４ｍｃよりも厚く、例えば１００μｍ程度である。
このように本実施の形態１によれば、接続部４Ａを、上記接続層４ｍａ、応力緩衝層４ｍｂおよび接続層４ｍｃの積層構成としたことにより、接続部４ＡをAu単体で構成する場合に比べて、コストを低減できる。特に、接続層４ｍａ，４ｍｃの上記高融点金属として、CuやAgを使用した場合、高融点金属としてAuを使用した場合に比べてコストをさらに低減できる。
また、接続部４Ａの接続層４ｍａ，４ｍｃが硬く脆い性質を有する化合物であっても、接続層４ｍａ，４ｍｃの間に応力緩衝層４ｍｂを設けたことにより、半導体チップ２とリード端子３ＤＬとの熱膨張率の差に起因して生じる熱応力を応力緩衝層４ｍｂによって緩衝することができるので、その熱応力に起因して半導体チップ２にクラックが生じる問題や接続部４Ａに破壊が生じる問題を抑制または防止することができる。
上記リード端子３ＳＬは、上記パワートランジスタのソース用のリード端子である。また、上記リード端子（第３の導電部材、外部端子）３ＧＬは、上記パワートランジスタのゲート用のリード端子である。これらリード端子３ＳＬ，３ＧＬは、例えば熱伝導率及び電気伝導率の高い銅合金板からなり、その厚さは、例えば０．２ｍｍ程度である。これらリード端子３ＳＬ，３ＧＬは、平坦になっており、封止体１の裏面（第２の主面）及び上記リード端子３ＤＬの第３の部分３ＤＬ３が露出される第１の側面以外の側面から露出されている。このうち、リード端子３ＳＬは、上記リード端子３ＤＬの第３の部分３ＤＬ３が露出される第１の側面に対向する第２の側面から露出され、リード端子３ＧＬは、上記第１、第２の側面に対して交差する第３の側面から露出されている。すなわち、リード端子３ＤＬ，３ＳＬ，３ＧＬは、封止体１のそれぞれ異なる側面から露出されている。
このように本実施の形態１のパワートランジスタは、上記のように封止体１の主面（第１の主面）からリード端子３ＤＬの第１の部分３ＤＬ１が露出され、封止体１の裏面（第２の主面）からリード端子３ＳＬ，３ＧＬが露出する上下両面放熱構造になっている。これにより、半導体チップ２の動作時に発生した熱は、封止体１の上面の面積が広いリード端子３ＤＬの第１の部分３ＤＬ１から効率良く外部に放出することができる上、封止体１の裏面の面積が広いリード端子３ＳＬから効率良く外部に放出することができるので、パワートランジスタの放熱性を向上させることができる。
上記リード端子３ＳＬは、接続部４Ｂを介して半導体チップ２の主面（第２の主面）のソースパッドＳＰと接合され電気的に接続されている。また、上記リード端子３ＧＬは、接続部（第３の接続手段）４Ｃを介して半導体チップ２の主面のゲートパッドＧＰと接合され電気的に接続されている。リード端子３ＳＬの裏面露出面積及びソースパッドＳＰとの接続面積は、リード端子３ＧＬの裏面露出面積及びゲートパッドＧＰとの接続面積よりも大きくなっている。
このように本実施の形態１のパワートランジスタの構成では、リード端子３ＤＬ，３ＳＬ，３ＧＬをドレインパッドＤＰ、ソースパッドＳＰおよびゲートパッドＧＰに接続することにより、半導体チップ２のドレインパッドＤＰ、ソースパッドＳＰ及びゲートパッドＧＰと各リード端子とをボンディングワイヤで電気的に接続する構造と比較して、リード端子３ＤＬ，３ＳＬ，３ＧＬと、それぞれドレインパッドＤＰ、ソースパッドＳＰ及びゲートパッドＧＰとの間の導電経路を短くすることができるので、パワートランジスタのオン抵抗を低減できる。また、リード端子３ＤＬ，３ＳＬ，３ＧＬと、それぞれドレインパッドＤＰ、ソースパッドＳＰ及びゲートパッドＧＰとの間の導電経路に寄生するインダクタンス成分も低減できる。さらに、ワイヤループを無くせるので、半導体チップ２の主面（第２の主面）上における封止体１の樹脂厚を薄くすることができ、パワートランジスタの薄型化を図ることができる。
このリード端子３ＳＬとソースパッドＤＰとを接続する上記接続部４Ｂは、図８に示すように、上記接続層４Ａと同様に、接続層（第１の接続層）４ｍａ、応力緩衝層４ｍｂ及び接続層（第２の接続層）４ｍｃの３層積層構成とされている。なお、上記リード端子３ＧＬとゲートパッドＧＰとを接続する上記接続部４Ｃの構成は接続部４Ｂと同じなので図示および説明を省略する。
この場合、接続部４Ｂの接続層４ｍａは、リード端子３ＳＬと接続部４Ｂの応力緩衝層４ｍｂとを良好に接合する機能を有しており、リード端子３ＳＬと良好に接合され電気的に接続されている。また、接続部４Ｂの接続層４ｍｃは、半導体チップ２のソースパッドＳＰと接続部４Ｂの応力緩衝層４ｍｂとを良好に接合する機能を有しており、ソースパッドＳＰと良好に接合され電気的に接続されている。同様に接続部４Ｃの接続層４ｍａは、リード端子３ＧＬと接続部４Ｃの応力緩衝層４ｍｂとを良好に接合する機能を有しており、リード端子３ＧＬと良好に接合され電気的に接続されている。また、接続部４Ｃの接続層４ｍｃは、半導体チップ２のゲートパッドＧＰと接続部４Ｃの応力緩衝層４ｍｂとを良好に接合する機能を有しており、ゲートパッドＧＰと良好に接合され電気的に接続されている。それ以外の接続部４Ｂ，４Ｃの接続層４ｍａ，４ｍｃ及び応力緩衝層４ｍｂについての構成は、上記接続部４Ａで説明したのと同じなので説明を省略する。
このように本実施の形態１によれば、接続部４Ｂ，４Ｃを、上記接続層４ｍａ、応力緩衝層４ｍｂおよび接続層４ｍｃの積層構成としたことにより、接続部４Ｂ，４ＣをAu単体で構成する場合に比べて、コストを低減できる。特に、接続層４ｍａ，４ｍｃの上記高融点金属として、CuやAgを使用した場合、高融点金属としてAuを使用した場合に比べてコストをさらに低減できる。
また、接続部４Ｂ，４Ｃの接続層４ｍａ，４ｍｃが硬く脆い性質を有する化合物であっても、それらの接続層４ｍａ，４ｍｃの間に応力緩衝層４ｍｂを設けたことにより、半導体チップ２とリード端子３ＳＬ，３ＧＬとの熱膨張率の差に起因して生じる熱応力を応力緩衝層４ｍｂによって緩衝することができるので、その熱応力に起因して半導体チップ２にクラックが生じる問題や接続部４Ｂ，４Ｃに破壊が生じる問題を抑制または防止することができる。
このように構成されたパワートランジスタは、図９に示すように、電子装置の配線基板１５に他の部品と共に半田付け実装される。ドレイン用のリード端子３ＤＬの第３の部分３ＤＬ３、ソース用のリード端子３ＳＬ及びゲート用のリード端子３ＧＬは、配線基板１５の電極１５ａに導電性の上記接着材１６によって電気的にかつ機械的に接続されている。すなわち、本実施の形態１のパワートランジスタは、リード端子３ＤＬの第３の部分３ＤＬ３、リード端子３ＳＬ及びリード端子３ＧＬを封止体１の裏面（第２の主面）に配置した面実装型構造になっている。特に本実施の形態１では、リード端子３ＤＬ，３ＳＬ，３ＧＬが封止体１のそれぞれ異なる側面から露出されているため、封止体１の実装時の半田付けにおいて半田接続の信頼性の向上に必要な半田フィレットの形成が容易である上、目視検査による半田付け良否の確認も容易に行うことができる。上記接着材１６は、例えば鉛フリー組成の半田材からなる。鉛フリー組成の半田材としては、Sn-3Ag-0.5Cu（錫−銀−銅、融点２１７℃程度）、Sn-9Zn（錫−亜鉛、融点１９９℃程度）、Sn-8Zn-3Bi（錫−亜鉛−ビスマス、融点１９０℃程度）、Sn-3.5Ag-0.5Bi-8In（錫−銀−ビスマス−インジウム、融点２０６℃程度）、Sn-3Ag-0.5Cu-7In（錫−銀−銅−インジウム、融点２０６℃程度）等を例示できる。
次に、上記接続部４Ａ，４Ｂ，４Ｃの形成方法の一例を図１０により説明する。なお、上記のように接続部４Ａ，４Ｂ，４Ｃの構成は同じなので、代表として接続部４Ａの形成方法を示し、接続部４Ｂ，４Ｃの形成方法は省略する。
図１０（ａ）は接続部４Ａ形成用の金属箔（複合箔）４をリード端子３ＤＬと半導体チップ２との間に介在させた様子を示した各部材の要部断面図、同図（ｂ）はこれら部材の接合後の様子を示した要部断面図である。
図１０（ａ）の金属箔４は、応力緩衝層４ｍｂと、その上下面に形成された金属層４ｍａ０，４ｍｃ０との３層の積層構成とされている。金属箔４の応力緩衝層４ｍｂは、例えばＣＩＣからなる。すなわち、この応力緩衝層４ｍｂは、例えば、Cuからなる金属層４ｍｂ１と、インバー合金からなる金属層４ｍｂ２と、Cuからなる金属層４ｍｂ３とが順に積層された３層積層構成の金属層からなる。このうちの金属層４ｍｂ１，４ｍｂ３は、接続層４ｍａを形成する上記高融点金属を兼ねる。応力緩衝層４ｍｂの厚さは、例えば１００μｍ程度である。一方、上記金属層４ｍａ０，４ｍｃ０は、上記接続層４ｍａ，４ｍｃ形成用の金属であり、例えばSn等のような低融点（融点が２６０℃よりも低い）鉛フリー半田からなる。この金属層４ｍａ０，４ｍｃ０は、スパッタリング法やメッキ法で形成されており、その厚さはそれぞれ、例えば１０μｍ程度である。
接続部４Ａの形成に際しては、まず、図１０（ａ）に示すように、半導体チップ２のドレインパッドＤＰとリード端子３ＤＬとの間に上記金属箔４を配置し、ドレインパッドＤＰと金属箔４の金属層４ｍａ０とを接触させ、かつ、リード端子３ＤＬと金属箔４の金属層４ｍｃ０とを接触させた状態で、金属箔４を挟み込む。続いて、この状態で、例えば窒素（Ｎ２）を含むガス雰囲気中において、３５０℃〜４００℃、数分程度の条件で熱処理を施すことにより、図１０（ｂ）に示すように、金属箔４の金属層４ｍａ０の金属と応力緩衝層４ｍｂの金属層４ｍｂ１の金属の一部とを溶融させ全化合物化するように反応させて、応力緩衝層４ｍｂとドレインパッドＤＰとの間に接続層４ｍａを形成し、金属箔４の金属層４ｍｃ０の金属と応力緩衝層４ｍｂの金属層４ｍｂ３の金属の一部とを溶融させ全化合物化するように反応させて、応力緩衝層４ｍｂとリード端子３ＤＬとの間に接続層４ｍｃを形成する。この場合、接続層４ｍａ，４ｍｃは、例えば２６０℃以上の高い融点を持つ、例えばSn-Cuの化合物で形成されている。
（実施の形態２）
本実施の形態２では、前記接続部４Ａ，４Ｂ，４Ｃの前記応力緩衝層４ｍｂの材料として柔軟な金属材料を用いる場合について説明する。なお、前記接続部４Ａ，４Ｂ，４Ｃの前記接続層４ｍａ，４ｍｃは前記実施の形態１と同じなので説明を省略する。
本実施の形態２では、前記接続部４Ａ，４Ｂ，４Ｃの前記応力緩衝層４ｍｂが、１００ＭＰａ未満の降伏応力、好ましくは７５ＭＰａ以下の降伏応力を有する金属層とされている。これは、本発明者の検討結果によれば、応力緩衝層として降伏応力が１００ＭＰａ以上の材料を用いると、熱応力を充分に緩衝することができず、半導体チップ２に大きな熱応力がかかるようになり、半導体チップ２にクラックが発生する場合があるのを考慮したものである。本実施の形態２のように、前記接続部４Ａ，４Ｂ，４Ｃの前記応力緩衝層４ｍｂを、１００ＭＰａ未満の降伏応力を有する金属層で構成することにより、接続部４Ａ，４Ｂ，４Ｃに熱応力が生じても、接続部４Ａ，４Ｂ，４Ｃの応力緩衝層４ｍｂが塑性変形することで、半導体チップ２に大きな応力がかからないようにすることができるので、半導体チップのクラックを抑制または防止することができる。また、本実施の形態２の場合、応力緩衝層４ｍｂが柔らかい材料で構成されていることにより、比較的薄い厚さで上記応力緩衝の効果を得ることができるので、応力緩衝層４ｍｂを薄くすることができる。このため、多層構成の接続部４Ａ，４Ｂ，４Ｃの熱抵抗を低減できるので、半導体チップ２の動作時に発生した熱の放散性を向上させることができる。したがって、パワートランジスタの動作信頼性を向上させることができる。これら以外の効果は、前記実施の形態１と同じである。
図１１は応力緩衝層に適した条件（降伏応力およびヤング率）を具備する材料を示している。この図１１から応力緩衝層４ｍｂの材料としては、例えばAl（アルミニウム）、Mg（マグネシウム）、Ag（銀）、Zn（亜鉛）、Cu（銅）、Ni（ニッケル）のうちのいずれか1種で構成することが好ましい。これらの金属は、Au-20Sn等よりも降伏応力が小さく塑性変形し易いので、上記した熱応力の緩衝材として有効に機能するからである。このような応力緩衝機能は、材料のヤング率には大きく依存しないが、ヤング率も小さい材料であることが好ましい。また、本実施の形態２では、応力緩衝層４ｍｂの厚さは、例えば３０μｍ〜２００μｍ程度にすることが好ましい。厚さが３０μｍ未満の場合、熱応力を充分に緩衝できないため、半導体チップ２にクラックが生じる場合がある。一方、厚さが２００μｍ以上の場合、Al、Mg、Ag、Znは、Cuからなるリード端子３ＤＬ，３ＳＬ，３ＧＬよりも熱膨張率が大きいため、熱膨張率の効果が大きくなり、半導体チップ２にクラックが生じる場合があるからである。
なお、本実施の形態２においても、前記接続部４Ａ，４Ｂ，４Ｃの前記応力緩衝層４ｍｂは、前記実施の形態１で説明したのと同様の理由から、封止体１を配線基板に実装する時にリード端子３ＤＬ，３ＳＬ，３ＧＬを配線基板１５の電極１５ａに接続する接着材１６の融点よりも高い融点（前記実施の形態１と同様の理由から、例えば２６０℃以上）を有している。
次に、本実施の形態２の場合の上記接続部４Ａ，４Ｂ，４Ｃの形成方法の一例を図１２により説明する。なお、本実施の形態２の場合も代表として接続部４Ａの形成方法を示し、接続部４Ｂ，４Ｃの形成方法は省略する。
図１２（ａ）は本実施の形態２の場合の接続部４Ａ形成用の金属箔４をリード端子３ＤＬと半導体チップ２との間に介在させた様子を示した各部材の要部断面図、同図（ｂ）はこれら部材の接合後の様子を示した要部断面図である。
図１２（ａ）の金属箔４は、応力緩衝層４ｍｂと、その上面上に積層された金属層４ｍａ１と、さらにその上に積層された金属層４ｍａ０と、応力緩衝層４ｍｂの下面に積層された金属層４ｍｃ１と、さらにその下に積層された金属層４ｍｃ０との５層の積層構成とされている。
金属箔４の応力緩衝層４ｍｂは、例えばAl等のような柔軟な金属からなり、その厚さは、例えば１００μｍ程度である。一方、金属層４ｍａ０，４ｍａ１は、上記接続層４ｍａ形成用の金属であり、金属層４ｍｃ０，４ｍｃ１は、上記接続層４ｍｃ形成用の金属である。応力緩衝層４ｍｂに接している金属層４ｍａ１，４ｍｃ１は、例えばCu等のような高融点金属からなる。この金属層４ｍａ１，４ｍｃ１に接している金属層４ｍａ０，４ｍｃ０は、例えばSn等のような低融点（融点が２６℃よりも低い）の鉛フリー半田からなる。金属層４ｍａ０，４ｍａ１を合わせた厚さ及び金属層４ｍｃ０，４ｍｃ１を合わせた厚さは、例えば１０μｍ程度である。金属層４ｍａ０，４ｍａ１，４ｍｃ０，４ｍｃ１の層厚は、金属層４ｍａ１，４ｍｃ１の高融点金属と、金属層４ｍａ０，４ｍｃ０の低融点金属とが反応して金属間化合物を形成する際に、低融点金属が単相で残らないような量に相当する厚さとすれば良い。低融点金属相が残る状態では、封止体１を配線基板１５上に実装する際の熱処理温度（リフロー温度：２６０℃）で低融点金属が再溶融してしまい、半田フラッシュの発生に繋がる虞があるからである。これら金属層４ｍａ１，４ｍｃ１，４ｍｃ０，４ｍｃ１は、共にスパッタリング法やメッキ法等で形成されている。
本実施の形態２の場合も接続部４Ａの形成方法や条件は、前記実施の形態１の図１０で説明したのとほぼ同じである。本実施の形態２の場合は、上記と同様の熱処理を施すと、図１２（ｂ）に示すように、金属箔４の金属層４ｍａ０の金属と金属層４ｍａ１の金属とが溶融され全化合物化するように反応することで、応力緩衝層４ｍｂとドレインパッドＤＰとの間に接続層４ｍａが形成され、金属箔４の金属層４ｍｃ０の金属と金属層４ｍｃ１の金属とが溶融され全化合物化するように反応することで、応力緩衝層４ｍｂとリード端子３ＤＬとの間に接続層４ｍｃが形成される。この場合、接続層４ｍａ，４ｍｃは、例えば２６０℃以上の高い融点を持つ、例えばSn-Cuの化合物で形成されている。
（実施の形態３）
本実施の形態３では、前記接続部４Ａ，４Ｂ，４Ｃの前記接続層４ｍａ，４ｍｃの材料として高融点鉛フリー半田を用いる場合について説明する。なお、前記接続部４Ａ，４Ｂ，４Ｃの前記応力緩衝層４ｍｂは前記実施の形態１と同じなので説明を省略する。
本実施の形態３では、前記接続部４Ａ，４Ｂ，４Ｃの前記接続層４ｍａ，４ｍｃが、例えば前記接着材１６の融点よりも高い融点（例えば２６０℃以上、４００℃以下）を有する高融点鉛フリー半田からなる。すなわち、接続層４ｍａ，４ｍｃは、例えばAu-Sn（金−錫）系合金、Au-Ge（金−ゲルマニウム）系合金、Au-Si（金−シリコン）系合金、Zn-Al（亜鉛−アルミニウム）系合金、Zn-Al-Ge（亜鉛−アルミニウム−ゲルマニウム）系合金、Bi（ビスマス）、Bi-Ag（ビスマス−銀）系合金、Bi-Cu（ビスマス−銅）系合金またはBi-Ag-Cu（ビスマス−銀−銅）系合金のいずれか１つからなる。これにより、接続部４Ａ，４Ｂ，４Ｃにボイドが残り難くすることができるので、熱抵抗および電気抵抗を低減でき、パワートランジスタの信頼性を向上させることができる。なお、高融点鉛フリー半田の融点の上限を４００℃としているのは、４００℃以上で接続を行うと、銅で形成されたリード端子（リードフレーム）が軟化してしまうからである。
ところで、接続部４Ａ，４Ｂ，４Ｃを高融点鉛フリー半田のみで構成した場合は、高融点鉛フリー半田は硬く脆い性質を有するため熱応力により半導体チップ２にクラックが生じたり、接続部４Ａ，４Ｂ，４Ｃが破壊されたりする場合がある。また、Auを含む場合はコスト上の問題もある。これに対して、本実施の形態３では、接続部４Ａ，４Ｂ，４Ｃに応力緩衝層４ｍｂを設けたことにより、接続層４ｍａ，４ｍｃの材料として硬く脆い性質を有する高融点鉛フリー半田を用いたとしても、半導体チップ２のクラックや接続部４Ａ，４Ｂ，４Ｃの破壊を抑制または防止することができる。また、応力緩衝層４ｍｂを設けることにより、接続層４ｍａ，４ｍｃを薄くすることができるので、接続層４ｍａ，４ｍｃの材料としてAuを含むものを使用する場合であっても、接続部４Ａ，４Ｂ，４Ｃの全体を高融点鉛フリー半田で構成する場合に比べてコストを低減できる。
次に、本実施の形態３の場合の上記接続部４Ａ，４Ｂ，４Ｃの形成方法の一例を図１３により説明する。なお、本実施の形態３の場合も代表として接続部４Ａの形成方法を示し、接続部４Ｂ，４Ｃの形成方法は省略する。
図１３（ａ）は本実施の形態３の場合の接続部４Ａ形成用の金属箔４をリード端子３ＤＬと半導体チップ２との間に介在させた様子を示した各部材の要部断面図、同図（ｂ）はこれら部材の接合後の様子を示した要部断面図である。
図１３（ａ）の金属箔４は、応力緩衝層４ｍｂと、その上下面に積層された金属層４ｍａ２，４ｍｃ２との３層の積層構成とされている。
金属箔４の応力緩衝層４ｍｂは、例えば上記ＣＩＣのような金属からなり、その厚さは、例えば１００μｍ程度である。一方、金属層４ｍａ２，４ｍｃ２は、例えばAu-20Sn（融点：２７８℃）からなり、その厚さは、例えば２０μｍ程度である。接続層４ｍａ２，４ｍｃ２は、共にスパッタリング法やメッキ法等で形成されている。
本実施の形態３の場合も接続部４Ａの形成方法や条件は、前記実施の形態１の図１０で説明したのとほぼ同じである。本実施の形態３の場合は、上記と同様の熱処理を施すと、図１３（ｂ）に示すように、金属箔４の金属層４ｍａ２（すなわち、接続層４ｍａ）とドレインパッドＤＰとが接続され、金属箔４の金属層４ｍｃ２（すなわち、接続層４ｍｃ）がリード端子３ＤＬと接続されて接続部４Ａが形成される。
（実施の形態４）
本実施の形態４では、前記接続部４Ａ，４Ｂ，４Ｃの前記接続層４ｍａ，４ｍｃの材料として前記実施の形態３で説明したのと同様の高融点鉛フリー半田を用い、前記応力緩衝層４ｍｂの材料として前記実施の形態２で説明したのと同様の柔軟な金属を用いる場合について説明する。
本実施の形態４では、前記接続部４Ａ，４Ｂ，４Ｃの前記接続層４ｍａ，４ｍｃが、例えばAu-Sn系合金、Au-Ge系合金、Au-Si系合金、Zn-Al系合金、Zn-Al-Ge系合金、Bi、Bi-Ag系合金、Bi-Cu系合金またはBi-Ag-Cu系合金のいずれか１つからなる。これにより、接続部４Ａ，４Ｂ，４Ｃにボイドが残り難くすることができるので、熱抵抗および電気抵抗を低減でき、パワートランジスタの信頼性を向上させることができる。
また、前記接続部４Ａ，４Ｂ，４Ｃの前記応力緩衝層４ｍｂは、例えばAl、Mg、Ag、Zn、Cu、Niのうちのいずれか1種で構成されている。これにより、接続部４Ａ，４Ｂ，４Ｃに熱応力が生じても、接続部４Ａ，４Ｂ，４Ｃの応力緩衝層４ｍｂが塑性変形することで、半導体チップ２に大きな応力がかからないようにすることができるので、接続層４ｍａ，４ｍｃの材料として硬く脆い性質を有する高融点鉛フリー半田を用いたとしても、半導体チップ２のクラックや接続部４Ａ，４Ｂ，４Ｃの破壊を抑制または防止することができる。また、本実施の形態４の場合、前記実施の形態２と同様に、応力緩衝層４ｍｂを薄くすることができるので、多層構成の接続部４Ａ，４Ｂ，４Ｃの熱抵抗を低減できる。このため、半導体チップ２の動作時に発生した熱の放散性を向上させることができるので、パワートランジスタの動作信頼性を向上させることができる。さらに、応力緩衝層４ｍｂを設けることにより、接続層４ｍａ，４ｍｃを薄くすることができるので、接続層４ｍａ，４ｍｃの材料としてAuを含むものを使用する場合であっても、接続部４Ａ，４Ｂ，４Ｃの全体を高融点鉛フリー半田で構成する場合に比べてコストを低減できる。
なお、本実施の形態４の場合の上記接続部４Ａ，４Ｂ，４Ｃの形成方法は、前記実施の形態３の応力緩衝層４ｍｂの材料が変わるだけで他は同じなので説明を省略する。
（実施の形態５）
例えば前記実施の形態１〜４では、接続部４Ａ〜４Ｃの接続層４ｍａ，４ｍｃの材料が同一であり、接続部４Ａ〜４Ｃの応力緩衝層４ｍｂの材料が同一である場合について説明したが、これに限定されるものではなく種々変更可能であり、何れも部位に応じて異なる材料を用いても構わない。
例えば、現状の実験では、高融点金属と鉛フリー半田が反応して形成される接続層４ｍａ，４ｍｃに関しては、金属間化合物として、低融点の金属としてSnを、高融点の金属としてCuを用いた場合には、半導体チップ２側には、Cu-Sn化合物(Cu6Sn5、Cu3Sn)、Cu-Ni-Sn化合物が、Cuフレーム（リード端子３ＤＬ，３ＳＬ，３ＧＬ）側にはCu-Sn化合物(Cu6Sn5、Cu3Sn)が形成されていることが確認されている。
Cu+Sn-3Ag-0.5Cuで形成される相としては、半導体チップ２側にはCu-Sn化合物(Cu6Sn5、Cu3Sn)、Ag-Sn化合物(Ag3Sn)、Cu-Ni-Sn化合物が、Cuフレーム（リード端子３ＤＬ，３ＳＬ，３ＧＬ）側にはCu-Sn化合物(Cu6Sn5、Cu3Sn)、Ag-Sn化合物(Ag3Sn)の相が確認されている。
Cu+Sn-6Znで形成される相としては、半導体チップ２側には、Cu-Sn化合物(Cu6Sn5、Cu3Sn)、Cu-Zn化合物が、Cuフレーム（リード端子３ＤＬ，３ＳＬ，３ＧＬ）側には、Cu-Zn化合物、Cu-Sn化合物(Cu6Sn5、Cu3Sn)の相が確認されている。
Au+Snで形成される相としては、半導体チップ２側にはAu-Sn化合物の相が、Cuフレーム（リード端子３ＤＬ，３ＳＬ，３ＧＬ）側にはAu-Sn化合物、Cu-Sn化合物(Cu6Sn5、Cu3Sn)の相が確認されている。
Ni+Snで形成される相としては、半導体チップ２側にはNi-Sn化合物の相が、Cuフレーム（リード端子３ＤＬ，３ＳＬ，３ＧＬ）側にはNi-Sn化合物、Cu-Sn化合物(Cu6Sn5、Cu3Sn)、Ni-Cu-Sn化合物の相が確認されている。
Ag＋Snで形成される相としては、半導体チップ２側にはAg-Sn化合物(Ag3Sn)、Ag-rich hcp相が、Cuフレーム（リード端子３ＤＬ，３ＳＬ，３ＧＬ）側にはAg-Sn化合物(Ag3Sn)、Ag-rich hcp相、Cu-Sn化合物(Cu6Sn5、Cu3Sn)相が確認されている。
Cu+In-48Snで形成される相としては、半導体チップ２側にはCu-Sn化合物(Cu6Sn5、Cu3Sn)、In-Cu化合物、In-Sn-Cu化合物の相が、Cuフレーム（リード端子３ＤＬ，３ＳＬ，３ＧＬ）側にはCu-Sn化合物(Cu6Sn5、Cu3Sn)、In-Cu化合物、In-Sn-Cu化合物の相が確認されている。
Ag+Bi-43Snで形成される相としては、半導体チップ２側にはAg-Sn化合物(Ag3Sn)、Ag-rich hcp相、Biの相が、Cuフレーム（リード端子３ＤＬ，３ＳＬ，３ＧＬ）側にはAg-Sn化合物(Ag3Sn)、Ag-rich hcp相、Bi、Cu-Sn化合物(Cu6Sn5、Cu3Sn)の相が確認されている。
（実施の形態６）
本実施の形態６では、前記実施の形態１〜５のパワートランジスタの製造方法の一例について、図１４及び図１５を参照しながら説明する。なお、図１４はパワートランジスタの製造フロー図、図１５はパワートランジスタの製造工程中の説明図である。図１５（ａ）〜（ｆ）の各々の上段は単位パワートランジスタ領域の平面図、図１５（ａ）〜（ｃ）の各々の下段は各々の上段のＸ１−Ｘ１線の断面図、図１５（ｄ）〜（ｆ）の各々の下段は各々の上段の側面図を示している。
まず、パワートランジスタの製造においては、第１及び第２のリードフレームＬＦ１，ＬＦ２と、半導体チップ２とを用意する。
第１及び第２のリードフレームＬＦ１，ＬＦ２は、例えば厚さが０．２ｍｍ程度の銅合金板からなる。第１のリードフレームＬＦ１には、複数のリード端子３ＤＬが互いに一体的に接続された状態で繰り返し配置されている。各リード端子３ＤＬは、１つの半導体チップ２が接続される部分であり、この段階で前記した折り曲げ構成を有している。上記第２のリードフレームＬＦ２には、複数のリード端子３ＳＬ，３ＧＬの単位が互いに一体的に接続された状態で繰り返し配置されている。上記半導体チップ２の主面には、ソースパッドＳＰおよびゲートパッドＧＰが露出され、半導体チップ２の裏面には、ドレインパッドＤＰが露出されている。
続いて、図１５（ａ）に示すように、上記第１のリードフレームＬＦ１のリード端子３ＤＬの第１の部分３ＤＬ１のチップ搭載面上に前記金属箔４を介して半導体チップ２を搭載する（図１４のＳ１０１）。この時、金属箔４の一方の主面はリード端子３ＤＬのチップ搭載面に接触した状態とされ、金属箔４の上記一方の主面の反対側の他方の主面は半導体チップ２の裏面（第１の主面）のドレインパッドＤＰと接触した状態とされているが、この段階では部材間の接続はなされていない。
続いて、図１５（ｂ）に示すように、半導体チップ２の主面（第２の主面）上に、上記と同様に金属箔４を介して、上記第２のリードフレームＬＦ２のリード端子３ＳＬ，３ＧＬを搭載する（図１４のＳ１０２）。リード端子３ＳＬは、半導体チップ２のソースパッドＳＰに、リード端子３ＧＬの先端は、半導体チップ２のゲートパッドＧＰにそれぞれ対向するように搭載されている。この段階でも部材間の接続はなされていない。なお、上記の処理を第１及び第２のリードフレームＬＦ１，ＬＦ２の複数の単位領域に対して行う。
その後、これを、例えば、Ｎ２＋１５％Ｈ２ガス雰囲気中において、３５０〜４００℃、３〜１０分でリフロー（熱処理）することにより、図１５（ｃ）に示すように、各単位領域において、半導体チップ２のドレインパッドＤＰとリード端子３ＤＬとを接続部４Ａを介して接続し、半導体チップ２のソースパッドＳＰとリード端子３ＳＬとを接続部４Ｂを介して接続し、半導体チップ２のゲートパッドＧＰとリード端子３ＧＬとを接続部４Ｃを介して接続する（図１４のＳ１０３）。
次いで、図１５（ｄ）に示すように、封止体1を形成する（図１４のＳ１０４）。即ち、第１及び第２のリードフレームＬＦ１，ＬＦ２のリード端子３ＤＬ，３ＳＬ，３ＧＬの外表面の一部が露出するように、リードフレームＬＦ１，ＬＦ２、半導体チップ２及び接続部４Ａ，４Ｂ，４Ｃを絶縁性樹脂で覆って封止体１を形成する。この封止体１の形成処理では、トランスファモールディング装置の成形金型の下型と上型との間に組み立てが終了したリードフレームＬＦ１，ＬＦ２等を型締めした後、トランスファーモールディング装置のゲートからキャビティ内に絶縁性樹脂を圧入し、その絶縁性樹脂をポストキュアベークにより硬化させる（図１４のＳ１０５）。
封止体１は側面が４面となる四角形体になっている。リード端子３ＤＬ，３ＳＬ，３ＧＬの各々の端部は、封止体１の互いに異なる３辺の側面からそれぞれ突出している構造になる。このため、トランスファモールディング時、成形金型のキャビティの両側または両端にそれぞれリード端子３ＤＬ，３ＳＬが突出し、このリード端子３ＤＬ，３ＳＬは下型と上型によって確実にクランプされる。この結果、各リード端子３ＤＬ，３ＳＬ，３ＧＬはキャビティの底面または天井面側のシートに密着することになり、外部に露出するリード端子３ＤＬ，３ＳＬ，３ＧＬの露出面に樹脂が漏れ出なくなるようにすることができる。また、この段階では、封止体１の樹脂を上下のリードフレームＬＦ１，ＬＦ２より少し厚く封止することにより、モールド・クランプによるチップ・クラック、半田クラックを抑止することができる。
次いで、例えば液体ホーニング等の方法により、上下に突出した封止体１の樹脂を除去し、図１５（ｅ）に示すように、リード端子３ＤＬの上面、リード端子３ＳＬ，３ＧＬの下面を封止体１の外部に露出させる（図１４のＳ１０６）。続いて、メッキ処理を施すことにより、封止体１から露出するリード端子３ＤＬ，３ＳＬ，３ＧＬの表面に実装用のメッキ膜を形成する（図１４のＳ１０７）。メッキ膜としては、例えばＳｎＢｉ膜を形成する。その後、リードフレームＬＦ１，ＬＦ２の不要部分を切断除去（図１４のＳ１０８）することにより、図１、図２、図４及び図５等に示したようなパワートランジスタを製造する。図１５（ｆ）は、リードフレームＬＦ１，ＬＦ２の不要部分を切断除去した図である。即ち、図１５（ｆ）は、リード端子３ＤＬ，３ＳＬ，３ＧＬの一端とリードフレームＬＦ１，ＬＦ２との連結部を切断除去した図である。リード端子３ＤＬ，３ＳＬ，３ＧＬの先端は封止体１の側面から０．１〜０．２ｍｍ程度とわずかに突出されている。リード端子３ＤＬ，３ＳＬ，３ＧＬはそれぞれドレイン、ソース、ゲート電極端子になる。
（実施の形態７）
本実施の形態７では、前記実施の形態１〜５のパワートランジスタの製造方法であって、前記接続部４Ａ〜４Ｃ形成用の金属箔４をスクラブにより接合する方法を用いる例を説明する。
金属箔４を接合する方法にスクラブ法を用いた方法がある。この方法は、金属箔４の一方の主面を被接合部材に押し付け、かつ、所望の熱を加えた状態で、金属箔４を被接合部材の被接合面に対して水平な方向に小刻みに往復移動させることで金属箔と被接合部材とを接合させる方法である。このスクラブ法を用いた場合、金属箔４と被接合部材との間のボイドの排出性を向上させることができる。
しかし、この方法を金属箔４の接合に使用すると、金属箔４の被接合部材に接触する一方の主面とは反対側の他方の主面の金属層が溶融し、その金属層での化合物化が進むため、その金属層側に他の接合部材を接合しようとした時に接合が困難になってしまう場合がある。このため、スクラブ法を用いることが懸念されている。
そこで、本実施の形態７では、金属箔４の上下の主面の金属層を融点の異なる材料で構成するようにした。すなわち、金属箔４において先に接合される側の金属層の融点を、後に接合される側の金属層の融点よりも低くした。これにより、金属箔４の一方の主面をスクラブ法により被接合部材に接合した後に、金属箔４の他方の主面に他の接合部材を良好に接合することができる。また、スクラブ法を用いることができるので、金属箔４と被接合部材との間のボイドの排出性を向上させることができ、ボイドを低減できる。
次に、本実施の形態７のパワートランジスタの製造方法の一例を図１６〜図２６によって説明する。
まず、図１６（ａ）〜（ｃ）は、金属箔４の一例の要部断面図を示している。図１６（ａ）の金属箔４では、金属層４ｍａ０，４ｍｃ０が、前記実施の形態１，２で説明した反応系の鉛フリー半田で形成され、応力緩衝層４ｍｂが前記実施の形態１で説明した材料で形成されている。ただし、ここでの金属箔４の金属層４ｍｃ０の融点は、金属層４ｍａ０の融点よりも低くなっている。具体的には、金属層４ｍｃ０の材料は、例えばSn-In系のSn-51In（融点：１２０℃）またはSn-Zn系のSn-9Zn（融点：１９８.５℃）とされ、金属層４ｍａ０の材料は、例えばSn系のSn（融点：２３２℃）またはSn-Ag系のSn-3.5Ag（融点：２２１℃）とされている。この他、金属層４ｍｃ０の材料としては、例えばIn系、Sn-Zn-Bi系、In-Ag系またはIn-Cu系から選択でき、それよりも融点の高い金属層４ｍａ０の材料としては、例えばSn-Cu系、Sn-Ag-Cu系、Bi-Sn系およびBi-In系から選択できる。
図１６（ｂ）の金属箔４では、金属層４ｍａ０，４ｍｃ０が、前記実施の形態１，２で説明した反応系の鉛フリー半田で形成され、金属層４ｍａ1，４ｍｃ1が、前記実施の形態２で説明した高融点金属で形成され、応力緩衝層４ｍｂが前記実施の形態２，４で説明した柔軟な金属材料で形成されている。ただし、ここでの金属箔４の金属層４ｍｃ０の融点は、金属層４ｍａ０の融点よりも低くなっている。具体的な金属層４ｍａ０，４ｍｃ０の材料は、図１６（ａ）で説明したのと同じである。
図１６（ｃ）の金属箔４では、金属層４ｍｃ０が、前記実施の形態１，２で説明した反応系の鉛フリー半田で形成され、金属層４ｍｃ1が、前記実施の形態２で説明した高融点金属で形成され、金属層４ｍａ２が、前記実施の形態３，４で説明した高融点鉛フリー半田で形成され、応力緩衝層４ｍｂが前記実施の形態２，４で説明した柔軟な金属材料で形成されている。この場合、金属箔４の金属層４ｍｃ０の融点は、金属層４ｍａ２の融点よりも低くなっている。金属層４ｍｃ０の具体的な材料は、前記実施の形態１，２で説明したのと同じであり、金属層４ｍａ２の具体的な材料は、前記実施の形態３，４で説明したのと同じである。
続いて、図１７（ａ）に示すように、第１のリードフレームＬＦ１を金属箔搭載用のマウンタの載置台に載せた後、加熱を開始する。この時の処理室内は、窒素（Ｎ２）を含むガス雰囲気とする。続いて、上記金属箔４（以下、図１６（ａ）の金属箔４を例示する）を真空吸着ノズル２０により真空吸引し、リードフレームＬＦ１のリード端子３ＤＬの第１の部分３ＤＬ１のチップ搭載面の直上に移送する。この際、金属箔４の金属層４ｍａ０の上面は真空吸着ノズル２０の吸着面に接触しており、金属箔４の金属層４ｍｃ０の下面は、リード端子３ＤＬの第１の部分３ＤＬ１のチップ搭載面に対向している。続いて、金属箔４とリード端子３ＤＬの第１の部分３ＤＬ１との平面的な位置合わせを行った後、金属箔４をスクラブ法によりリード端子３ＤＬに接合する。すなわち、図１７（ｂ）に示すように、真空吸着ノズル２０を下降することで金属箔４を第１のリードフレームＬＦ１のリード端子３ＤＬに対して所望の圧力を加えた状態で押し付けた後、その状態のまま金属箔４をリード端子３ＤＬのチップ搭載面に水平な方向に小刻みに往復移動させることで、図１７（ｃ）に示すように、金属箔４をリード端子３ＤＬに接合する。この時の加熱処理温度は、上記金属箔４の金属層４ｍｃ０が溶け、金属層４ｍａ０が溶けない温度とする。これにより、金属箔４の金属層４ｍｃ０のみが溶融し前記したような化合物化が進み接続層４ｍｃが形成されて金属箔４がリード端子３ＤＬとしっかりと接合する一方で、金属箔４の金属層４ｍａ０は溶融することもないし化合物化することもない。このように、金属箔４をスクラブ法によりリード端子３ＤＬに接合できるので、金属箔４とリード端子３ＤＬとの間のボイドの排出性を向上させることができる。
続いて、図１８（ａ）に示すように、上記半導体チップ２を角錐コレット２１により真空吸引し、リードフレームＬＦ１のリード端子３ＤＬに接合された金属箔４の直上に移送する。この際、半導体チップ２の裏面（第１の主面）のドレインパッドＤＰは、金属箔４の金属層４ｍａに対向している。続いて、半導体チップ２と金属箔４との平面的な位置合わせを行った後、半導体チップ２をスクラブ法により金属箔４に接合する。すなわち、図１８（ｂ）に示すように、角錐コレット２１を下降することで半導体チップ２を金属箔４に対して所望の圧力を加えた状態で押し付けた後、その状態のまま半導体チップ２をリード端子３ＤＬのチップ搭載面に水平な方向に小刻みに往復移動させることで、図１８（ｃ）に示すように、半導体チップ２のドレインパッドＤＰと金属箔４とを接合する。この時の加熱処理温度は、上記金属箔４の金属層４ｍａ０が溶ける温度とする。これにより、金属箔４の金属層４ｍａ０が溶融し前記化合物化が進み接続層４ｍａが形成されて金属箔４が半導体チップ２のドレインパッドＤＰとしっかりと接合する。すなわち、半導体チップ２がリード端子３ＤＬと電気的に接続される。この際、金属箔４の接続層４ｍｃは既に化合物化され融点が高くなっているので、溶けてしまうことも無い。このように、半導体チップ２をスクラブ法により金属箔４に接合できるので、半導体チップ２のドレインパッドＤＰと金属箔４との間のボイドの排出性を向上させることができる。
続いて、図１９（ａ）に示すように、上記と同様にスクラブ法により、半導体チップ２の主面（第２の主面）のソースパッドＳＰおよびゲートパッドＧＰに、金属箔４を接合する。その後、図１９（ｂ）に示すように、上記と同様のスクラブ法により、半導体チップ２の主面上に接合された金属箔４に、第２のリードフレームＬＦ２のリード端子３ＳＬ，３ＧＬを接合する。これにより、ソースパッドＳＰおよびゲートパッドＧＰと金属箔４との間と、リード端子３ＳＬ，３ＧＬと金属箔４との間のボイドの排出性を向上させることができる。これ以降は、前記実施の形態６と同じなので説明を省略する。
このように、本実施の形態７では、接続部４Ａ，４Ｂ，４Ｃでのボイドを低減できるので、接続部４Ａ，４Ｂ，４Ｃでの熱抵抗および電気抵抗を低減できる。したがって、大電流を使用し高い放熱性を必要とするパワートランジスタの動作信頼性を向上させることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば前記実施の形態１〜７では、リード端子３ＤＬ，３ＳＬ，３ＧＬ、第１及び第２のリードフレームＬＦ１，ＬＦ２が銅で形成されている場合について説明したが、これに限定されるものではなく、例えば４２アロイ（Fe-42Ni）を用いても良い。４２アロイの場合、シリコンとの間の熱膨張率の差が、銅とシリコンとの間の熱膨張率の差よりも小さいものの、本実施の形態の構成を適用することにより、半導体チップのクラックや接続部４Ａ，４Ｂ，４Ｃの破壊を抑制または防止できる。
また、前記実施の形態１〜７では、半導体チップに縦型のパワーＭＯＳＦＥＴが形成されている場合について説明したが、これに限定されるものではなく、例えば半導体基板の主面に形成されたソース、ドレイン間において、前記半導体基板の主面に沿うようにチャネルが形成される横型のパワーＭＯＳＦＥＴが半導体チップに形成されているものにも適用できる。
本発明は、半導体装置の製造業に適用できる。
本発明の一実施の形態である半導体装置の封止体の上面の平面図である。 図１の半導体装置の封止体の下面の平面図である。 半導体装置の封止体の下面側から見た内部構造を示す平面図である。 図２のＹ１−Ｙ１線の断面図である。 図２のＹ２−Ｙ２線の断面図である。 図１等の封止体内の半導体チップに形成されたトランジスタセルの一例の断面図である。 図１等の半導体装置のドレイン用のリード端子と半導体チップのドレインパッドとを接続する接続部の拡大断面図である。 図１等の半導体装置のソース用のリード端子と半導体チップのソースパッドとを接続する接続部の拡大断面図である。 半導体装置の実装時の断面図である。 （ａ）は図１等の半導体装置のドレイン用のリード端子と半導体チップのドレインパッドとを接続する接続部形成用の金属箔をドレイン用のリード端子と半導体チップ２の間に介在させた様子を示した各部材の要部断面図であり、（ｂ）はこれら部材の接合後の様子を示した要部断面図である。 応力緩衝層に適した条件（降伏応力およびヤング率）を具備する材料を示す説明図である。 （ａ）は本発明の他の実施の形態である半導体装置の接続部形成用の金属箔をリード端子と半導体チップとの間に介在させた様子を示した各部材の要部断面図、（ｂ）はこれら部材の接合後の様子を示した要部断面図である。 （ａ）は本発明の他の実施の形態である半導体装置の接続部形成用の金属箔をリード端子と半導体チップとの間に介在させた様子を示した各部材の要部断面図、（ｂ）はこれら部材の接合後の様子を示した要部断面図である。 本発明の一実施の形態である半導体装置の製造フロー図である。 （ａ）〜（ｆ）は本発明の一実施の形態である半導体装置の製造工程中の様子を示す説明図である。 （ａ）〜（ｃ）は本発明の一実施の形態である半導体装置の製造に使用する金属箔の一例の要部断面図である。 （ａ），（ｂ）は本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。 （ａ）〜（ｃ）は図１７に続く半導体装置の製造工程中の要部断面図である。 （ａ），（ｂ）は図１８に続く半導体装置の製造工程中の要部断面図である。
符号の説明
１ 封止体
２ 半導体チップ
２ＳＵＢ 半導体基板
２ＥＰ エピタキシャル層
３ＤＬ リード端子（第１の導電部材）
３ＳＬ リード端子（第２の導電部材）
３ＧＬ リード端子（第３の導電部材）
４Ａ 接続部（第１の接続手段）
４Ｂ 接続部（第２の接続手段）
４Ｃ 接続部（第３の接続手段）
４ｍａ 接続層
４ｍａ０ 金属層
４ｍａ１ 金属層
４ｍａ２ 金属層
４ｍｂ 応力緩衝層
４ｍｂ１〜４ｍｂ３ 金属層
４ｍｃ 接続層
４ｍｃ０ 金属層
４ｍｃ１ 金属層
５ｐ ｐ型の半導体領域
６ｎ ｎ＋型の半導体領域
７ 溝
８ ゲート絶縁膜
９ ゲート電極
１０ 絶縁層
１１ コンタクトホール
１２ 溝
１３ｐ ｐ＋型の半導体領域
１５ 配線基板
１５ａ 電極
１６ 接着材
２０ 真空吸着ノズル
２１ 角錐コレット
ＤＰ ドレインパッド（第１の電極）
ＳＰ ソースパッド（第２の電極）
ＧＰ ゲートパッド（第３の電極）
Ｑ１ パワーＭＩＳＦＥＴ
Ｄｐ 内部ダイオード

Claims (15)

  1. 互いに反対側に位置する第１及び第２の主面と、前記第１の主面に形成された第１の電極と、前記第２の主面に形成された第２及び第３の電極とを有する半導体チップと、
    前記半導体チップを封止する樹脂封止体であって、互いに反対側に位置する第１及び第２の主面を有し、前記樹脂封止体の第１の主面が前記半導体チップの第１の主面側に位置し、前記樹脂封止体の第２の主面が前記半導体チップの第２の主面側に位置する樹脂封止体と、
    一端側が前記半導体チップの第１の電極上に位置し、かつ前記半導体チップの第１の電極に第１の接続手段を介在して接続され、前記一端側に対して反対側の他端側が前記一端側よりも前記樹脂封止体の第２の主面側に位置し、かつ前記樹脂封止体から露出し、前記樹脂封止体の第１の側面側に位置する第１の導電部材と、
    前記半導体チップの第２の電極に第２の接続手段を介在して接続された第２の導電部材及び前記半導体チップの第３の電極に第３の接続手段を介在して接続された第３の導電部材とを有し、
    前記第１の導電部材の前記一端側は、前記樹脂封止体の第１の主面から露出し、
    前記第２及び第３の導電部材は、前記樹脂封止体の第２の主面及び前記第１の側面以外の他の３つの側面のうちのそれぞれ異なる側面から露出し、
    前記第１、第２及び第３の接続手段は、前記第１、第２及び第３の導電部材と前記半導体チップとの熱膨張率差により生じる熱応力を緩衝する機能を持つ応力緩衝層と、前記応力緩衝層の前記半導体チップ側に形成され、前記応力緩衝層と前記半導体チップの第１、第２及び第３の電極とを接続する機能を持つ第１の接続層と、前記応力緩衝層の前記第１、第２及び第３の導電部材側に形成され、前記応力緩衝層と前記第１、第２及び第３の導電部材とを接続する機能を持つ第２の接続層とを有することを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第１及び第２の接続層は、前記第１、第２及び第３の導電部材を配線基板の電極に接続する接着材の融点よりも高い融点を有する金属層または金属層化合物層であり、
    前記応力緩衝層は、前記第１、第２及び第３の導電部材を配線基板の電極に接続する接着材の融点よりも高い融点を有し、かつ、前記半導体チップの熱膨張係数と、前記第１、第２及び第３の導電部材の熱膨張係数との間の熱膨張係数を有する金属層、または前記第１、第２及び第３の導電部材を配線基板の電極に接続する接着材の融点よりも高い融点を有し、かつ、100ＭＰａ未満の降伏応力を有する金属層であることを特徴とする半導体装置。
  3. 請求項２記載の半導体装置において、
    前記第１及び第２の接続層が、260℃以上の融点を有する金属間化合物層であり、Sn、In、Sn-Ag系、Sn-Cu系、Sn-Ag-Cu系、Sn-Zn系、Sn-Zn-Bi系、Sn-In系、In-Ag系、In-Cu系、Bi-Sn系およびBi-In系の鉛フリー半田のうちの１つと、Cu、Ag、Ni、Auのうちの少なくとも１つの金属とが、接続時に反応して形成されていることを特徴とする半導体装置。
  4. 請求項２記載の半導体装置において、
    前記第１及び第２の接続層が、260℃以上400℃以下の融点を有する鉛フリー半田層であり、前記鉛フリー半田層が、Au-Sn系合金、Au-Ge系合金、Au-Si系合金、Zn-Al系合金、Zn-Al-Ge系合金、Bi、Bi-Ag系合金、Bi-Cu系合金、Bi-Ag-Cu系合金のいずれか１つからなることを特徴とする半導体装置。
  5. 請求項２〜４のいずれか１項に記載の半導体装置において、
    前記応力緩衝層は、260℃以上の融点を有する金属層であり、Cu/インバー合金/Cu複合材、Cu/Cu2O複合材、Cu-Mo合金、Ti、Mo、Wのうちのいずれか１種からなることを特徴とする半導体装置。
  6. 請求項２〜４のいずれか１項に記載の半導体装置において、
    前記応力緩衝層は、260℃以上の融点を有する金属層であり、Al、Mg、Ag、Zn、Cu、Niのうちのいずれか１種からなることを特徴とする半導体装置。
  7. 請求項１〜６のいずれか１項に記載の半導体装置において、
    前記第２及び第３の導電部材は、前記樹脂封止体の側面から突出していることを特徴とする半導体装置。
  8. 請求項１〜６のいずれか１項に記載の半導体装置において、
    前記第１の導電部材の他端側は、前記樹脂封止体の前記第２の主面及び前記第１の側面から露出していることを特徴とする半導体装置。
  9. 請求項１〜６のいずれか１項に記載の半導体装置において、
    前記第１の導電部材は、一部が前記半導体チップの第１の電極上に位置し、かつ他の一部が前記半導体チップの外側に突出する第１の部分と、
    前記第１の部分と一体に形成された第２の部分と、
    前記第２の部分と一体に形成され、かつ前記第１の部分よりも前記樹脂封止体の第２の主面側に位置する第３の部分とを有し、
    前記第１の部分は、前記樹脂封止体の第１の主面から露出し、
    前記第３の部分は、前記樹脂封止体から露出していることを特徴とする半導体装置。
  10. 請求項９記載の半導体装置において、
    前記第２の部分は、前記第１の部分と前記第３の部分とを前記樹脂封止体の厚さ方向に離間させるオフセット部であることを特徴とする半導体装置。
  11. 請求項１〜６のいずれか１項に記載の半導体装置において、
    前記第１の導電部材は、一部が前記半導体チップの第１の電極上に位置し、かつ他の一部が前記半導体チップの外側に突出する第１の部分と、
    前記第１の部分から前記樹脂封止体の第２の主面側に折れ曲がる第２の部分と、
    前記第２の部分から前記第１の部分の突出方向と同一方向に延びる第３の部分とを有し、
    前記第１の部分は、前記樹脂封止体の第１の主面から露出し、
    前記第３の部分は、前記樹脂封止体から露出していることを特徴とする半導体装置。
  12. 請求項１〜６のいずれか１項に記載の半導体装置において、
    前記半導体チップの第１の電極は、ドレイン電極であり、
    前記半導体チップの第２の電極は、ソース電極であり、
    前記半導体チップの第３の電極は、ゲート電極であることを特徴とする半導体装置。
  13. 互いに反対側に位置する第１及び第２の主面と、前記第１の主面に形成された第１の電極と、前記第２の主面に形成された第２及び第３の電極とを有する半導体チップと、
    前記半導体チップを封止する樹脂封止体であって、互いに反対側に位置する第１及び第２の主面を有し、前記樹脂封止体の第１の主面が前記半導体チップの第１の主面側に位置し、前記樹脂封止体の第２の主面が前記半導体チップの第２の主面側に位置する樹脂封止体と、
    前記半導体チップの第１の電極に第１の接続手段を介在して接続された第１の部分と、前記第１の部分と一体に形成された第２の部分と、前記第２の部分と一体に形成され、かつ前記第１の部分よりも前記樹脂封止体の第２の主面側に位置する第３の部分とを有する第１の導電部材と、
    前記半導体チップの第２の電極に第２の接続手段を介在して接続された第２の導電部材と、前記半導体チップの第３の電極に第３の接続手段を介在して接続された第３の導電部材とを有する半導体装置の製造方法であって、
    前記第１、第２及び第３の接続手段は、前記第１、第２及び第３の導電部材と前記半導体チップとの熱膨張率差により生じる熱応力を緩衝する機能を持つ応力緩衝層と、前記応力緩衝層の前記半導体チップ側に形成され、前記応力緩衝層と前記半導体チップの第１、第２及び第３の電極とを接続する機能を持つ第１の接続層形成用の金属層と、前記応力緩衝層の前記第１、第２及び第３の導電部材側に形成され、前記応力緩衝層と前記第１、第２及び第３の導電部材とを接続する機能を持つ第２の接続層形成用の金属層とを有する金属箔を用いて形成し、
    前記第１の導電部材の第１の部分が前記樹脂封止体の第１の主面から露出し、前記第１の導電部材の第２の部分が前記樹脂封止体の内部に位置し、前記第１の導電部材の第３の部分が前記樹脂封止体から露出して、前記樹脂封止体の第１の側面側に位置し、かつ前記第２及び第３の導電部材が前記樹脂封止体の前記第２の主面及び前記第１の側面以外の他の３つの側面のうちのそれぞれ異なる側面から露出する前記樹脂封止体を形成することを特徴とする半導体装置の製造方法。
  14. （ａ）第１の主面及びその反対側の第２の主面を持ち、前記第１の主面に第１の電極を持ち、かつ、前記第２の主面に第２及び第３の電極を持つ半導体チップを用意する工程、
    （ｂ）第１の部分と、前記第１の部分に対して一体的に形成され、前記第１の部分の前記半導体チップの搭載面に対して交差する方向に延びる第２の部分と、前記第２の部分に対して一体的に形成され、前記第２の部分の延在方向に対して交差する方向に延びる第３の部分とを有する第１の導電部材を持つ第１のリードフレームを用意する工程、
    （ｃ）第２の導電部材と、これに対して一体的に形成された第３の導電部材とを持つ第２のリードフレームを用意する工程、
    （ｄ）前記第１、第２及び第３の導電部材と前記半導体チップとの熱膨張率差により生じる熱応力を緩衝する機能を持つ応力緩衝層と、前記応力緩衝層の第１の主面に接触した状態で積層された第１の接続層形成用の金属層と、前記応力緩衝層の前記第１の主面の反対側の第２の主面に接触した状態で積層された第２の接続層形成用の金属層とを有する第１、第２及び第３の金属箔を用意する工程、
    （ｅ）前記半導体チップの第１の電極を前記第１の金属箔により形成される第１の接続手段を介して前記第１の導電部材の第１の部分の前記搭載面に接合する工程、
    （ｆ）前記半導体チップの第２電極を前記第２の金属箔により形成される第２の接続手段を介して前記第２の導電部材に接合し、かつ、前記半導体チップの第３の電極を前記第３の金属箔により形成される第３の接続手段を介して前記第３の導電部材に接合する工程、
    （ｇ）前記半導体チップ、前記第１の導電部材、前記第２の導電部材及び前記第３の導電部材を樹脂封止体により封止する工程、
    （ｈ）前記樹脂封止体の一部を除去し、前記第１、第２及び第３の導電部材の一部を前記樹脂封止体から露出させる工程、
    （ｉ）前記第１及び第２のリードフレームの一部を切断することにより、前記樹脂封止体を前記第１及び第２のリードフレームから切り離す工程を有し、
    前記（ｉ）工程後の前記樹脂封止体は、
    前記第１の導電部材の第１の部分の一部が前記樹脂封止体の第１の主面から露出され、前記第１の導電部材の第２の部分が前記樹脂封止体に内包され、前記第１の導電部材の第３の部分の一部が前記樹脂封止体の前記第１の主面に対して反対側の第２の主面および前記第１の主面に対して交差する第１の側面から露出され、
    前記第２及び第３の導電部材の一部は、前記樹脂封止体の前記第２の主面及び前記第１の側面以外の他の３つの側面のうちのそれぞれ異なる側面から露出されている構成を有することを特徴とする半導体装置の製造方法。
  15. （ａ）第１の主面及びその反対側の第２の主面を持ち、前記第１の主面に第１の電極を持ち、かつ、前記第２の主面に第２及び第３の電極を持つ半導体チップを用意する工程、
    （ｂ）第１の部分と、前記第１の部分に対して一体的に形成され、前記第１の部分の前記半導体チップの搭載面に対して交差する方向に延びる第２の部分と、前記第２の部分に対して一体的に形成され、前記第２の部分の延在方向に対して交差する方向に延びる第３の部分とを有する第１の導電部材を持つ第１のリードフレームを用意する工程、
    （ｃ）第２の導電部材と、これに対して一体的に形成された第３の導電部材とを持つ第２のリードフレームを用意する工程、
    （ｄ）前記第１、第２及び第３の導電部材と前記半導体チップとの熱膨張率差により生じる熱応力を緩衝する機能を持つ応力緩衝層と、前記応力緩衝層の第１の主面に接触した状態で積層され、第１の融点を持つ第１の接続層形成用の金属層と、前記応力緩衝層の前記第１の主面の反対側の第２の主面に接触した状態で積層され、前記第１の融点よりも低い第２の融点を持つ第２の接続層形成用の金属層とを有する第１、第２及び第３の金属箔を用意する工程、
    （ｅ）前記半導体チップの第１の電極を前記第１の金属箔により形成される第１の接続手段を介して前記第１の導電部材の第１の部分の前記搭載面に接合する工程、
    （ｆ）前記半導体チップの第２電極を前記第２の金属箔により形成される第２の接続手段を介して前記第２の導電部材に接合し、かつ、前記半導体チップの第３の電極を前記第３の金属箔により形成される第３の接続手段を介して前記第３の導電部材に接合する工程、
    （ｇ）前記半導体チップ、前記第１の導電部材、前記第２の導電部材及び前記第３の導電部材を樹脂封止体により封止する工程、
    （ｈ）前記樹脂封止体の一部を除去し、前記第１、第２及び第３の導電部材の一部を前記樹脂封止体から露出させる工程、
    （ｉ）前記第１及び第２のリードフレームの一部を切断することにより、前記樹脂封止体を前記第１及び第２のリードフレームから切り離す工程を有し、
    前記（ｅ）工程は、
    前記第１の金属箔の第２の接続層形成用の金属層を前記第１の導電部材の第１の部分の前記搭載面に接触させた状態で加熱溶融することにより、前記第１の金属箔を前記第１の導電部材に接合する工程と、
    前記第１の導電部材に接合された前記第１の金属箔の第１の接続層形成用の金属層を前記半導体チップの第１の電極に接触させた状態で加熱溶融することにより、前記第１の金属箔を前記半導体チップの第１の電極に接合する工程とを有し、
    前記（ｆ）工程は、
    前記第２及び第３の金属箔の第２の接続層形成用の金属層をそれぞれ前記半導体チップの第２及び第３の電極に接触させた状態で加熱溶融することにより、前記第２及び第３の金属箔をそれぞれ前記半導体チップの第２及び第３の電極に接合する工程と、
    前記半導体チップの第２及び第３の電極に接合された前記第２及び第３の金属箔の第１の接続層形成用の金属層をそれぞれ前記第２及び第３の導電部材に接触させた状態で加熱溶融することにより、前記第２及び第３の金属箔をそれぞれ前記第２及び第３の導電部材に接合する工程とを有し、
    前記（ｉ）工程後の前記樹脂封止体は、
    前記第１の導電部材の第１の部分の一部が前記樹脂封止体の第１の主面から露出され、前記第１の導電部材の第２の部分が前記樹脂封止体に内包され、前記第１の導電部材の第３の部分の一部が前記樹脂封止体の前記第１の主面に対して反対側の第２の主面および前記第１の主面に対して交差する第１の側面から露出され、
    前記第２及び第３の導電部材の一部は、前記樹脂封止体の前記第２の主面及び前記第１の側面以外の他の３つの側面のうちのそれぞれ異なる側面から露出されている構成を有することを特徴とする半導体装置の製造方法。
JP2004372560A 2004-12-24 2004-12-24 半導体装置およびその製造方法 Expired - Fee Related JP4262672B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004372560A JP4262672B2 (ja) 2004-12-24 2004-12-24 半導体装置およびその製造方法
US11/281,502 US7256501B2 (en) 2004-12-24 2005-11-18 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004372560A JP4262672B2 (ja) 2004-12-24 2004-12-24 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006179735A JP2006179735A (ja) 2006-07-06
JP4262672B2 true JP4262672B2 (ja) 2009-05-13

Family

ID=36610435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004372560A Expired - Fee Related JP4262672B2 (ja) 2004-12-24 2004-12-24 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US7256501B2 (ja)
JP (1) JP4262672B2 (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000057810A (ko) 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
US7301235B2 (en) * 2004-06-03 2007-11-27 International Rectifier Corporation Semiconductor device module with flip chip devices on a common lead frame
DE102004041088B4 (de) * 2004-08-24 2009-07-02 Infineon Technologies Ag Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
JP4875902B2 (ja) * 2006-02-08 2012-02-15 株式会社日立製作所 半導体装置
US7635635B2 (en) * 2006-04-06 2009-12-22 Fairchild Semiconductor Corporation Method for bonding a semiconductor substrate to a metal substrate
US7804131B2 (en) * 2006-04-28 2010-09-28 International Rectifier Corporation Multi-chip module
JP5141076B2 (ja) * 2006-06-05 2013-02-13 株式会社デンソー 半導体装置
DE102006047761A1 (de) * 2006-10-06 2008-04-10 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung
KR100834442B1 (ko) * 2007-01-16 2008-06-04 삼성전자주식회사 증가된 결합 신뢰성을 갖는 반도체 모듈들
WO2008149584A1 (ja) 2007-06-04 2008-12-11 Murata Manufacturing Co., Ltd. 電子部品装置およびその製造方法
US20090015978A1 (en) * 2007-07-12 2009-01-15 Clark O Melville Non-inductive silicon transient voltage suppressor
JP5205867B2 (ja) * 2007-08-27 2013-06-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7737548B2 (en) * 2007-08-29 2010-06-15 Fairchild Semiconductor Corporation Semiconductor die package including heat sinks
JP5025394B2 (ja) * 2007-09-13 2012-09-12 株式会社東芝 半導体装置及びその製造方法
DE102007063308A1 (de) * 2007-12-28 2009-07-02 Robert Bosch Gmbh Diode
US7800219B2 (en) * 2008-01-02 2010-09-21 Fairchild Semiconductor Corporation High-power semiconductor die packages with integrated heat-sink capability and methods of manufacturing the same
JP2009200338A (ja) * 2008-02-22 2009-09-03 Renesas Technology Corp 半導体装置の製造方法
KR20100008123A (ko) * 2008-07-15 2010-01-25 고려대학교 산학협력단 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
JP5075890B2 (ja) * 2008-09-03 2012-11-21 株式会社東芝 半導体装置及び半導体装置の製造方法
US8410590B2 (en) * 2008-09-30 2013-04-02 Infineon Technologies Ag Device including a power semiconductor chip electrically coupled to a leadframe via a metallic layer
US20100133671A1 (en) * 2008-12-02 2010-06-03 Chung Hsing Tzu Flip-chip package structure and the die attach method thereof
US8829685B2 (en) * 2009-03-31 2014-09-09 Semiconductor Components Industries, Llc Circuit device having funnel shaped lead and method for manufacturing the same
TWI401825B (zh) * 2009-11-27 2013-07-11 Ind Tech Res Inst 發光二極體晶片的固晶方法及固晶完成之發光二極體
CN102104090B (zh) * 2009-12-22 2014-03-19 财团法人工业技术研究院 发光二极管芯片固晶方法、固晶的发光二极管及芯片结构
US8513062B2 (en) * 2010-02-16 2013-08-20 Infineon Technologies Ag Method of manufacturing a semiconductor device with a carrier having a cavity and semiconductor device
TWI446577B (zh) * 2010-12-23 2014-07-21 Ind Tech Res Inst Ｌｅｄ晶圓之接合方法、ｌｅｄ晶粒之製造方法及ｌｅｄ晶圓與基體之接合結構
US8642469B2 (en) * 2011-02-21 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming multi-layered UBM with intermediate insulating buffer layer to reduce stress for semiconductor wafer
DE102011011861A1 (de) * 2011-02-21 2012-08-23 Osram Opto Semiconductors Gmbh Halbleiterchipgehäuseanordnung und Herstellungsverfahren
JP5578326B2 (ja) * 2011-03-29 2014-08-27 日立金属株式会社 リード部品及びその製造方法、並びに半導体パッケージ
US10046417B2 (en) 2011-08-17 2018-08-14 Honeywell International Inc. Lead-free solder compositions
TWM422161U (en) * 2011-08-18 2012-02-01 Ks Terminals Inc Improved diode structure
CN103035631B (zh) * 2011-09-28 2015-07-29 万国半导体(开曼)股份有限公司 联合封装高端和低端芯片的半导体器件及其制造方法
JP5899952B2 (ja) * 2012-01-19 2016-04-06 株式会社明電舎 半導体モジュール
JP2014017417A (ja) * 2012-07-10 2014-01-30 Denso Corp 半導体装置
US9520347B2 (en) 2013-05-03 2016-12-13 Honeywell International Inc. Lead frame construct for lead-free solder connections
US9607940B2 (en) * 2013-07-05 2017-03-28 Renesas Electronics Corporation Semiconductor device
JP2015079794A (ja) * 2013-10-15 2015-04-23 株式会社東芝 半導体発光素子及びその製造方法
JP6421582B2 (ja) * 2013-12-19 2018-11-14 株式会社デンソー 半導体装置
US9196577B2 (en) * 2014-01-09 2015-11-24 Infineon Technologies Ag Semiconductor packaging arrangement
JP6475918B2 (ja) * 2014-02-05 2019-02-27 ローム株式会社 パワーモジュール
DE102014116082A1 (de) * 2014-11-04 2016-05-04 Infineon Technologies Ag Halbleitervorrichtung mit einer spannungskompensierten Chipelelektrode
US10559538B2 (en) 2015-02-25 2020-02-11 Mitsubishi Electric Corporation Power module
JP6591808B2 (ja) 2015-07-06 2019-10-16 ローム株式会社 パワーモジュールおよびインバータ装置
DE102016204150A1 (de) * 2016-03-14 2017-09-14 Siemens Aktiengesellschaft Verfahren, Halbleitermodul, Stromrichter und Fahrzeug
US10727186B2 (en) * 2016-08-05 2020-07-28 Mitsubishi Electric Corporation Power semiconductor device
CN106404841A (zh) * 2016-08-24 2017-02-15 浙江朗德电子科技有限公司 一种传感器芯片结构
US10431538B2 (en) * 2017-06-30 2019-10-01 Hamilton Sundstrand Corporation Transistor packages
US20190181116A1 (en) * 2017-12-11 2019-06-13 Semiconductor Components Industries, Llc Fan-out structure for semiconductor packages and related methods
US11621203B2 (en) 2018-09-20 2023-04-04 Semiconductor Components Industries, Llc SiC MOSFET semiconductor packages and related methods
US11715767B2 (en) 2019-03-12 2023-08-01 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
US20210305166A1 (en) * 2020-03-27 2021-09-30 Cree, Inc. Power semiconductor package with improved performance
JP6967627B2 (ja) * 2020-05-08 2021-11-17 アオイ電子株式会社 半導体装置
JP7543703B2 (ja) * 2020-05-22 2024-09-03 富士電機株式会社 半導体装置
DE102020208440A1 (de) 2020-07-06 2022-01-27 Zf Friedrichshafen Ag Verfahren zur Herstellung eines Halbbrückenmoduls, Halbbrückenmodul und Inverter
EP4325568A4 (en) * 2021-04-28 2024-09-11 Senju Metal Industry Co LAYERED INTERCONNECTOR, SEMICONDUCTOR HOUSING AND POWER MODULE
JP2023039555A (ja) * 2021-09-09 2023-03-22 キオクシア株式会社 半導体装置の製造方法
JP2024033469A (ja) * 2022-08-30 2024-03-13 学校法人早稲田大学 半導体装置及び接合方法
CN115995433B (zh) * 2023-03-23 2023-06-23 深圳平创半导体有限公司 功率半导体器件封装结构及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278264A (ja) * 1987-05-08 1988-11-15 Mitsubishi Electric Corp Ｍｏｓｆｅｔモジユ−ル
JP2000183249A (ja) * 1998-12-11 2000-06-30 Mitsubishi Electric Corp パワー半導体モジュール
JP4260263B2 (ja) 1999-01-28 2009-04-30 株式会社ルネサステクノロジ 半導体装置
JP2006269848A (ja) * 2005-03-25 2006-10-05 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
US20060138532A1 (en) 2006-06-29
US7256501B2 (en) 2007-08-14
JP2006179735A (ja) 2006-07-06

Similar Documents

Publication Publication Date Title
JP4262672B2 (ja) 半導体装置およびその製造方法
JP4390799B2 (ja) 接続材料、接続材料の製造方法、および半導体装置
JP4145287B2 (ja) 半導体装置および半導体装置の製造方法
US6992385B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
EP1250032A1 (en) Electronic device using Zn-Al-Ge-Mg alloy solder having Al or Cu particles
JP2007123395A (ja) 半導体装置および半導体装置の製造方法
KR20100128275A (ko) 열 기계 플립 칩 다이 본딩
WO2002007219A1 (fr) Dispositif semi-conducteur et son procede de fabrication
CN103035601A (zh) 在烧结银层上包括扩散焊接层的半导体器件
KR20030078854A (ko) 반도체 장치
WO2002049797A1 (en) Solder foil and semiconductor device and electronic device
JP2004174522A (ja) 複合はんだ、その製造方法および電子機器
CN113809032A (zh) 一种功率模块、电源电路及芯片
JP3627591B2 (ja) パワー半導体モジュールの製造方法
JP5152125B2 (ja) 接続材料、接続材料の製造方法、および半導体装置
WO2013108706A1 (ja) 半導体装置および半導体装置の製造方法
JP5919625B2 (ja) 半導体装置及びその製造方法、電源装置
US8525330B2 (en) Connecting member for connecting a semiconductor element and a frame, formed of an Al-based layer and first and second Zn-based layers provided on surfaces of the Al-based layer
JP2004247742A (ja) 電子機器
JP5444299B2 (ja) 半導体装置
JP5723523B2 (ja) 接続材料、接続材料の製造方法、半導体装置、半導体装置の製造方法、パワーモジュール
JP2011060926A (ja) 半導体装置
JPWO2020017574A1 (ja) 半導体装置および半導体装置の製造方法
JP2008140857A (ja) 半導体装置及びその製造方法
JP2006054227A (ja) 半導体パワーモジュール及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4262672

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees