JP5919625B2 - 半導体装置及びその製造方法、電源装置 - Google Patents

半導体装置及びその製造方法、電源装置 Download PDF

Info

Publication number
JP5919625B2
JP5919625B2 JP2011036253A JP2011036253A JP5919625B2 JP 5919625 B2 JP5919625 B2 JP 5919625B2 JP 2011036253 A JP2011036253 A JP 2011036253A JP 2011036253 A JP2011036253 A JP 2011036253A JP 5919625 B2 JP5919625 B2 JP 5919625B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
sheet
metal
fibrous
molten metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011036253A
Other languages
English (en)
Other versions
JP2012174925A (ja
Inventor
今泉　延弘
延弘 今泉
岡本　圭史郎
圭史郎 岡本
渡部　慶二
慶二 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011036253A priority Critical patent/JP5919625B2/ja
Priority to TW101102496A priority patent/TWI518805B/zh
Priority to US13/355,805 priority patent/US8674520B2/en
Priority to CN201210031949.9A priority patent/CN102646610B/zh
Publication of JP2012174925A publication Critical patent/JP2012174925A/ja
Application granted granted Critical
Publication of JP5919625B2 publication Critical patent/JP5919625B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15763—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、半導体装置及びその製造方法、電源装置に関する。
従来、キャリア走行層及びキャリア供給層を含む半導体積層構造を有する高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）がある。
近年、ＧａＮ系の化合物半導体であるＡｌＧａＮ／ＧａＮのヘテロ接合を利用し、ＧａＮを電子走行層とし、ＡｌＧａＮを電子供給層として用い、これらを積層したＨＥＭＴ構造を備えるＧａＮ−ＨＥＭＴの開発が活発である。
ＧａＮは、バンドギャップが約３．４ｅＶであり、Ｓｉのバンドギャップ（約１．１ｅＶ）及びＧａＡｓのバンドギャップ（約１．４ｅＶ）よりも大きく、高い破壊電界強度を有する材料である。また、ＧａＮは、大きい飽和電子速度を有する材料である。このため、ＧａＮは、高電圧動作が可能で、高出力が得られる電源用半導体装置を実現するための材料として極めて有望である。また、ＧａＮ−ＨＥＭＴは、例えば、電子装置に備えられる電源装置に用いられる高効率のスイッチング素子や電気自動車に用いられる高耐圧の電力デバイスとして期待されている。
このようなＧａＮ−ＨＥＭＴを備える半導体チップは、回路基板、リードフレームのステージなどの支持板上に実装されることになる。
なお、半導体チップを支持板上に実装する技術としては、例えばはんだや接着剤などのダイボンディング剤を用いて、半導体チップの裏面を支持板の半導体チップ実装領域に接合することで、半導体チップを支持板上に実装する技術がある。
特開２００６−１５６４３７号公報 特開平６−１３２４４２号公報 特開昭５８−２０７６４５号公報
ところで、半導体チップを支持板上に実装する場合、次のようにして、半導体チップの裏面を、ダイボンディング剤を用いて、支持板の半導体チップ実装領域に接合することが考えられる。
つまり、まず、半導体チップ実装領域及び半導体チップの裏面の一方にダイボンディング剤を塗布する。次に、半導体チップを、支持板の半導体チップ実装領域に載せる。そして、これらを加熱して、半導体チップの裏面を、ダイボンディング剤によって、支持板の半導体チップ実装領域に接合する。
しかしながら、例えば図１１に示すように、リードフレームのステージ１００上に半導体チップ１０１を実装する際の加熱・接合時に、ダイボンディング剤１０２が不均一に分布する（例えばはんだの濡れ広がりが不均一になる）などの要因によって、半導体チップ１０１が移動や回転等の位置ずれを生じてしまう。
そこで、回路基板、リードフレームのステージなどの支持板上に半導体チップを実装する際に、半導体チップが移動や回転等の位置ずれを生じないようにしたい。
本半導体装置及び電源装置は、支持板と、支持板上に設けられた半導体チップと、溶融金属と金属との合金と、繊維状樹脂材料とを含み、支持板と半導体チップとを接合している接合層とを備えることを要件とする。
本半導体装置の製造方法は、支持板の半導体チップ実装領域に、少なくとも外表面に金属を有する繊維状材料からなるシートを載せ、半導体チップ実装領域に、シートを超音波によって仮接合し、半導体チップ実装領域に、溶融金属を含む接合層を形成し、半導体チップ実装領域に、半導体チップを載せ、加熱することによって、溶融金属を含む接合層によって半導体チップを半導体チップ実装領域に接合することを要件とする。
また、本半導体装置の製造方法は、支持板の半導体チップ実装領域に、少なくとも外表面に金属を有する繊維状材料からなるシートを載せ、半導体チップ実装領域に、シート状の溶融金属からなる接合層を形成し、半導体チップ実装領域に、シート及びシート状の溶融金属からなる接合層を超音波によって仮接合し、半導体チップ実装領域に、半導体チップを載せ、加熱することによって、シート状の溶融金属からなる接合層によって半導体チップを半導体チップ実装領域に接合することを要件とする。
したがって、本半導体装置及びその製造方法、電源装置によれば、回路基板、リードフレームのステージなどの支持板上に半導体チップを実装する際に、半導体チップが移動や回転等の位置ずれを生じないようにすることができるという利点がある。
（Ａ）〜（Ｅ）は、第１実施形態にかかる半導体装置の製造方法を説明するための模式的平面図である。 （Ａ）、（Ｂ）は、第１実施形態にかかる半導体装置の製造方法において用いられる繊維状金属シートの形態を示す模式図である。 第１実施形態にかかる半導体装置の製造方法による効果を説明するための模式的平面図である。 第１実施形態にかかる半導体装置の製造方法による効果を説明するための模式的断面図である。 従来の半導体装置の製造方法における課題を説明するための模式的断面図である。 （Ａ）、（Ｂ）は、第１実施形態にかかる半導体装置の製造方法によって製造された半導体装置の構成及び効果を説明するための模式図であって、（Ａ）は断面図、（Ｂ）は（Ａ）中、符号Ｘで示す領域の部分拡大図である。 第１実施形態にかかる半導体装置の構成を示す模式的平面図である。 第１実施形態の変形例にかかる半導体装置の製造方法において用いられる複合材料を用いた繊維状材料からなるシートを示す模式的断面図である。 第１実施形態の変形例にかかる半導体装置の製造方法によって製造された半導体装置の接合層の構成及び効果を説明するための模式的断面図である。 第２実施形態にかかる電源装置に含まれるＰＦＣ回路の構成を示す模式図である。 本発明の課題を説明するための模式的平面図である。
以下、図面により、本発明の実施の形態にかかる半導体装置及びその製造方法、電源装置について説明する。
［第１実施形態］
まず、第１実施形態にかかる半導体装置及びその製造方法について、図１〜図７を参照しながら説明する。
本実施形態にかかる半導体装置は、窒化物系（例えばＧａＮ系）の化合物半導体を用いた化合物半導体装置であって、キャリア走行層及びキャリア供給層を含む窒化物半導体積層構造を備える半導体チップを樹脂封止した半導体パッケージである。なお、半導体チップを、半導体素子ともいう。
以下、ディスクリートパッケージを例に挙げて説明する。
本半導体装置は、図７に示すように、半導体チップ１と、半導体チップ１を搭載するステージ２と、接合層３と、ゲートリード２１と、ソースリード２２と、ドレインリード２３と、ボンディングワイヤ４（ここではＡｌワイヤ）と、封止樹脂７とを備える。なお、封止樹脂７を、モールド樹脂ともいう。また、ステージ２は、リードフレームのステージである。また、ステージ２を、支持板ともいう。なお、ワイヤ４は、ＡｕワイヤやＣｕワイヤであっても良い。
そして、ステージ２上に搭載された半導体チップ１のゲートパッド２４、ソースパッド２５及びドレインパッド２６は、それぞれ、ゲートリード２１、ソースリード２２及びドレインリード２３に、ワイヤ４によって接続されており、これらが封止樹脂７によって封止されている。
ここでは、半導体チップ１の裏面（基板裏面）が固定されたステージ２は、ドレインリード２３と一体になっており、これらは電気的に接続されている。このため、ドレインパッド２６をワイヤ４によってステージ２に接続することで、ドレインパッド２６をワイヤ４によってドレインリード２３に接続することになる。なお、これに限られるものではなく、ステージ２がソースリード２２と電気的に接続されるようにしても良い。
ここでは、半導体チップ１は、ＧａＮ電子走行層及びＡｌＧａＮ電子供給層を含むＧａＮ系半導体積層構造を有するＧａＮ−ＨＥＭＴを備え、例えば電子機器や電源装置に備えられるスイッチング素子に用いられる電源向けのＧａＮ−ＨＥＭＴチップである。このＧａＮ系ＨＥＭＴチップ１は、ＧａＮ系半導体積層構造の上方にゲート電極、ソース電極及びドレイン電極を備え、これらの電極の上方に絶縁膜及び配線を含む配線層を備え、ゲートパッド２４、ソースパッド２５、ドレインパッド２６が表面に露出している。なお、ＧａＮ−ＨＥＭＴを、ＧａＮ系ＨＥＭＴともいう。また、ＧａＮ−ＨＥＭＴチップを、ＧａＮ系ＨＥＭＴチップともいう。
次に、本実施形態にかかる半導体装置（ディスクリートパッケージ）の製造方法について、図１（Ａ）〜図１（Ｅ）を参照しながら説明する。なお、これを半導体チップの実装方法ともいう。
まず、図１（Ａ）〜図１（Ｃ）に示すように、キャリア走行層及びキャリア供給層を含む窒化物半導体積層構造を備える半導体チップ１を、リードフレームのステージ２上に固定する。なお、詳細は後述する。
次に、図１（Ｄ）に示すように、ワイヤボンディングを行なう。つまり、ワイヤ４によって、半導体チップ１のゲートパッド２４をゲートリード２１に接続し、ドレインパッド２６をドレインリード２３に接続し、ソースパッド２５をソースリード２２に接続する（図７参照）。これにより、半導体チップ１がリードフレームに電気的に接続される。なお、ワイヤ４を、金属線ともいう。
そして、図１（Ｅ）に示すように、リードフレームに搭載された半導体チップ１を、例えばトランスファーモールド法によって、樹脂封止する。つまり、半導体チップ１を封止する封止樹脂７を形成する。
その後、図示していないが、ゲートリード２１及びソースリード２２をリードフレームから切り離して、半導体装置（ディスクリートパッケージ）が得られる。
ところで、リードフレームのステージ２上に半導体チップ１を固定するのに、例えばはんだや熱伝導性樹脂からなる接着剤などのダイボンディング剤を用いると、加熱・接合する際に、半導体チップ１が移動や回転等の位置ずれを生じてしまう（図１１参照）。
そこで、本実施形態では、以下のようにして、半導体チップ１をリードフレームのステージ２上に固定するようにしている。
つまり、まず、図１（Ａ）に示すように、リードフレームのステージ２上の半導体チップ実装領域２Ａに、繊維状金属材料からなるシート、即ち、繊維状金属シート５を載せる。なお、半導体チップ実装領域２Ａを、半導体チップ搭載位置あるいは半導体チップ搭載領域ともいう。
ここでは、繊維状金属シート５は、半導体チップ１の面積と同等の面積を有する。ここで、「同等の面積」とは、完全に同一の面積だけでなく、ほぼ同一の面積あるいは同程度の面積を含むものとする。なお、半導体チップ実装領域２Ａの面積は、半導体チップ１の面積と同一又はほぼ同一（同等）になっている。本実施形態では、リードフレームのステージ２に搭載する半導体チップ１のサイズは、約４．５ｍｍ×約７ｍｍである。このため、約４．５ｍｍ×約７ｍｍのサイズの繊維状金属シート５を用いている。
特に、繊維状金属シート５は、リードフレームのステージ２と半導体チップ１の裏面とを接合するのに用いる溶融金属と合金化しうる繊維状金属材料からなるものとするのが好ましい。本実施形態では、繊維状金属シート５は、単一の金属材料からなるものとし、具体的には、銅製の繊維状金属シートを用いている。なお、繊維状金属シート５の材料は、これに限られるものではなく、後述の溶融金属に対して濡れ性を有する金属材料であれば良く、特に、溶融金属と合金形成可能な材料、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ａｕ等を用いるのが好ましい。なお、リードフレームは、例えばＮｉ、Ｃｕ、Ａｕ、Ｐｔ、Ａｇ、Ｐｄなどの金属材料からなるが、溶融金属に対して濡れ性を有する材料であれば良い。
また、繊維状金属シート５は、図２（Ａ）に示すように、繊維状金属材料５Ａが網目状になっている網目形態であっても良いし、図２（Ｂ）に示すように、繊維状金属材料５Ａが不織状になっている不織形態であっても良い。
さらに、ステージ２の半導体チップ実装領域２Ａに載せた繊維状金属シート５の位置がずれないように、繊維状金属シート５を半導体チップ実装領域２Ａに載せた後に、半導体チップ実装領域２Ａに繊維状金属シート５を超音波によって仮接合するのが好ましい。
次に、図１（Ｂ）に示すように、リードフレームのステージ２上の半導体チップ実装領域２Ａに、リードフレームのステージ２と半導体チップ１の裏面とを接合する接合材料からなる層として、溶融金属（溶融金属材料）を含む接合層３を形成する。ここでは、ステージ２の半導体チップ実装領域２Ａに載せられている繊維状金属シート５の上に溶融金属を含む接合層３を形成する。
ここで、溶融金属は、約３００℃以下の温度で溶融しうる比較的低融点の金属であり、例えば、Ｓｎ−Ａｇ−ＣｕやＳｎ−Ｃｕ等のはんだ（はんだ材料）、インジウム、スズ等である。
また、溶融金属を含む接合層３は、シート状の溶融金属からなる層、ペースト状の溶融金属からなる層、溶融金属と樹脂（樹脂材料；熱硬化性樹脂材料）とを含む熱伝導性接着剤からなる層のいずれかである。
なお、ペースト状の溶融金属は、溶融金属とフラックスとが混合されたものである。また、熱伝導性接着剤は、粒子状の溶融金属と樹脂とが混合されたものである。例えば、熱伝導性接着剤は、有機酸等のフラックス成分をエポキシ樹脂に混合した接着剤成分に、はんだなどを金属フィラーとして混合したものである。
ここで、シート状の溶融金属は、例えばＳｎ−Ａｇ−Ｃｕはんだシートであり、これを繊維状金属シート５の上に載せることによって、繊維状金属シート５の上にシート状の溶融金属からなる層３が形成される。また、ペースト状の溶融金属は、例えばＳｎ−Ａｇ−Ｃｕはんだペーストであり、これを繊維状金属シート５の上に載せることによって、繊維状金属シート５の上にペースト状の溶融金属からなる層３が形成される。なお、ペースト状の溶融金属としては、例えば、ナノサイズの金属粉末を用い、金属表面を活性化することによって、低温で焼結できるナノペーストを用いても良い。さらに、溶融金属と樹脂とを含む熱伝導性接着剤は、例えば平均粒径約２２μｍのＳｎ−Ａｇ−Ｃｕはんだ粒子と樹脂とを含む熱伝導性接着剤であり、これを繊維状金属シート５の上に載せることによって、繊維状金属シート５の上に溶融金属と樹脂とを含む熱伝導性接着剤からなる層３が形成される。なお、ペースト状の溶融金属や熱伝導性接着剤は、例えばディスペンス法、スクリーン印刷法などの印刷法などによって、繊維状金属シート５の上に塗布又は印刷することで、繊維状金属シート５の上に載せることができ、これによって、繊維状金属シート５の上にペースト状の溶融金属や熱伝導性接着剤からなる層３を形成することができる。
特に、シート状の溶融金属を用いる場合、ステージ２の半導体チップ実装領域２Ａに、繊維状金属シート５を載せ、さらに、シート状の溶融金属からなる層３を形成した後、半導体チップ実装領域２Ａに繊維状金属シート５及びシート状の溶融金属からなる層３を超音波によって仮接合するのが好ましい。この場合、半導体チップ実装領域２Ａに繊維状金属シート５及びシート状の溶融金属からなる層３を同時に接合しても良いし、半導体チップ実装領域２Ａに繊維状金属シート５を接合した後、半導体チップ実装領域２Ａに接合された繊維状金属シート５にシート状の溶融金属からなる層３を接合しても良い。これにより、ステージ２の半導体チップ実装領域２Ａに載せた繊維状金属シート５及びシート状の溶融金属からなる層３の位置がずれないようにすることができる。このようにして超音波による仮接合を行なった場合、後述の加熱・接合工程において、不活性雰囲気又は還元雰囲気下で加熱して、シート状の溶融金属からなる層３を溶融させれば良い。
また、シート状の溶融金属を用いる場合、繊維状金属シート５にフラックス（フラックス材料）を含浸させても良い。これにより、溶融金属による接合を確実にし、繊維状金属シート５の位置ずれを防止することができる。
なお、本実施形態では、ステージ２の半導体チップ実装領域２Ａに、繊維状金属シート５を載せ、その後、溶融金属を含む接合層３を形成するようにしているが、これに限られるものではなく、溶融金属を含む接合層３を形成した後、繊維状金属シート５を載せるようにしても良い。
次に、図１（Ｃ）に示すように、リードフレームのステージ２上の半導体チップ実装領域２Ａに半導体チップ１を位置合わせし、半導体チップ１をステージ２の半導体チップ実装領域２Ａに載せる。つまり、例えばチップボンダによって、ステージ２の半導体チップ実装領域２Ａに半導体チップ１を位置合わせし、半導体チップ１を半導体チップ実装領域２Ａにフェイスアップで搭載する。ここでは、ステージ２の半導体チップ実装領域２Ａに載せられている繊維状金属シート５及び溶融金属を含む接合層３の上に半導体チップ１を載せる。なお、半導体チップ１の裏面は、例えばＴｉ−Ｎｉ−Ｃｕ、Ｔｉ−Ｃｕ−Ｎｉ−Ａｕ、Ｔｉ−Ａｕなどのメタライズ処理が施されており、最表面にＡｕが用いられているものが一般的であるが、溶融金属に対して濡れ性を有する材料になっていれば良い。
そして、加熱することによって、溶融金属を含む接合層３によって半導体チップ１をリードフレームのステージ２上の半導体チップ実装領域２Ａに接合する。特に、溶融金属と合金化しうる繊維状金属材料からなる繊維状金属シート５を用いる場合、この加熱・接合時に、接合層３に含まれる溶融金属と繊維状金属シート５を構成する金属とが合金化し、接合層３によって半導体チップ１がステージ２の半導体チップ実装領域２Ａに接合される。これにより、半導体チップ１が、リードフレームのステージ２上に固定される。
例えば、シート状の溶融金属及びペースト状の溶融金属を用いる場合には、例えばリフロー炉で最大温度約２５０℃で加熱することで、接合層３に含まれる溶融金属を溶融させ、溶融金属を繊維状金属材料からなるシート５に含浸させて、溶融金属を含む接合層３によって半導体チップ１をステージ２の半導体チップ実装領域２Ａに接合する。
特に、シート状の溶融金属を用いる場合であって、超音波による仮接合を行なった場合は、不活性雰囲気又は還元雰囲気下で加熱してシート状の溶融金属からなる層３を溶融させれば良い。例えば、Ｓｎ−Ａｇ−Ｃｕはんだシートを用いる場合、例えばＮ２雰囲気で最大温度約２５０℃で加熱して、Ｓｎ−Ａｇ−Ｃｕはんだシートを溶融させれば良い。これにより、洗浄が必要なフラックスを用いなくても良くなる。
また、例えば、溶融金属と樹脂とを含む熱伝導性接着剤を用いる場合には、約２５０℃の恒温槽で約１０分間加熱することで、接合層３に含まれる溶融金属を溶融させるとともに樹脂を硬化させ、熱伝導性接着剤からなる層３によって半導体チップ１をステージ２の半導体チップ実装領域２Ａに接合する。このような熱伝導性接着剤を用いる場合も、この加熱・接合時に、繊維状金属材料からなるシート５に含浸する。また、溶融金属と合金化しうる繊維状金属材料からなる繊維状金属シート５を用いる場合、この加熱・接合時に、接合層３に含まれる溶融金属と繊維状金属シート５を構成する金属とが合金化し、加熱・接合後は、その周囲が、硬化された樹脂によって覆われたものとなる。
このようにして製造された半導体装置の構成、即ち、半導体チップの実装構造は、以下のようになる。
つまり、本実施形態にかかる半導体装置は、図７に示すように、ステージ２と、ステージ２上に設けられた半導体チップ１と、溶融金属及び繊維状金属材料（繊維状材料）を含み、ステージ２と半導体チップ１とを接合している接合層３とを備える。
特に、製造時に溶融金属と合金化しうる繊維状金属材料からなる繊維状金属シート５を用いた場合、製造される半導体装置の接合層３は、溶融金属と金属（即ち、繊維状金属材料を構成する金属）との合金と、繊維状金属材料（繊維状材料）とを含むものとなる。
また、接合層３を熱伝導性接着剤によって形成する場合、製造される半導体装置の接合層３は、さらに樹脂を含むものとなる。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、リードフレームのステージ２上に半導体チップ１を実装する際に、半導体チップ１が移動や回転等の位置ずれを生じないようにすることができるという利点がある。
つまり、半導体チップ１をリードフレームのステージ２上の半導体チップ実装領域２Ａに接合するための加熱時に、繊維状金属シート５によって、溶融金属を含む接合層３の流れ性が制御される。つまり、加熱・接合時に、繊維状金属シート５によって、例えばはんだなどの溶融金属の濡れ広がる領域が制御され、溶融金属のセルフアライメント効果によって半導体チップ１の位置が制御される。このため、溶融金属を含む接合層３の高い表面張力の影響を受けても、図３に示すように、半導体チップ１を所望の位置に保持することができ、位置ずれを生じることなく、精度良く固定（搭載）することが可能となる。これに対し、単にダイボンディング剤を用いるだけでは、加熱・接合時に、半導体チップ１が移動や回転等の位置ずれを生じてしまう（図１１参照）。
また、繊維状金属シート５を、溶融金属と合金化しうる繊維状金属材料からなるものとすることで、加熱・接合時に、図４に示すように、接合層３に含まれる溶融金属と繊維状金属シート５を構成する金属とを合金化することができる。これにより、リードフレームのステージ２と半導体チップ１とを接合する接合層３の融点を上げることができる。例えば、高耐圧な電源デバイスに用いられる半導体チップ１のように、動作温度が高く、発熱量が大きい半導体チップ１を備える場合であっても、半導体チップ１の動作温度よりも接合層３の融点を高くすることができる。これにより、動作温度が高い半導体チップ１を備える場合であっても、半導体チップ動作時の発熱によって接合層３が溶融し、半導体チップ１が動いてしまい、モールド樹脂７にクラックが生じてしまうのを防止することができ、信頼性の高い半導体装置を実現することが可能となる。特に、繊維状金属シート５は、半導体チップ実装領域２Ａの全域にわたって均一に存在するため、接合層３に含まれる溶融金属と繊維状金属シート５を構成する金属との合金も、半導体チップ実装領域２Ａの全域にわたって均一に存在することになる。これにより、接合層３が部分的に合金化せず、この部分が溶融し、モールド樹脂７にクラックが生じてしまうのを防止することができる。なお、製造時の位置ずれを防止するためには、接合層３に含まれる溶融金属と合金化しうる繊維状金属材料からなるシート５を用いなくても良いし、接合層３が部分的に合金化しなくても良い。
また、接合層３に含まれる溶融金属を溶融させたり、樹脂を硬化させたりするための温度は、半導体チップ１の耐熱温度よりも低い。つまり、加熱・接合時の温度、即ち、半導体チップ１をステージ２の半導体チップ実装領域２Ａに接合するために、溶融金属を含む接合層３を加熱する際の温度は、半導体チップ１の耐熱温度よりも低い。このため、半導体チップ１に不良が生じることがなく、信頼性の高い半導体装置を実現することが可能である。
なお、これに対し、一般的なダイボンディング剤（ダイアタッチ剤）１０２を用いた場合、図５に示すように、上述の発熱量が大きい半導体チップ１の動作温度がダイボンディング剤１０２の融点以上になってしまう。このため、ダイアボンディング剤１０２の接着力が失われ、半導体チップ１が動いて、モールド樹脂７にクラック１０３が生じてしまい、信頼性の高い半導体装置を実現するのは難しい。また、ダイアボンディング剤１０２による接合時の温度が高い場合には、半導体チップ１の耐熱温度を超え、半導体チップ１に不良が生じてしまう場合がある。
さらに、図６（Ａ）、図６（Ｂ）に示すように、加熱・接合後、即ち、接合層３に含まれる溶融金属と繊維状金属シート５を構成する金属とを合金化した後に、接合層３の中に繊維状金属材料５Ａを残存させることで、半導体チップ１とリードフレームのステージ２との間の熱膨張差によって加わる応力を緩和することが可能となる。つまり、接合層３の中に残存する繊維状金属材料５Ａによって、半導体チップ１とリードフレームのステージ２との間の熱膨張差によって加わる応力を低減させることができ、半導体装置の信頼性を向上させることが可能となる。ここで、接合層３の中に繊維状金属材料５Ａを残存させるためには、例えば、繊維状金属シート５を構成する繊維状金属材料５Ａを太くしたり、繊維状金属シート５を構成する繊維状金属材料５Ａの量を増やしたりして、接合層３に含まれる溶融金属と合金化しうる金属の限界量よりも多くの量の繊維状金属材料５Ａによって繊維状金属シート５を構成すれば良い。
また、上述のようにして形成される接合層は、熱伝導率が高いため、高い放熱効果が得られることになる。
実際に、上述の実施形態のように、繊維状金属シート５を用いて半導体パッケージを作製するとともに、比較例として、繊維状金属シート５を用いないで半導体パッケージを作製し、評価を行なったところ、以下のような結果になった。
なお、繊維状金属シート５は、約４．５ｍｍ×約７ｍｍの銅製の繊維状金属シートとした。また、Ｓｎ−Ａｇ−Ｃｕはんだペースト（第１例）、Ｓｎ−Ａｇ−Ｃｕはんだシート（第２例）、平均粒径約２２μｍのＳｎ−Ａｇ−Ｃｕはんだ粒子を含む熱伝導性接着剤（第３例）のそれぞれを用いて、接合層３を形成した。また、Ｓｎ−Ａｇ−Ｃｕはんだペーストを用いた場合には、最大温度約２５０℃でリフローを行なった。また、Ｓｎ−Ａｇ−Ｃｕはんだシートを用いた場合には、リードフレームのステージ２と繊維状金属シート５との位置合わせ、及び、繊維状金属シート５とＳｎ−Ａｇ−Ｃｕはんだシートを用いた接合層３との位置合わせのために、超音波による仮接合を行ない、フラックスを使用せずに、Ｎ２雰囲気で最大温度約２５０℃のリフローを行なった。ここで、超音波による仮接合は、ＦＣＢ−２ＵＳ（パナソニックファクトリーソリューションズ製）を用い、超音波出力約８０％、振幅約２．５μｍとした。また、熱伝導性接着剤を用いた場合には、約２５０℃の恒温槽で約１０分間加熱した。
まず、繊維状金属シート５を用いないで作製した半導体パッケージでは、１００サンプル中、半導体チップ１の位置ずれによるワイヤボンディングの接続不良が８サンプル発生した。これに対し、繊維状金属シート５を用いて作製した半導体パッケージでは、１００サンプル作製しても、半導体チップ１の位置ずれによるワイヤボンディングの接続不良は発生しなかった。
また、模擬的にデバイス動作温度を再現するために、約２００℃の恒温槽を用いて、繊維状金属シート５を用いて作製した半導体パッケージ（第１例〜第３例）と、これを用いないで作製した半導体パッケージ（第１例〜第３例）について、高温放置試験を実施した。この結果、Ｓｎ−Ａｇ−Ｃｕはんだの融点に近い約２００℃では、繊維状金属シート５を用いないで作製した半導体パッケージでは、モールド樹脂７が剥離する不良が発生したのに対して、繊維状金属シート５を用いて作製した半導体パッケージでは、剥離不良が生じなかった。
また、繊維状金属シート５を用いて作製した半導体パッケージ（第１例〜第３例）、繊維状金属シート５を用いないで作製した半導体パッケージ（第１例〜第３例）のそれぞれの断面観察を実施し、接合層の元素分析を行なった。この結果、繊維状金属シート５を用いて作製した半導体パッケージでは、Ｓｎ−Ｃｕ合金の中で安定な合金種であるＣｕ６Ｓｎ５が形成されており、繊維状金属シート５を構成するＣｕからなる繊維状材料５Ａが未反応のまま約６μｍ残存していることが確認された。
さらに、繊維状金属シート５を用いて作製した半導体パッケージ（第１例〜第３例）、繊維状金属シート５を用いないで作製した半導体パッケージ（第１例〜第３例）のそれぞれの信頼性評価を実施するために、温度サイクル試験を行なった。温度サイクル試験条件は、約−５５℃及び約１２５℃で約１５分保持し、約２５℃で約５分保持する条件とした。この結果、繊維状金属シート５を用いないで作製した半導体パッケージは、５００サイクル後に、２００サンプル中１６サンプルで不良が生じたのに対して、繊維状金属シート５を用いて作製した半導体パッケージでは、２００サンプルで不良は発生しなかった。
なお、上述の実施形態では、繊維状金属材料からなるシート５を用いて半導体装置を製造しているが、これに限られるものではなく、例えば図８に示すように、少なくとも外表面に金属５Ｃを有する繊維状材料５Ｂ（５Ｘ）からなるシート５を用いて半導体装置を製造すれば良い。なお、図８では、網目形態の繊維状材料シート５を示しているが、これに限られるものではなく、不織形態の繊維状材料シートであっても良い［図２（Ｂ）参照］。
例えば、外表面が金属５Ｃで覆われている繊維状樹脂材料５Ｂからなるシート５を用いても良い。つまり、中心部が樹脂材料５Ｂからなり、中心部の周囲を覆っている外周部が金属材料５Ｃからなる複合材料を繊維状材料５Ｘとして用いたシート５を用いても良い。また、例えば、外表面が金属５Ｃで覆われている繊維状ガラス材料５Ｂからなるシート５を用いても良い。つまり、中心部がガラス材料５Ｂからなり、中心部の周囲を覆っている外周部が金属材料５Ｃからなる複合材料を繊維状材料５Ｘとして用いたシート５を用いても良い。
特に、少なくとも外表面に溶融金属と合金化しうる金属５Ｃを有する繊維状材料５Ｂからなるシート５を用いるのが好ましい。
例えば、外表面が溶融金属と合金化しうる金属５Ｃで覆われている、溶融金属と反応しない繊維状金属材料５Ｂからなるシート５を用いても良い。つまり、中心部が溶融金属と合金形成しない金属材料５Ｂ（例えばＣｒなど）からなり、中心部の周囲を覆っている外周部が溶融金属と合金形成可能な金属材料５Ｃからなる複合材料を繊維状材料５Ｘとして用いたシート５を用いても良い。また、例えば、外表面が溶融金属と合金化しうる金属５Ｃで覆われている繊維状樹脂材料５Ｂからなるシート５を用いても良い。つまり、中心部が樹脂材料５Ｂからなり、中心部の周囲を覆っている外周部が溶融金属と合金形成可能な金属材料５Ｃからなる複合材料を繊維状材料５Ｘとして用いたシート５を用いても良い。また、例えば、外表面が溶融金属と合金化しうる金属５Ｃで覆われている繊維状ガラス材料５Ｂからなるシート５を用いても良い。つまり、中心部がガラス材料５Ｂからなり、中心部の周囲を覆っている外周部が溶融金属と合金形成可能な金属材料５Ｃからなる複合材料を繊維状材料５Ｘとして用いたシート５を用いても良い。要するに、中心部が溶融金属と合金形成しない材料５Ｂからなり、中心部の周囲を覆っている外周部が溶融金属と合金形成可能な金属材料５Ｃからなる複合材料を繊維状材料５Ｘとして用いたシート５を用いても良い。このような複合材料を用いた繊維状材料５Ｘからなるシート５は、例えば、シート５を構成する繊維状材料（溶融金属と反応しない繊維状金属材料、繊維状樹脂材料、繊維状ガラス材料）５Ｂの外周表面上に、無電解めっき法又は金属蒸着法によって、金属層５Ｃを形成することによって作製することができる。
このように、少なくとも外表面に金属５Ｃを有する繊維状材料５Ｂ（５Ｘ）からなるシート５を用いて半導体装置を製造した場合、製造される半導体装置は、ステージ２と、ステージ２上に設けられた半導体チップ１と、溶融金属及び少なくとも外表面に金属５Ｃを有する繊維状材料５Ｂ（５Ｘ）を含み、ステージ２と半導体チップ１とを接合している接合層３とを備えるものとなる。
例えば、外表面が金属５Ｃで覆われている繊維状樹脂材料５Ｂからなるシート５を用いた場合、接合層３は、溶融金属及び外表面が金属５Ｃで覆われている繊維状樹脂材料（繊維状材料）５Ｂを含むものとなる。また、例えば、外表面が金属５Ｃで覆われている繊維状ガラス材料５Ｂからなるシート５を用いた場合、接合層３は、溶融金属及び外表面が金属５Ｃで覆われている繊維状ガラス材料（繊維状材料）５Ｂを含むものとなる。
特に、製造時に少なくとも外表面に溶融金属と合金化しうる金属５Ｃを有する繊維状材料５Ｂ（５Ｘ）からなるシート５を用いた場合、接合層３は、溶融金属と金属５Ｃ（即ち、繊維状材料を構成する金属）との合金と、繊維状材料５Ｂとを含むものとなる。
また、例えば、外表面が溶融金属と合金化しうる金属５Ｃで覆われている、溶融金属と反応しない繊維状金属材料５Ｂからなるシート５を用いた場合、接合層３は、溶融金属と金属５Ｃ（即ち、繊維状材料を構成する金属）との合金と、溶融金属と反応しない繊維状金属材料５Ｂ（繊維状材料）とを含むものとなる。また、例えば、外表面が溶融金属と合金化しうる金属５Ｃで覆われている繊維状樹脂材料５Ｂからなるシート５を用いた場合、接合層３は、溶融金属と金属５Ｃ（即ち、繊維状材料を構成する金属）との合金と、繊維状樹脂材料５Ｂ（繊維状材料）とを含むものとなる。また、例えば、外表面が溶融金属と合金化しうる金属５Ｃで覆われている繊維状ガラス材料５Ｂからなるシート５を用いた場合、接合層３は、溶融金属と金属５Ｃ（即ち、繊維状材料を構成する金属）との合金と、繊維状ガラス材料５Ｂ（繊維状材料）とを含むものとなる。
また、接合層３を熱伝導性接着剤によって形成する場合、製造される半導体装置の接合層３は、さらに樹脂を含むものとなる。
このように、繊維状材料５Ｂとして、溶融金属と反応しない繊維状金属材料（例えばＣｒなど）、繊維状樹脂材料、繊維状ガラス材料を用いる場合、図９に示すように、接合層３の中に繊維状材料５Ｂが残存することになる。そして、接合層３の中に残存する繊維状材料５Ｂによって、半導体チップ１とリードフレームのステージ２との間の熱膨張差によって加わる応力を緩和することができ、半導体装置の信頼性を向上させることが可能となる。つまり、溶融金属と反応しない繊維状金属材料（例えばＣｒなど）や繊維状樹脂材料を用いる場合、弾性率が低いため、半導体チップ１とリードフレームのステージ２との間の熱膨張差によって加わる応力を緩和することができる。また、繊維状ガラス材料を用いる場合、半導体チップ１の材料とリードフレームのステージ２の材料との中間の熱膨張率を有するものとすることで、半導体チップ１とリードフレームのステージ２との間の熱膨張差によって加わる応力を緩和することができ、また、半導体チップ１とリードフレームのステージ２との界面に加わる応力を低減することができる。
実際に、このような複合材料を用いた繊維状材料シート５を用いて半導体パッケージを作製するとともに、比較例として、繊維状材料シート５を用いないで半導体パッケージを作製し、評価を行なったところ、以下のような結果になった。
なお、複合材料を用いた繊維状材料シート５は、約４．５ｍｍ×約７ｍｍのサイズとし、中心部がエポキシ樹脂５Ｂからなり、中心部の周囲を覆っている外周部が銅（Ｃｕ）５Ｃからなる複合材料を繊維状材料５Ｘとして用いたシートとした。また、実施例及び比較例の両方で、Ｓｎ−Ａｇ−Ｃｕはんだペーストを用いて接合層３を形成し、最大温度約２５０℃でリフローを行なった。
まず、繊維状材料シート５を用いないで作製した半導体パッケージでは、１００サンプル中、半導体チップ１の位置ずれによるワイヤボンディングの接続不良が８サンプル発生した。これに対し、繊維状材料シート５を用いて作製した半導体パッケージでは、１００サンプル作製しても、半導体チップ１の位置ずれによるワイヤボンディングの接続不良は発生しなかった。
また、模擬的にデバイス動作温度を再現するために、約２００℃の恒温槽を用いて、繊維状材料シート５を用いて作製した半導体パッケージと、これを用いないで作製した半導体パッケージについて、高温放置試験を実施した。この結果、Ｓｎ−Ａｇ−Ｃｕはんだの融点に近い約２００℃では、繊維状材料シート５を用いないで作製した半導体パッケージでは、モールド樹脂７が剥離する不良が発生したのに対して、繊維状材料シート５を用いて作製した半導体パッケージでは、剥離不良が生じなかった。
また、繊維状材料シート５を用いて作製した半導体パッケージ、繊維状材料シート５を用いないで作製した半導体パッケージのそれぞれの断面観察を実施し、接合層３の元素分析を行なった。この結果、繊維状材料シート５を用いて作製した半導体パッケージでは、Ｓｎ−Ｃｕ合金の中で安定な合金種であるＣｕ６Ｓｎ５が形成されており、繊維状材料シート５を構成するエポキシ樹脂からなる繊維状材料５Ｂが未反応のまま約６μｍ残存していることが確認された。
さらに、繊維状材料シート５を用いて作製した半導体パッケージ、繊維状材料シート５を用いないで作製した半導体パッケージのそれぞれの信頼性評価を実施するために、温度サイクル試験を行なった。温度サイクル試験条件は、約−５５℃及び約１２５℃で約１５分保持し、約２５℃で約５分保持する条件とした。この結果、繊維状材料シート５を用いないで作製した半導体パッケージは、５００サイクル後に、２００サンプル中１６サンプルで不良が生じたのに対して、繊維状材料シート５を用いて作製した半導体パッケージでは、２００サンプルで不良は発生しなかった。
また、上述の実施形態では、ディスクリートパッケージを例に挙げて説明しているが、これに限られるものではなく、他の半導体パッケージであっても良い。また、上述の実施形態では、リードフレームを用いて半導体装置を製造するため、製造された半導体装置は、リードフレームのステージ２上に半導体チップ１を備えるものとなっているが、これに限られるものではない。また、上述の実施形態では、半導体パッケージを例に挙げて説明しているが、これに限られるものではない。例えば、パッケージ基板やプリント基板（配線基板）などの回路基板上に半導体チップ１を備える半導体装置に本発明を適用することもできる。この場合、回路基板上の半導体チップ実装領域には、例えばＣｕ−Ｎｉ−Ａｕ、Ｃｕ、Ｃｕ−Ａｕ、Ｃｕ−Ａｇ、Ｃｕ−Ｎｉ−Ｐｄ−Ａｕなどのメタライズ処理が施される。なお、パッケージ基板やプリント基板などの回路基板を、支持板ともいう。
［第２実施形態］
次に、第２実施形態にかかる電源装置について、図１０を参照しながら説明する。
本実施形態にかかる電源装置は、上述のＧａＮ−ＨＥＭＴを含む半導体パッケージを備える電源装置である。
以下、サーバに用いられる電源装置に備えられるＰＦＣ（power factor correction）回路に、上述の半導体パッケージに含まれるＧａＮ−ＨＥＭＴを用いる場合を例に挙げて説明する。
本ＰＦＣ回路は、図１０に示すように、ダイオードブリッジ３０と、チョークコイル３１と、第１コンデンサ３２と、上述の半導体パッケージに含まれるＧａＮ−ＨＥＭＴ３３と、ダイオード３４と、第２コンデンサ３５とを備える。
ここでは、本ＰＦＣ回路は、回路基板上に、ダイオードブリッジ３０、チョークコイル３１、第１コンデンサ３２、上述の半導体パッケージに含まれるＧａＮ−ＨＥＭＴ３３、ダイオード３４、及び、第２コンデンサ３５が実装されて構成されている。
本実施形態では、上述の半導体パッケージのドレインリード２３、ソースリード２２及びゲートリード２１が、それぞれ、回路基板のドレインリード挿入部、ソースリード挿入部及びゲートリード挿入部に挿入され、例えばはんだなどによって固定されている。このようにして、回路基板に形成されたＰＦＣ回路に、上述の半導体パッケージに含まれるＧａＮ−ＨＥＭＴ３３が接続されている。
そして、本ＰＦＣ回路では、ＧａＮ−ＨＥＭＴ３３のドレイン電極Ｄに、チョークコイル３１の一方の端子及びダイオード３４のアノード端子が接続されている。また、チョークコイル３１の他方の端子には第１コンデンサ３２の一方の端子が接続され、ダイオード３４のカソード端子には第２コンデンサ３５の一方の端子が接続されている。そして、第１コンデンサ３２の他方の端子、ＧａＮ−ＨＥＭＴ３３のソース電極Ｓ及び第２コンデンサ３５の他方の端子が接地されている。また、第１コンデンサ３２の両端子には、ダイオードブリッジ３０の一対の端子が接続されており、ダイオードブリッジ３０の他の一対の端子は、交流（ＡＣ）電圧が入力される入力端子に接続されている。また、第２コンデンサ３５の両端子は、直流（ＤＣ）電圧が出力される出力端子に接続されている。また、ＧａＮ−ＨＥＭＴ３３のゲート電極Ｇには、図示しないゲートドライバが接続されている。そして、本ＰＦＣ回路では、ゲートドライバによってＧａＮ−ＨＥＭＴ３３を駆動することで、入力端子から入力されたＡＣ電圧を、ＤＣ電圧に変換して、出力端子から出力するようになっている。
したがって、本実施形態にかかる電源装置によれば、信頼性を向上させることができるという利点がある。つまり、上述の第１実施形態及び変形例における信頼性の高い半導体パッケージを備えるため、信頼性の高い電源装置を構築することができるという利点がある。
なお、ここでは、上述の半導体装置（ＧａＮ−ＨＥＭＴ又はＧａＮ−ＨＥＭＴを含む半導体パッケージ）を、サーバに用いられる電源装置に備えられるＰＦＣ回路に用いる場合を例に挙げて説明しているが、これに限られるものではない。例えば、上述の半導体装置（ＧａＮ−ＨＥＭＴ又はＧａＮ−ＨＥＭＴを含む半導体パッケージ）を、サーバ以外のコンピュータなどの電子機器（電子装置）に用いても良い。また、上述の半導体装置（半導体パッケージ）を、電源装置に備えられる他の回路（例えばＤＣ−ＤＣコンバータなど）に用いても良い。
［その他］
なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
例えば、上述の各実施形態及び変形例では、ＧａＮ−ＨＥＭＴを備える半導体チップを例に挙げて説明しているが、半導体チップはこれに限られるものではない。
以下、上述の各実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
支持板の半導体チップ実装領域に、少なくとも外表面に金属を有する繊維状材料からなるシートを載せ、
前記半導体チップ実装領域に、溶融金属を含む接合層を形成し、
前記半導体チップ実装領域に、前記半導体チップを載せ、
加熱することによって、前記溶融金属を含む接合層によって前記半導体チップを前記半導体チップ実装領域に接合することを特徴とする半導体装置の製造方法。
（付記２）
前記シートは、前記半導体チップの面積と同等の面積を有することを特徴とする、付記１に記載の半導体装置の製造方法。
（付記３）
前記シートは、少なくとも外表面に前記溶融金属と合金化しうる金属を有する繊維状材料からなることを特徴とする、付記１又は２に記載の半導体装置の製造方法。
（付記４）
前記シートは、繊維状金属材料からなることを特徴とする、付記１又は２に記載の半導体装置の製造方法。
（付記５）
前記シートは、前記溶融金属と合金化しうる繊維状金属材料からなることを特徴とする、付記１又は２に記載の半導体装置の製造方法。
（付記６）
前記シートは、外表面が前記溶融金属と合金化しうる金属で覆われている、前記溶融金属と反応しない繊維状金属材料からなることを特徴とする、付記１又は２に記載の半導体装置の製造方法。
（付記７）
前記シートは、外表面が金属で覆われている繊維状樹脂材料からなることを特徴とする、付記１〜３のいずれか１項に記載の半導体装置の製造方法。
（付記８）
前記シートは、外表面が金属で覆われている繊維状ガラス材料からなることを特徴とする、付記１〜３のいずれか１項に記載の半導体装置の製造方法。
（付記９）
前記溶融金属を含む接合層は、シート状の溶融金属からなる層であることを特徴とする、付記１〜８のいずれか１項に記載の半導体装置の製造方法。
（付記１０）
前記溶融金属を含む接合層は、ペースト状の溶融金属からなる層であることを特徴とする、付記１〜８のいずれか１項に記載の半導体装置の製造方法。
（付記１１）
前記溶融金属を含む接合層は、溶融金属と樹脂とを含む熱伝導性接着剤からなる層であることを特徴とする、付記１〜８のいずれか１項に記載の半導体装置の製造方法。
（付記１２）
前記半導体チップ実装領域に前記シートを載せた後、前記半導体チップ実装領域に前記シートを超音波によって仮接合することを特徴とする、付記１〜１１のいずれか１項に記載の半導体装置の製造方法。
（付記１３）
前記半導体チップ実装領域に前記シートを載せ、前記シート状の溶融金属からなる層を形成した後、前記半導体チップ実装領域に前記シート及び前記シート状の溶融金属からなる層を超音波によって仮接合することを特徴とする、付記９に記載の半導体装置の製造方法。
（付記１４）
前記溶融金属を含む接合層がシート状の溶融金属からなる層である場合、前記シートにフラックスを含浸させることを特徴とする、付記１〜１１のいずれか１項に記載の半導体装置の製造方法。
（付記１５）
支持板と、
前記支持板上に設けられた半導体チップと、
溶融金属及び繊維状材料を含み、前記支持板と前記半導体チップとを接合している接合層とを備えることを特徴とする半導体装置。
（付記１６）
前記接合層は、前記溶融金属と金属との合金と、繊維状材料とを含むことを特徴とする、付記１５に記載の半導体装置。
（付記１７）
前記接合層は、前記溶融金属と金属との合金と、繊維状金属材料とを含むことを特徴とする、付記１５又は１６に記載の半導体装置。
（付記１８）
前記接合層は、前記溶融金属と金属との合金と、繊維状樹脂材料とを含むことを特徴とする、付記１５又は１６に記載の半導体装置。
（付記１９）
前記接合層は、前記溶融金属と金属との合金と、繊維状ガラス材料とを含むことを特徴とする、付記１５又は１６に記載の半導体装置。
（付記２０）
支持板と、
前記支持板上に設けられた半導体チップと、
溶融金属及び繊維状材料を含み、前記支持板と前記半導体チップとを接合している接合層とを備える半導体装置を備えることを特徴とする電源装置。
１ 半導体チップ
２ ステージ
２Ａ 半導体チップ実装領域
３ 溶融金属を含む接合層
４ ワイヤ
５ 繊維状金属シート
５Ａ 繊維状金属材料
５Ｂ 繊維状金属材料、繊維状樹脂材料、繊維状ガラス材料（金属材料、樹脂材料、ガラス材料、繊維状材料）
５Ｃ 金属（金属材料）
５Ｘ 繊維状材料
７ 封止樹脂（モールド樹脂）
２１ ゲートリード
２２ ソースリード
２３ ドレインリード
２４ ゲートパッド
２５ ソースパッド
２６ ドレインパッド
３０ ダイオードブリッジ
３１ チョークコイル
３２ 第１コンデンサ
３３ ＧａＮ−ＨＥＭＴ
３４ ダイオード
３５ 第２コンデンサ

Claims (6)

  1. 支持板の半導体チップ実装領域に、少なくとも外表面に金属を有する繊維状材料からなるシートを載せ、
    前記半導体チップ実装領域に、前記シートを超音波によって仮接合し、
    前記半導体チップ実装領域に、溶融金属を含む接合層を形成し、
    前記半導体チップ実装領域に、前記半導体チップを載せ、
    加熱することによって、前記溶融金属を含む接合層によって前記半導体チップを前記半導体チップ実装領域に接合することを特徴とする半導体装置の製造方法。
  2. 支持板の半導体チップ実装領域に、少なくとも外表面に金属を有する繊維状材料からなるシートを載せ、
    前記半導体チップ実装領域に、シート状の溶融金属からなる接合層を形成し、
    前記半導体チップ実装領域に、前記シート及び前記シート状の溶融金属からなる接合層を超音波によって仮接合し、
    前記半導体チップ実装領域に、前記半導体チップを載せ、
    加熱することによって、前記シート状の溶融金属からなる接合層によって前記半導体チップを前記半導体チップ実装領域に接合することを特徴とする半導体装置の製造方法。
  3. 前記シートは、前記半導体チップの面積と同等の面積を有することを特徴とする、請求項１又は２に記載の半導体装置の製造方法。
  4. 前記シートは、少なくとも外表面に前記溶融金属と合金化しうる金属を有する繊維状材料からなることを特徴とする、請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
  5. 支持板と、
    前記支持板上に設けられた半導体チップと、
    溶融金属と金属との合金と、繊維状樹脂材料とを含み、前記支持板と前記半導体チップとを接合している接合層とを備えることを特徴とする半導体装置。
  6. 支持板と、
    前記支持板上に設けられた半導体チップと、
    溶融金属と金属との合金と、繊維状樹脂材料とを含み、前記支持板と前記半導体チップとを接合している接合層とを備える半導体装置を備えることを特徴とする電源装置。
JP2011036253A 2011-02-22 2011-02-22 半導体装置及びその製造方法、電源装置 Active JP5919625B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011036253A JP5919625B2 (ja) 2011-02-22 2011-02-22 半導体装置及びその製造方法、電源装置
TW101102496A TWI518805B (zh) 2011-02-22 2012-01-20 半導體裝置、其製造方法，以及電源供應單元
US13/355,805 US8674520B2 (en) 2011-02-22 2012-01-23 Semiconductor device, method for manufacturing the same, and power supply unit
CN201210031949.9A CN102646610B (zh) 2011-02-22 2012-02-13 半导体器件、用于制造半导体器件的方法以及电源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011036253A JP5919625B2 (ja) 2011-02-22 2011-02-22 半導体装置及びその製造方法、電源装置

Publications (2)

Publication Number Publication Date
JP2012174925A JP2012174925A (ja) 2012-09-10
JP5919625B2 true JP5919625B2 (ja) 2016-05-18

Family

ID=46652088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011036253A Active JP5919625B2 (ja) 2011-02-22 2011-02-22 半導体装置及びその製造方法、電源装置

Country Status (4)

Country Link
US (1) US8674520B2 (ja)
JP (1) JP5919625B2 (ja)
CN (1) CN102646610B (ja)
TW (1) TWI518805B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840166B2 (en) 2018-03-20 2020-11-17 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230889B2 (en) 2013-01-16 2016-01-05 Infineon Technologies Ag Chip arrangement with low temperature co-fired ceramic and a method for forming a chip arrangement with low temperature co-fired ceramic
CN109742221A (zh) * 2018-12-07 2019-05-10 湖北深紫科技有限公司 一种全无机led封装方法与封装结构
DE102019124953B4 (de) * 2019-09-17 2023-09-07 Danfoss Silicon Power Gmbh Verfahren zum Herstellen einer kohäsiven Verbindung zwischen einem Halbleiter und einem Metallformkörper

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207645A (ja) 1982-05-28 1983-12-03 Fujitsu Ltd 半導体装置
CA1290676C (en) * 1987-03-30 1991-10-15 William Frank Graham Method for bonding integrated circuit chips
JPS6486589A (en) * 1987-06-04 1989-03-31 Shin Kobe Electric Machinery Metal-foiled laminated plate
US5068061A (en) * 1989-12-08 1991-11-26 The Dow Chemical Company Electroconductive polymers containing carbonaceous fibers
JPH05136286A (ja) * 1991-11-08 1993-06-01 Hitachi Ltd 半導体装置
JPH06132442A (ja) 1992-10-19 1994-05-13 Hitachi Ltd 半導体装置およびその製造方法
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
US6188582B1 (en) * 1998-12-18 2001-02-13 Geoffrey Peter Flexible interconnection between integrated circuit chip and substrate or printed circuit board
US6861750B2 (en) * 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
JP2006156437A (ja) 2004-11-25 2006-06-15 Seiko Epson Corp リードフレーム及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840166B2 (en) 2018-03-20 2020-11-17 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US20120211899A1 (en) 2012-08-23
CN102646610A (zh) 2012-08-22
CN102646610B (zh) 2014-11-12
US8674520B2 (en) 2014-03-18
TWI518805B (zh) 2016-01-21
JP2012174925A (ja) 2012-09-10
TW201250869A (en) 2012-12-16

Similar Documents

Publication Publication Date Title
US7256501B2 (en) Semiconductor device and manufacturing method of the same
US8643185B2 (en) Semiconductor apparatus, manufacturing method of semiconductor apparatus, and joint material
US9018744B2 (en) Semiconductor device having a clip contact
US20120211764A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP4865829B2 (ja) 半導体装置およびその製造方法
CN109314063B (zh) 电力用半导体装置
CN112753101B (zh) 半导体装置
JP2007059860A (ja) 半導体パッケージ及び半導体モジュール
JP2015095540A (ja) 半導体装置およびその製造方法
JP2014135411A (ja) 半導体装置および半導体装置の製造方法
WO2013145471A1 (ja) パワーモジュールの製造方法、及びパワーモジュール
JP2012209402A (ja) リード部品及びその製造方法、並びに半導体パッケージ
JP5919625B2 (ja) 半導体装置及びその製造方法、電源装置
JP2013219139A (ja) 半導体装置
JP2015115363A (ja) 電子装置及び電子装置の製造方法
US9082756B2 (en) Semiconductor device and power source device
JP5418654B2 (ja) 半導体装置
CN112424919A (zh) 半导体装置及半导体装置的制造方法
JP2019110280A (ja) 半導体装置の製造方法
JP2014053406A (ja) 半導体装置およびその製造方法
JP7320446B2 (ja) 半導体装置およびその製造方法
JP5151837B2 (ja) 半導体装置の製造方法
JP2016127163A (ja) 半導体装置の製造方法及び製造装置、並びに半導体装置
CN115692357A (zh) 具有金属间连接结构的电子系统及其制造方法
JP2010141112A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160328

R150 Certificate of patent or registration of utility model

Ref document number: 5919625

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150