JP4145287B2

JP4145287B2 - 半導体装置および半導体装置の製造方法

Info

Publication number: JP4145287B2
Application number: JP2004334629A
Authority: JP
Inventors: 靖池田; 正英岡本; 亮春田; 秀政鍵井; 浩偉岡; 弘幸中村
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2004-06-17
Filing date: 2004-11-18
Publication date: 2008-09-03
Anticipated expiration: 2024-11-18
Also published as: TW200620493A; TWI284375B; WO2005124850A8; US20080122050A1; JP2006032888A; WO2005124850A1

Description

本発明は、Pb（鉛）フリーの金属複合箔を用いて接続されたダイマウント接続部を有するパワー半導体装置を含む半導体装置技術に関する。

従来のパワー半導体装置を図１に示す。パワー半導体素子１ａがリードフレーム２上に、はんだ３によりダイマウント接続される。ワイヤー４でリード５とのボンディング後、エポキシ系樹脂６で樹脂モールドされる。はんだ３には、高PbはんだおよびこれにAgやCuを微量添加した融点（固相線温度）が290℃以上のはんだが用いられている。

ワイヤーボンディング工程では最高280℃になる場合がある。また、パワー半導体装置を基板に表面実装はんだ接続する際に、今後主に使用されるSn-Ag-Cu系Pbフリーはんだの融点は約220℃と高く、リフロー接続の際に最高260℃まで加熱されることが想定される。ワイヤーボンディング時およびリフロー時に、はんだ３が再溶融しないように、融点が280℃よりも高いはんだ、すなわち前述の高Pbはんだが使用されている。

ワイヤーボンディング時にはんだ３が再溶融すると、ワイヤーボンディングが不可能となる。パワー半導体素子１ａとリードフレーム２のはんだ接続部は、エポキシ系樹脂６で樹脂モールドされているが、リフロー時に、内部のはんだ３が再溶融すると、図２に示すように、溶融による体積膨張により、フラッシュと言って、エポキシ系樹脂６とリードフレーム２の界面から内部のはんだ３が漏れ出すことがある。漏れ出さないまでも、漏れ出そうと作用し、その結果、凝固後にはんだ３の中に大きなボイドが形成され不良品となる。

ダイマウント接合部のはんだ部分は、パワー半導体素子１ａをリードフレーム２に単に固定するだけの意味合いを持つものではなく、パワー半導体素子１ａの熱をリードフレーム２側に逃がすパスとしての機能を有している。そのため、上記の如く、はんだ３の再溶融によりボイド等が形成されると、接合部を介しての熱の放散が十分に行えなくなり、パワー半導体素子１ａの機能劣化が生ずる。

EUのRoHS指令（電気・電子機器に使われる有害物質の使用規制）の2006年7月1日の施行の決定に伴い、基板への接続用のはんだのPbフリー化が、Sn-Ag-Cu系Pbフリーはんだを中心に急速に進んでいる。

一方、従来、高Pbはんだを使用しているダイマウント接続に関しては、このはんだに代わるPbフリーはんだの技術的な解が見つかっていないことから、前述の規制の対象からも除外されている。しかし、このはんだに関しても環境負荷低減の観点からは、Pbフリー化することが望ましい。

但し、かかるダイマウント接続部で使用するPbフリーはんだには、前述の如く、ワイヤーボンディング時、基板実装のリフロー時に再溶融しない高い融点を有することが求められる。尤も、ワイヤーボンディングに関しては、室温におけるAlの超音波ボンディング等、低温でのボンディングへ変更することも可能であるが、Sn-Ag-Cu系Pbフリーはんだを用いた基板へのリフローはんだ付けは避けて通れない工程である。従って、はんだ３の融点は少なくとも260℃以上とする必要がある。

SnベースのPbフリーはんだの中でも比較的融点の高いはんだとしてSn-Sb系はんだ（融点232〜240℃）があるが、しかし、これでも融点が低すぎて、後工程で再溶融するため適用できない。

他にPbフリーの高融点はんだとしてAu-20Sn（融点280℃）が良く知られているが、Auが80％も含まれるため、コストが高く、低価格電子部品への採用はコスト的観点から難しい。またハードソルダーで硬いため、パワー半導体素子 (Si) とCu系フレームのような熱膨張率差の大きい組合せで、比較的大面積で接続するダイマウント接続に適用するには、応力緩衝機能が不十分で、熱疲労を繰り返し受ける使用状態が想定される場合には、パワー半導体素子または接続部が破壊する恐れがあり、接続信頼性が問題となる。

尤も、かかる接続信頼性の問題点は、はんだ供給量を増やすことで改善することができるが、供給量が増えるとコストが更に高くなり、採算性の問題が発生する。

一方、接続部のPbフリー化に際して、接続部の合金化を図ることにより高融点化する試みが非特許文献１に報告されている。

すなわち、裏面にCr(0.03μｍ)/Sn(2.5μｍ)/Cu(0.1μｍ)のメタライズを施したGaAsとCr(0.03μｍ)/Cu(4.4μｍ)/Au(0.1μｍ)のメタライズを施した基板（Glass）を280℃で接続した後16時間保持することにより、接続部をほぼCu₃Sn化合物化して接続部を高融点化することが可能であると報告されている。

また同様に、裏面にCr(0.03μｍ)/In(3.0μｍ)/Ag(0.5μｍ)のメタライズを施したSiとCr(0.03μｍ)/Au(0.05μｍ)/Ag(5.5μｍ) /Au(0.05μｍ)のメタライズを施したSiを210℃で接続した後、150℃で24時間時効処理して接続部をAg-rich合金+Ag₃In化することによって接続部を高融点化することが可能であると報告されている。

非特許文献２には、以下のことが報告されている。Sn-3.5Ag(26μｍ)のメタライズを施したNi-xCo（x=0.10）と、コバールにNi-20Co(5μｍ)をメタライズした上にAu(1μｍ)メタライズを施したものを、それぞれのメタライズ同士を合わせるようにして、240℃で接続し30分保持することによって、接続部を全て(Ni,Co)Sn₂+(Ni,Co)₃Sn₄化合物化して高融点化することが可能であると報告されている。メタライズにCoを含むNi-20Coを用いることで、化合物の成長速度を促進している。

これらの方法において、ひとたび接続部が完全に高融点化すると、リフローはんだ付け時に260℃まで加熱されても接続部は再溶融せず、接続を保持することが可能である。
ウイリアムズ（Williams W. So）等、「ハイテンペラチュアジョイントマニュファクチュアドアットロウテンペラチュア（High Temperature Joints Manufactured at Low Temperature）」、プロシーディングオブイーシーティーシー（Proceeding of ECTC）、1998年、p284 山本等、「Sn-Agはんだを用いたマイクロ接続部の金属間化合物化に関する研究」、MES2003の概要集、2003年10月、p45

本発明者は、ダイマウント接続部におけるPbフリー化に関しては、非特許文献１、２に記載の高融点化の技術の適用が図れるのではないかと考えた。しかしながら、上記２件の従来技術においては、以下の点について配慮がなされておらず、パワー半導体素子の放熱パスとして重要な機能を発揮させるために高度の接続信頼性が求められるダイマウント接続部への適用は容易には行えなかった。

すなわち、Williams W. So 等および山本等による接続方法では、接続部を化合物化により高融点化する。そのため、接続部が現行の高Pbはんだに比べて硬くて脆くなる。しかし、非特許文献１、２の両者共に熱膨張率差の小さな被接続材の組合せで接続を行っているため、高融点化に伴うかかる脆弱化に基づく熱疲労を受けた際の接続部の破壊等についての考察はなされていない。

本発明対象であるパワー半導体素子 (Si) とCu系リードフレームのような熱膨張率差の大きい組合せの接合に用いる場合、非特許文献１、２に示されるような硬く脆い接続部では、温度サイクルで生じる熱応力を接続部で緩衝できず、チップへの負担が大きくなりチップクラックが発生し、接続信頼性が確保できない。

尤も、チップクラックを防止するための改善策として接続部の厚さを厚くすることが考えられるが、接続部が厚くなると完全化合物化にかかる時間が極めて長くなる。接続温度を高くすることにより、化合物の成長速度を速くして、完全化合物化にかかる時間を短くすることは可能であるが、その場合、接続後の冷却による残留応力が大きくなり、やはりチップクラック発生の原因になる。

このように、非特許文献１、２に記載の高融点化の技術は、現状では、ダイマウント接続部における接続信頼性の要求仕様を満たすことができず、かかる接続信頼性の問題点を解決しなければ、ダイマウント接続部のPbフリー化技術への適用は図れない。

本発明の目的は、半導体素子 (Si) とCu系リードフレームのような熱膨張率差の大きい被接合材を、リフロー時に想定される最高温度でも接続を保持し、接続部への熱応力に対しても半導体素子への破壊を生じさせない接続信頼性が確保できるPbフリーの接合を行うことにある。

本発明の目的は、260℃でのリフロー時に接続を保持し、半導体素子 (Si) とCu系リードフレームのような熱膨張率差の大きい組合せで、比較的大面積でダイマウント接続した際にも良好な接続信頼性が得られるPbフリーの半導体装置を提供することにある。

上記課題を解決するために、第１の本発明は、半導体素子がリードフレーム上に金属接合によりダイマウント接続されている半導体装置であって、前記金属接合は、前記リードフレームと前記半導体素子の熱膨張率差により生じる熱応力を緩衝する応力緩衝層と、前記応力緩衝層の前記半導体素子側に形成され、前記応力緩衝層と前記半導体素子とを接続する接続層と、前記応力緩衝層の前記リードフレーム側に形成され、前記応力緩衝層と前記リードフレームを接続する接続層とを有していることを特徴とする半導体装置を提供することにある。

ダイマウント接合部における半導体素子側に入るチップクラックは、接合されるリードフレームと半導体素子との熱膨張率の差が大きいために、熱膨張率の大きなリードフレーム側の伸縮に対応して半導体素子側が伸縮できないことにより発生する。そこで、上記のように応力緩衝層を設けることで、リードフレーム側の熱伸縮に起因する応力を応力緩衝層で吸収し、かかる応力を半導体素子側に伝えないようにすることでチップクラックが発生しないようにすることができる。

第２の本発明は、第１の本発明において、前記接続層は、260℃以上の融点を示す金属層あるいは金属間化合物層であり、前記応力緩衝層は、前記半導体素子の熱膨張率係数と、前記リードフレームの熱膨張率係数との間の熱膨張率係数を有する金属層であることを特徴とする半導体装置を提供することにある。応力緩衝層を構成する金属層の熱膨張率係数をこのように設定することで、リードフレーム側に起因する応力を緩衝させることができる。

第３の本発明は、第１の本発明において、前記接続層は、260℃以上の融点を示す金属層あるいは金属間化合物層であり、前記応力緩衝層は、100MPa未満の降伏応力を有する金属層であることを特徴とする半導体装置を提供することにある。応力緩衝層を構成する金属層の降伏応力をこのように設定することで、リードフレーム側に起因する応力を緩衝させることができる。

第４の本発明は、第１の本発明において、前記応力緩衝層の前記半導体素子側に形成される接続層は、260℃以上400℃以下の融点を有するAu-Sn系合金、Au-Ge系合金、Au-Si系合金、Zn-Al系合金、Zn-Al-Ge系合金、Bi、Bi-Ag系合金、Bi-Cu系合金、Bi-Ag-Cu系合金等のPbフリーはんだ層で、前記応力緩衝層の前記リードフレーム側に形成される接続層は、前記応力緩衝層の前記半導体素子側に形成される接続層に比べて融点が低い260℃以上400℃以下の融点を有するPbフリーはんだ層からなることを特徴とする半導体装置を提供することにある。

前述の如く、ダイマウント接合部において半導体素子側に入るチップクラックは、接合されるリードフレームと半導体素子との熱膨張率の差が大きいために、熱膨張率の大きなリードフレーム側の伸縮に対応して半導体素子側が伸縮できないことにより発生する。これらのチップクラックは、金属接合部を厚くすることにより抑止することが可能と考えられるが、単一材料で接続する場合には、Au-20Snはんだでは高コストとなり、Bi系はんだでは熱伝導率が9W/mKと高Pbはんだの約1/3と低く十分な放熱ができなくなるという問題が起きる。一方、金属接合部を全化合物化すると、接合部が硬くて脆くなり、且つ全化合物化に多大な時間を要するため、生産効率という観点からは工業的には採用し難いという問題が生じる。

そこで、前述の如く、応力緩衝層を設けることにより、金属接合部を応力緩衝層により厚くし、且つ接続層を薄くすることができ、薄くできる分Au-20Snの使用量を低減し、且つ薄くできる分熱伝導率の低いBi系はんだによる放熱をし易くして、硬く脆い金属間化合物の量を低減することができる。

そのため、応力緩衝層を設けることにより、例えば、被接続材間の熱膨張率差がSiとセラミック基板のように約4ppm/℃と小さいものから、SiとCuのように約14ppm/℃と大きなものまで、チップクラックを発生しないように接合することができる。

第４の本発明において260℃以上400℃以下の融点を有するPbフリーはんだを用いる理由は、はんだの融点が260℃以下の場合にはリフローはんだ付けではんだが再溶融するという問題、はんだの融点が400℃以上の場合にはダイマウント接続時にCu系フレームが軟化して変形してしまう問題が生じるためである。

また、応力緩衝層により熱応力を緩衝することが可能であるため、上記のPbフリーはんだを薄付けした場合においても信頼性を確保することが可能となる。その結果、高コストであるAuベースのはんだを使用する場合でも、その使用量を低減することが可能となる。この場合のはんだの接続厚さは、1μｍ以上にすることが好ましい。1μｍ未満の場合、接続時に接続界面全域の濡れを確保することができず接続不良が生じる場合がある。

また、応力緩衝層に前記半導体素子側と、リードフレーム側とにそれぞれ接続層を形成するには、例えば、応力緩衝機能を有する金属層にダイマウント時等の加熱で接続層を形成する金属層を設けた複合箔を用いればよい。かかる複合箔の表裏面の接続層の融点に温度階層を設けることにより、応力緩衝層の前記リードフレーム側に形成される接続層のみが溶融する温度でリードフレームに複合箔を供給して、応力緩衝層の前記半導体素子側に形成される非溶融の接続層側から加圧およびスクラブを行うことにより、複合箔とリードフレーム接続部の接続性およびボイド排出性を向上することができる。さらに、半導体素子供給時に加圧、スクラブすることにより、半導体素子と複合箔接続部についても接続性およびボイド排出性を向上することができる。

第５の本発明は、第１の本発明において、前記応力緩衝層の前記半導体素子側に形成される接続層は、260℃以上400℃以下の融点を有するAu-Sn系合金、Au-Ge系合金、Au-Si系合金、Zn-Al系合金、Zn-Al-Ge系合金、Bi、Bi-Ag系合金、Bi-Cu系合金、Bi-Ag-Cu系合金等のPbフリーはんだ層で、前記応力緩衝層の前記リードフレーム側に形成される接続層は、260℃以下の融点を有するSn、In、Sn-Ag系、Sn-Cu系、Sn-Ag-Cu系、Sn-Zn系、Sn-Zn-Bi系、Sn-In系、In-Ag系、In-Cu系、Bi-Sn系およびBi-In系等のPbフリーはんだのうちの１つと、Cu、Ag、Ni、Auのうちの少なくとも１つの金属とが、ダイマウント接続時に反応して形成された260℃以上の融点を有する金属間化合物層からなることを特徴とする半導体装置を提供することにある。

ダイマウント接続を行う際、400℃以上で接続を行うとCu系フレームの軟化が生じるため、400℃以下で接続を行う必要がある。前記応力緩衝層の前記リードフレーム側に形成される接続層を形成するSn、In、Sn-Ag系、Sn-Cu系、Sn-Ag-Cu系、Sn-Zn系、Sn-Zn-Bi系、Sn-In系、In-Ag系、In-Cu系、Bi-Sn系およびBi-In系等のPbフリーはんだは、融点が260℃以下である。そのため、単独で接続した場合、リフローはんだ付け時にはんだが再溶融して、はんだフラッシュおよび接続界面の剥離により接続を保持することができない。

そこで、Cu、Ag、Ni、AuといったSn、In、Sn-Ag系、Sn-Cu系、Sn-Ag-Cu系、Sn-Zn系、Sn-Zn-Bi系、Sn-In系、In-Ag系、In-Cu系、Bi-Sn系およびBi-In系等のPbフリーはんだと反応して金属化合物を形成する金属と反応させることにより、接続後の融点を260℃以上に高融点化する必要がある。このとき、接続部の金属間化合物層の厚さは、1〜30μｍとすることが好ましい。1μｍ未満の場合、接続時に接続界面全域の濡れを確保することができず接続不良が生じる場合がある。30μｍより厚い場合、接続部を全化合物化するために長時間を要することになり、生産性が悪くなる場合がある。また、260℃以下で接続が可能であるため、ダイマウント接続後の冷却時に、発生する残留応力を小さくすることが可能である。

複合箔表裏面の接続層を形成するはんだの融点に温度階層を設けることにより、前記応力緩衝層の前記リードフレーム側に形成される接続層側の低融点材料のみが溶融する温度でリードフレームに複合箔を供給して、前記応力緩衝層の前記半導体素子側に形成される非溶融の接続層側から加圧およびスクラブすることにより、複合箔とリードフレーム接続部の接続性およびボイド排出性を向上することができる。更に、半導体素子供給時に加圧、スクラブすることにより、半導体素子と複合箔接続部についても接続性およびボイド排出性を向上することができる。このとき、前記応力緩衝層の前記リードフレーム側に形成される接続層において、局所的にでも形成された化合物でリードフレームと複合箔が接続されている方が望ましい。

第６の本発明は、第１の本発明において、前記応力緩衝層の前記半導体素子側に形成される接続層は、260℃以下の融点を有するSn、In、Sn-Ag系、Sn-Cu系、Sn-Ag-Cu系、Sn-Zn系、Sn-Zn-Bi系、Sn-In系、In-Ag系、In-Cu系、Bi-Sn系およびBi-In系等のPbフリーはんだのうちの１つと、Cu、Ag、Ni、Auのうちの少なくとも１つの金属とが、ダイマウント接続時に反応して形成された260℃以上の融点を有する金属間化合物層で、前記応力緩衝層の前記リードフレーム側に形成される接続層が前記応力緩衝層の前記半導体素子側に形成される接続層を形成するPbフリーはんだより融点が低いSn、In、Sn-Ag系、Sn-Cu系、Sn-Ag-Cu系、Sn-Zn系、Sn-Zn-Bi系、Sn-In系、In-Ag系、In-Cu系、Bi-Sn系およびBi-In系等のPbフリーはんだのうちの１つと、Cu、Ag、Ni、Auのうちの少なくとも１つの金属とが、ダイマウント接続時に反応して形成された260℃以上の融点を有する金属間化合物層からなることを特徴とする半導体装置を提供することにある。

ダイマウント接続を行う際、400℃以上で接続を行うとCu系フレームの軟化が生じるため、400℃以下で接続を行う必要がある。Sn、In、Sn-Ag系、Sn-Cu系、Sn-Ag-Cu系、Sn-Zn系、Sn-Zn-Bi系、Sn-In系、In-Ag系、In-Cu系、Bi-Sn系およびBi-In系等のPbフリーはんだは、融点が260℃以下である。そのため、単独で接続した場合、リフローはんだ付け時にはんだが再溶融して、はんだフラッシュおよび接続界面の剥離により接続を保持することができない。

複合箔表裏面の接続層に温度階層を設けることにより、前記応力緩衝層の前記リードフレーム側に形成される接続層側の低融点材料のみが溶融する温度でリードフレームに複合箔を供給し、前記応力緩衝層の前記半導体素子側に形成される非溶融の接続層側から加圧およびスクラブを行うことにより、複合箔とリードフレーム接続部の接続性およびボイド排出性を向上することができる。さらに、半導体素子供給時に加圧、スクラブすることにより、半導体素子と複合箔接続部についても接続性およびボイド排出性を向上することができる。このとき、前記応力緩衝層の前記リードフレーム側に形成される接続層において、局所的にでも形成された化合物でリードフレームと複合箔が接続されている方が望ましい。

第７の本発明は、半導体素子がリードフレーム上に金属接合によりダイマウント接続されている半導体装置であって、前記金属接合は、ダイマウント接合時に反応しない未反応の高融点金属と、前記高融点金属と前記半導体素子、前記高融点金属と前記リードフレームとをそれぞれ接合する接合時の反応により形成された金属間化合物とを有していることを特徴とする半導体装置である。

かかる構成は、例えば、前記半導体素子と前記リードフレームとの熱膨張率の差が5ppm/℃以上で、これまで提案されてきた金属接合では、例えば6/20等と高い確率で発生するチップクラックを防げなかったケースで、有効に適用することができる。

前記第１の本発明の説明で述べたように、ダイマウント接合部において半導体素子側に入るチップクラックは、接合されるリードフレームと半導体素子との熱膨張率の差が大きいために、熱膨張率の大きなリードフレーム側の伸縮に対応して半導体素子側が伸縮できないことにより発生する。これらのチップクラックは、金属接合部を厚くすることにより抑止することが可能と考えられるが、単一材料で接続する場合、Au-20Snはんだでは高コストとなり、Bi系はんだでは熱伝導率が9W/mKと高Pbはんだの約1/3と低く十分な放熱ができなくなる等の問題点を有していた。また、かかる金属接合部を全化合物化してしまうと接合部が硬くて脆くなり、さらに全化合物化に多大な時間を要するため工業的ではない等の問題も指摘されていた。

そこで、上記のように応力緩衝層を設けることにより、金属接合部を応力緩衝層により厚くし、接続層を薄くすることによりAu-20Snの使用量を低減し、熱伝導率の低いBi系はんだにより放熱し、硬く脆い金属間化合物の量を低減することができる。応力緩衝層を設けることにより、被接続材間の熱膨張率差がSiとセラミック基板のように約4ppm/℃と小さいものから、SiとCuのように約14ppm/℃と大きなものまで、チップクラックを発生しないようにすることができる。

本発明者は、かかる応力緩衝層の構成として、金属間化合物等に使用される高融点金属を利用できないかと発想した。これまでは半導体素子とリードフレームとの接合に際して、両者の熱膨張率の差が5ppm/℃以上のものに対しては、両者を接続する金属接合を、高融点金属との反応により形成された金属間化合物で全て構成すると、金属間化合物の硬く脆い性質のため接続後の熱サイクル試験でのチップクラックの発生が認められるため実用化されていなかった。

しかし、本発明の如く、金属間化合物を形成するに際して使用される高融点金属を未反応の状態で残存させる部分を敢えて設けることにより、あるいは金属間化合物とは別に反応しない高融点金属層を設けておけば、かかる高融点金属の未反応部分を応力緩衝層として機能させることができ、硬く脆い性質に基づき金属間化合物ではかわすことができずチップクラックの発生にまで至っていた応力を、かかる未反応の高融点金属の応力緩衝層でかわすようにさせることができる。

実験でも、熱膨張率の差が5ppm/℃以上の半導体素子とリードフレームとの接合に、かかる未反応の高融点金属の層を設けることで、金属間化合物の構成を適用することができることが確認された。かかる未反応の高融点金属の層は、実際の半導体素子、リードフレームとの接合構造に関与する金属間化合物を形成する際に使用される金属でも、あるいはかかる金属間化合物の形成には関与しない金属でも、いずれの金属でも構わない。

かかる構成を採用することで、例えば、-55℃(30min.)/150℃(30min.)で500サイクルの温度サイクル試験を、半導体素子とリードフレームとを接合して２０個のパッケージについて行った場合、全ての場合において、チップクラックは発生しないようにすることができた。

かかる金属接合を全化合物化で構成することなく、ダイマウント時の接合条件では反応しない未反応の高融点の金属層を金属接合部分に設けることは極めて重要なことで、金属間化合物での接合に発想を致した先行技術文献１、２にでも、かかる未反応の高融点金属層に関してはその示唆をも含めて一切の記載が認められず、本願発明独自のユニークな着想である。

第８の本発明は、半導体素子と、前記半導体素子と接続された基板とを有する半導体装置であって、前記半導体素子と前記基板とは、金属を有する金属含有層と、前記金属含有層よりも薄く、前記金属含有層に含有される金属成分を有する金属間化合物層とを介して接続され、前記半導体素子と前記基板との接続は、前記半導体装置の耐熱温度でも溶融しないことを特徴とする半導体装置を提供することにある。

第９の本発明は、半導体素子と、前記半導体素子と接続部を介して接続されたリードフレームとを有する半導体装置であって、前記接続部は、金属を含有する金属含有層と、前記金属含有層よりも薄く前記金属含有層に含有される金属成分を有する金属間化合物とを有し、前記接続部は、前記半導体装置の耐熱温度では溶融しないことを特徴とする半導体装置を提供することにある。

上記構成に示す如く、第８、９の本発明では、半導体チップ等の半導体素子と、かかる半導体素子と接続されるリードフレーム等の基板とが、金属含有層と、金属含有層に含まれる金属成分を有する金属間化合物とを介して接続されているため、かかる接続部を金属間化合物のみの単層で構成する場合に比べて、金属間化合物の層厚を薄くすることができる。

金属間化合物は、耐熱温度は高いが、硬くて脆いという性質があるため、半導体素子と基板との接続に金属間化合物を単独層として使用する場合には、半導体素子側への使用時の温度サイクルで生じる熱応力発生によるクラック等の影響を避けるためには、その層厚を厚くして、厚み方向での緩衝作用を期待することとなる。

しかし、上記本発明では、金属含有層との複層として金属間化合物の層を使用するので、金属間化合物を単独層として用いる場合とは異なり、逆に金属間化合物層を薄く設定することができる。金属含有層に応力緩衝機能を担わせれば、金属間化合物層で応力緩衝機能を一手に担う必要はなくなり、その分、かかる金属含有層よりも金属間化合物層を薄くして、リードフレーム等の基板と半導体チップ等の半導体素子との熱膨張率の差が大きい場合でも、熱膨張率の大きなリードフレーム等の基板側の伸縮に対応して半導体素子側が伸縮できないことによる熱応力を緩衝しつつ、且つ、半導体素子と基板との接続を確保することができる。すなわち、金属間化合物層を薄くできる分、例えば多少の歪みにも撓みやすくなる等して追随しやすくなり、層厚を厚くする場合に比べて、熱応力の緩衝の観点からは有利になる。

また、かかる金属化合物層の層厚を半導体素子と基板との接続面積との関係から考察すると、接続される半導体素子と基板との双方の接続面積を同一と設定した場合において、半導体素子と基板とを金属間化合物の単層で接続するものと想定すると、上記の如く、金属間化合物は耐熱温度は高いが硬くて脆いため、接続部の層厚を厚くして使用することが求められる。しかし、上記の如く、本発明では、金属化合物を応力緩衝機能を担わせる金属含有層との複層構成として使用することができるので、接続信頼性が確保できる範囲で薄く設定することができ、また、薄い程応力の影響を受け難くくもできるのである。

第１０の本発明は、半導体素子をリードフレーム上にダイマウント接続後、ワイヤーボンディング、樹脂モールドされた半導体装置において、ダイマウント接続部が、半導体素子側から、260℃以上の融点を有する金属間化合物層、260℃以上の融点を有する金属層、260℃以上の融点を有する金属間化合物層からなることを特徴とする半導体装置を供給することにある。

半導体パッケージを基板にリフローはんだ付けするときの最高温度が260℃であるため、リフローはんだ付け時に接続を保持するには、接続後に接続部の融点が260℃以上である必要がある。

260℃以上の融点を有する金属間化合物層は、例えば、融点が260℃以下のはんだと融点が260℃以上の金属が反応することにより形成される。接続の際、融点が260℃以下のはんだにより濡れを確保する。同時に、融点が260℃以下のはんだと、融点が260℃以上の金属を反応させることにより、金属間化合物を形成して接続部を高融点化する。260℃以下で接続が可能であるため、ダイマウント接続後の冷却時に、発生する残留応力を小さくすることが可能である。

260℃以上の融点を有する金属層は、熱応力を緩衝するために用いる。接続後の接続部が金属間化合物層のみであると、接続部が硬く脆くなるため、チップクラック、金属間化合物内の急激に進展するクラックにより、接続信頼性を大きく損なう。そこで、応力緩衝が可能な金属層を接続部に設けることにより、温度サイクルおよび接続後の冷却時に生じる熱応力を緩衝してクラックの発生を抑止し信頼性を確保する。

そのため、半導体素子とCu系リードフレームといった熱膨張率差の大きい接続、半導体素子と42アロイリードフレームといった熱膨張率差の小さい接続のどちらにおいても、接続信頼性を確保することができる。

第１１の本発明は、第１０の本発明において、前記金属間化合物層が、Sn-Ag系、Sn-Cu系、Sn-Ag-Cu系、Sn-Zn系、Sn-Zn-Bi系、Sn-In系、In-Ag系、In-Cu系、Bi-Sn系およびBi-In系のPbフリーはんだのうち１つと、Cu、Ag、Ni、Auのうちの少なくとも１つの金属がダイマウント接続時に反応して形成されたことを特徴とする半導体装置を提供することにある。

ダイマウント接続を行う際、400℃以上で接続を行うとCu系フレームの軟化が生じるため、400℃以下で接続を行う必要がある。Sn-Ag系、Sn-Cu系、Sn-Ag-Cu系、Sn-Zn系、Sn-Zn-Bi系、Sn-In系、In-Ag系、In-Cu系、Bi-Sn系およびBi-In系のPbフリーはんだは、融点が260℃以下である。そのため、単独で接続した場合、リフローはんだ付け時にはんだが再溶融して、はんだフラッシュおよび接続界面の剥離により接続を保持することができない。

そこで、Cu、Ag、Ni、AuといったSn-Ag系、Sn-Cu系、Sn-Ag-Cu系、Sn-Zn系、Sn-Zn-Bi系、Sn-In系、In-Ag系、In-Cu系、Bi-Sn系およびBi-In系のPbフリーはんだと反応して金属化合物を形成する金属と反応させることにより、接続後の融点を260℃以上に高融点化する必要がある。このとき、接続部の金属間化合物層の厚さは、1〜30μｍとすることが好ましい。1μｍ未満の場合、接続時に接続界面全域の濡れを確保することができず接続不良が生じる場合がある。30μｍより大きい場合、接続部を全化合物化するために長時間を要することになり、生産性が悪くなる場合がある。また、260℃以下で接続が可能であるため、ダイマウント接続後の冷却時に、発生する残留応力を小さくすることが可能である。

第１２の本発明は、半導体素子をリードフレーム上にダイマウント接続後、ワイヤーボンディング、樹脂モールドされた半導体装置において、ダイマウント接続部が、半導体素子側から、260℃以上400℃以下の融点を有するPbフリーはんだ層、260℃以上の融点を有する金属層、260℃以上400℃以下の融点を有するPbフリーはんだ層からなることを特徴とする半導体装置を提供することにある。

260℃以上400℃以下の融点を有するPbフリーはんだにより接続を行う。はんだの融点を260℃以上にするのは、リフローはんだ付けではんだを再溶融させないためである。はんだの融点を400℃以下にするのは、400℃以上でダイマウント接続するとCu系フレームが軟化して変形してしまう問題があるためである。

260℃以上の融点を有する金属層を設ける理由は、温度サイクルおよび接続後の冷却時に生じる熱応力を緩衝してチップクラックの発生を抑止するためである。金属層を設けることにより、半導体素子とCu系リードフレームといった熱膨張率差の大きい接続、半導体素子と42アロイリードフレームといった熱膨張率差の小さい接続のどちらにおいても、接続信頼性を確保することができる。

第１３の本発明は、第１２の本発明において、前記260℃以上400℃以下の融点を有するPbフリーはんだ層がAu-Sn系合金、Au-Ge系合金、Au-Si系合金、Zn-Al系合金、Zn-Al-Ge系合金、Bi、Bi-Ag系合金、Bi-Cu系合金、Bi-Ag-Cu系合金のいずれか１つからなることを特徴とする半導体装置を提供することにある。

260℃以上400℃以下の融点を有するPbフリーはんだを用いる理由は、はんだの融点が260℃以下の場合、リフローはんだ付けではんだが再溶融するという問題、はんだの融点が400℃以上の場合、ダイマウント接続時にCu系フレームが軟化して変形してしまう問題が生じるためである。

金属層により熱応力を緩衝することが可能であるため、上記のPbフリーはんだを薄付けした場合においても信頼性を確保することが可能となる。その結果、高コストであるAuベースのはんだを使用する場合でも、その使用量を低減することが可能となる。かかるはんだの接続厚さは、1μｍ以上にすることが好ましい。1μｍ未満の場合、接続時に接続界面全域の濡れを確保することができず接続不良が生じる場合がある。

第１４の本発明は、第１０〜第１３の本発明において、前記260℃以上の融点を有する金属層がAl、Mg、Ag、Zn、Cu、Niのうちのいずれか１種からなることを特徴とする半導体装置を提供することにある。

Al、Mg、Ag、Zn、Cu、Niは、硬はんだであるAu-20Snよりも降伏応力が小さく塑性変形しやすい。そこで、Al、Mg、Ag、Zn、Cu、Niが塑性変形することにより、熱応力を緩衝する。このとき、図３に示すように、該金属層の降伏応力の大きさは75MPa以下であることが好ましい。降伏応力が100MPa以上の場合、熱応力を十分に緩衝できず、半導体素子に発生する応力が大きくなり、チップクラックが発生する場合がある。材料のヤング率には、大きく依存しないが、小さい程好ましい。また、厚さは、30〜200μｍにすることが好ましい。厚さが30μｍ未満の場合、熱応力を十分に緩衝できないため、チップクラックが発生する場合がある。厚さが200μｍ以上の場合、Al、Mg、Ag、ZnはCuフレームより熱膨張率が大きいため、熱膨張率の効果が大きくなり、チップクラック発生等の信頼性の低下に繋がる場合がある。

第１５の本発明は、第１０〜第１３の本発明において、前記260℃以上の融点を有する金属層がCu/インバー合金/Cu複合材、Cu/Cu₂O複合材、Cu-Mo合金、Ti、Mo、Wのうちのいずれか１種からなることを特徴とする半導体装置を提供することにある。Cu/インバー合金/Cu複合材、Cu/Cu2O複合材Cu-Mo合金、Ti、Mo、Wの熱膨張率は、半導体素子とCu系リードフレームの熱膨張率の間であることによって、熱応力を緩衝する。このとき、該金属層の厚さは、30μｍ以上にすることが好ましい。厚さが30μｍ未満の場合、熱応力を十分に緩衝できないため、チップクラックが発生する場合がある。

第１６の本発明は、半導体素子をリードフレーム上に金属接合によりダイマウント接続する半導体装置の製造方法であって、260℃以上の融点を有する金属層の前記半導体素子側および前記リードフレーム側に、反応により260℃以上の融点の金属間化合物を形成する融点が260℃以下の金属と融点が260℃以上の金属とを有する層が設けられる複合箔を、前記半導体素子と前記リードフレームとの間に介在させた状態で、前記複合箔を加熱することにより前記金属接合を形成することを特徴とする半導体装置の製造方法を提供することにある。

第１７の本発明は、第１６の本発明において、前記260℃以上の融点を有する金属層が、Al、Mg、Ag、Zn、Cu、Niのうちのいずれか１種から形成され、反応により260℃以上の融点の金属間化合物を形成する前記融点が260℃以下の金属とは、Sn-Ag系、Sn-Cu系、Sn-Ag-Cu系、Sn-Zn系、Sn-Zn-Bi系、Sn-In系、In-Ag系、In-Cu系、Bi-Sn系、Bi-In系のPbフリーはんだのうちの１つであり、反応により260℃以上の融点の金属間化合物を形成する前記融点が260℃以上の金属とは、Cu、Ag、Ni、Auのうちの少なくとも１つの金属であることを特徴とする半導体装置の製造方法を提供することにある。

本発明によれば、最高温度260℃で基板にリフローはんだ付けする際、ダイマウント接続部のはんだがフラッシュすることがなく、また被接続材間の熱膨張率差が大きい場合でも、実際の使用環境でパワー半導体装置内のパワー半導体素子とリードフレームのダイマウント接続部が高い接続信頼性を有するPbフリーのパワー半導体装置を提供することができる。

このように、本発明によれば、熱応力に対してもチップクラックを発生させることがなく、リフロー時にも溶融することがないPbフリーのダイマウント接続を行うことができる。

以下に、本発明の実施の形態を図面を参照して説明する。

（実施の形態１）
図４は、本発明の実施の形態に関わる半導体装置８の断面図である。パワー半導体装置８ａ等に構成される半導体装置８は、例えば、以下に示す製造プロセスにより製造される。

すなわち、図４に示すように、パワー半導体装置８ａは、パワー半導体素子１ａである半導体素子１が金属接合部７を介して、リードフレーム２上にダイマウント接続されている。金属接合部７は、リードフレーム２のダイパッド上に、図５（ａ）に示す接合部形成用の複合箔７ａを載せ、さらに複合箔７ａ上に、パワー半導体装置８ａを載せた状態で加熱して形成される。

例えば、パワー半導体素子１ａのシリコン（Ｓｉ）側の複合箔７ａと接する裏面は、Ti/Ni/Auがメタライズされてその濡れ性が確保されている。また、リードフレーム２は、例えば、熱伝導率の良好な銅（Ｃｕ）系の材料で形成されている。かかる構成のパワー半導体素子１ａとリードフレーム２とは、介在させた複合箔７ａがダイマウント時に所定温度に加熱されて溶融し固化することにより形成された金属接合部７で接合されている。

金属接合部７形成用の複合箔７ａは、例えば、図５（ａ）に模式的に示すように、間に260℃以上の高融点を有する金属層１００と、その上下両面に、融点が260℃以上の高融点の金属層１１０と、金属層１１０の上にさらに積層された融点が260℃以下の低融点の金属層１２０により構成されている。パワー半導体素子１ａ、あるいはリードフレーム２との濡れ性を確保するために、低融点金属の金属層１２０が高融点金属の金属層１１０上に設けられている。

金属層１００を構成する金属としては、アルミニウム（Al）、マグネシウム（Mg）、銀（Ag）、亜鉛（Zn）、銅（Cu）、ニッケル（Ni）等を例示することができる。かかる金属は、硬はんだであるAu-20Snよりも降伏応力が小さく塑性変形しやすい。そのため、金属接合部７に熱応力が発生した場合には、金属層１００が塑性変形することで、パワー半導体装置８ａ側に応力が及んでクラック等の破損が生じないように、熱応力を緩衝する機能を発揮する。

図３に示すように、本発明者の現在の実験結果からは、金属層１００の降伏応力が100MPa以上の場合、熱応力を十分に緩衝できず、半導体素子に発生する応力が大きくなり、チップクラックが発生する場合がある。そこで、降伏応力は100MPa未満が好ましい。より好ましくは、図３に示すように、降伏応力の大きさは75MPa以下であればよい。

金属層１００の応力緩衝機能に関しては、金属層１００を構成する材料のヤング率には大きく依存しないが、小さい程好ましい。

また、金属層１００の厚さは、30〜200μｍにすることが好ましい。厚さが30μｍ未満の場合、熱応力を十分に緩衝できないため、チップクラックが発生する場合がある。厚さが200μｍ以上の場合、Al、Mg、Ag、ZnはCuフレームより熱膨張率が大きいため、熱膨張率の効果が大きくなり、チップクラック発生等の信頼性の低下に繋がる場合がある。

一方、金属層１１０を構成する高融点金属としては、例えば、銅（Cu）、銀（Ag）、ニッケル（Ni）、金（Au）等を挙げることができる。また、金属層１２０を構成する低融点金属として、Sn-Ag系（錫-銀系）、Sn-Cu系（錫-銅系）、Sn-Ag-Cu系（錫-銀-銅系）、Sn-Zn系（錫-亜鉛系）、Sn-Zn-Bi系（錫-亜鉛-ビスマス系）、Sn-In系（錫-インジウム系）、In-Ag系（インジウム-銀系）、In-Cu系（インジウム-銅系）、Bi-Sn系（ビスマス-錫系）およびBi-In系（ビスマス-インジウム系）のPbフリーはんだが好ましい。

金属層１１０は、例えば、金属層１００上にスパッタ、あるいはメッキにより設ければよい。金属層１２０も、同様に、金属層１１０上に、例えば、スパッタ、あるいはメッキにより設ければよい。

かかる構成の複合箔７ａは、ダイマウント時の加熱により、金属層１１０を構成する高融点金属と、金属層１２０を構成する低融点金属とが溶融して反応し、図５（ｂ）に示すように、金属層１００の上に接続層２００を形成することとなる。

接続層２００は、金属層１１０の高融点金属と、金属層１２０の低融点金属とが反応して形成されるもので、金属接合部７の断面顕微鏡写真からの判断では、かかる低融点金属と高融点金属との金属間化合物、低融点金属と高融点金属と半導体素子１裏面にメタライズされた金属との金属間化合物、金属の単相等の複数の相が、低融点の溶融した金属相中に混在した状態となっている。

金属層１１０を構成する高融点の金属と、金属層１２０を構成する低融点の金属とが反応して形成される接続層２００は、例えば、ダイマウント後、350℃で10min.保持することにより、260℃以下の融点である金属と260℃以上の融点の金属とを反応させて全化合物化することにより高融点化されている。

このようにして高融点化された金属接合部７によりダイマウント接続されたパワー半導体素子１ａでは、その後、パワー半導体素子１ａの上表面に形成されている電極とリード５とを、Auワイヤー４を用いてボンディングする。さらに、エポキシ系樹脂６を用いて、パワー半導体素子１ａ、リードフレーム２、金属接合部７、ワイヤー４を封止する。以上のプロセスによりパワー半導体装置８ａが製造される。

金属層１１０と金属層１２０とを反応させて形成される接続層２００を全化合物化するに際して、パワー半導体素子１ａとリードフレーム２との間に介在させた複合箔７ａを350℃で10min.保持するとの条件は、表１に示す各種の接続構造における接続温度および保持時間をパラメータとした実験の結果に基づき決定した。

すなわち、実験は、図６に模式的に示すように、モールドを施さない状態の５ｍｍ角のパワー半導体素子１ａとCuのリードフレーム２との間に、加熱することにより高融点の接続層２００となる複合箔７ｂを介在させて行った。

使用する複合箔７ｂとしては、表１に示すように、２０μｍ層厚のSn複合箔を、あるいは２０μｍ層厚のSn-3Ag-0.5Cu複合箔を、あるいは２０μｍのSn-9Zn複合箔を、あるいは２０μｍ層厚のIn-48Sn複合箔を、あるいは２０μｍ層厚のSn-0.7Cu複合箔を用いた。かかるそれぞれの複合箔７ｂをパワー半導体素子１ａとリードフレーム２との間に介在させて、３００℃、３５０℃、４００℃の各温度で、１分、３分、５分、１０分、３０分、６０分の各々の保持時間で加熱した。加熱後の接続層２００の全化合物化の状態を確認した。

尚、かかる実験では、接続層２００を形成する全化合物化に必要な加熱温度と、加熱保持時間を求める目的の実験であるため、前述の応力緩衝機能を発揮する金属層１００に相当する構成は複合箔７ｂに含まれていない。

表１は、Si/はんだ/Cu接続を行ったサンプルの接続部の全化合物化についての調査結果をまとめたものである。かかる表１に示すように、上記５種の構成の複合箔７bを用いて、各種温度、保持時間で実験を行った結果、加熱温度は350℃以上、保持時間は10分以上であれば、接続層２００の全化合物化が図れることが分かった。

因みに、図７（ａ）〜（ｃ）に、Sn-3Ag-0.5Cuはんだを用いて、半導体素子（Si）とCuを350℃で接続したときの接続断面の様子を示す。図７（ａ）、（ｂ）は、保持時間が１分および5分のときの様子を示した断面写真である。融点が260℃以下のSnが残っている。このように化合物化していないSnが残っている場合には、リフローはんだ付け時に接続層２００を構成するはんだの再溶融が生じる。一方、図７（ｃ）に示すように、保持時間が10分のとき、接続層２００は、Cu-SnおよびAg-Sn化合物により、全化合物化していることが確認できる。

次に、図５（ａ）に示すような応力緩衝機能を発揮する金属層１００を設けた複合箔７ａを用いて、パワー半導体素子１ａのダイマウントを行って、温度サイクルによる熱応力を繰り返し加えた場合の本発明の有効性について検証した。

すなわち、実験は、モールドを施さない状態の５ｍｍ角のパワー半導体素子１ａとCuリードフレーム２との間に、加熱することにより高融点の接続層２００となる金属層１１０、１２０を金属層１００の上に積層した複合箔７ａを介在させて行った。

使用する複合箔７ａとしては、表２に示すように、実施例１では、金属層１００を層厚１００μｍのAl層で構成し、金属層１１０をCuで構成し、金属層１２０をSnで構成し、金属層１１０、１２０を併せた層厚を１０μｍとした。

金属層１１０、１２０の層厚は、例えば、後記するように金属層１１０を構成する高融点の金属と金属層１２０を構成する低融点の金属とが反応して金属間化合物を形成するに際して、低融点の金属が単相で残らないような量に相当する層厚とすればよい。低融点の金属相が残る状態では、リフロー時の260℃の温度で低融点の金属が再溶融してしまい、フラッシュの発生に繋がる恐れがある。

かかる構成の複合箔７ａを、パワー半導体素子１ａとCu系のリードフレーム２との間に介在させた状態で、加熱温度350℃で保持時間を10分とすることでダイマウント接続させて図４に示す構成のパワー半導体装置８ａを用いた半導体パッケージを形成した。

かかるパワー半導体パッケージ２０個に対して、-55℃(30min.)/150℃(30min.)で500サイクルの温度サイクル試験を実施した。温度サイクル試験は、熱衝撃試験機の中に半導体パッケージをセットして行った。温度サイクル試験後の接続断面を観察すると、熱応力の緩衝を担う金属層１００が実施例１のAlの場合、Al端部から接続部の面積比率で５％未満にAl内クラックが発生していた。しかし、パワー半導体素子１ａ側では、チップクラックは発生していなかった。

表２は、本発明で用いる複合箔７ａでダイマウント接続を行ったサンプルの温度サイクル試験結果を、比較例と共にまとめたものである。表２に示すように、２０個全てにおいて、チップクラックは発生せず、温度サイクルによる繰り返しの熱応力がかかったにもかかわらず、パワー半導体素子１ａ側へのクラック等の発生は見られなかった。すなわち、実施例１においては、本発明に関わる複合箔７ａを用いて行ったダイマウント接続の接続信頼性が有効であることが検証された。

かかる現象は、温度サイクルによる熱応力がAlの金属層１００によって緩衝され、そのため熱応力によるパワー半導体素子１ａ側へクラックが入る等の悪影響が現出しなかったものと推察される。すなわち、熱膨張率係数の大きなCuのリードフレーム２の温度サイクルに関わる大きな伸縮に際して、接続層２００が積層する金属層１００がCuのリードフレーム２の伸縮に関わる応力を吸収して緩衝することとなる。

そのため、Cuのリードフレーム２側の伸縮に基づくせん断応力は金属層１００にクラックが入る等して吸収され、パワー半導体素子１ａ側では、金属層１００に積層した接続層２００を通してパワー半導体素子１ａにチップクラックが入る程の応力は伝達されないこととなる。

かかる結果は、同様の温度サイクル試験を行った表２に示す実施例２〜１０においても確認することができた。実施例２では、表２に示すように、使用する複合箔７ａとして、金属層１００を層厚１００μｍのAl層で構成し、金属層１１０をCuで構成し、金属層１２０をSn-3Ag-0.5CuのPbフリーはんだで構成し、金属層１１０、１２０を併せた層厚を１０μｍとした。かかる場合にも、金属層１００を構成するAl端部から接続部の面積比率で５％未満にAl内クラックが発生していたが、２０個全ての場合にチップクラックは発生していなかった。

実施例３では、表２に示すように、使用する複合箔７ａとして、金属層１００を層厚１００μｍのAl層で構成し、金属層１１０をCuで構成し、金属層１２０をSn-9ZnのPbフリーはんだで構成し、金属層１１０、１２０を併せた層厚を１０μｍとした。実施例３でも、上記実施例１と同様に、Al内には面積比率で５％未満の範囲にクラックは見られるものの、２０個全ての場合にチップクラックは発生しなかった。

実施例４では、表２に示すように、使用する複合箔７ａとして、金属層１００を層厚１００μｍのAl層で構成し、金属層１１０をAuで構成し、金属層１２０をSnで構成し、金属層１１０、１２０を併せた層厚を１０μｍとした。かかる構成の実施例４でも、上記実施例１と同様に、Al内には面積比率で５％未満の範囲にクラックは見られるものの、２０個全ての場合にチップクラックは発生しなかった。

実施例５では、表２に示すように、使用する複合箔７ａとして、金属層１００を層厚１００μｍのAl層で構成し、金属層１１０をNiで構成し、金属層１２０をSnで構成し、金属層１１０、１２０を併せた層厚を１０μｍとした。実施例６では、表２に示すように、使用する複合箔７ａとして、金属層１００を層厚１００μｍのAl層で構成し、金属層１１０をAgで構成し、金属層１２０をSnで構成し、金属層１１０、１２０を併せた層厚を１０μｍとした。

実施例７では、表２に示すように、使用する複合箔７ａとして、金属層１００を層厚１００μｍのAl層で構成し、金属層１１０をCuで構成し、金属層１２０をIn-48Snで構成し、金属層１１０、１２０を併せた層厚を１０μｍとした。実施例８では、表２に示すように、使用する複合箔７ａとして、金属層１００を層厚１００μｍのAl層で構成し、金属層１１０をAgで構成し、金属層１２０をBi-43Snで構成し、金属層１１０、１２０を併せた層厚を１０μｍとした。

かかる構成の実施例５〜８でも、上記実施例１と同様に、Al内には面積比率で５％未満の範囲にクラックは見られるものの、２０個全ての場合にチップクラックは発生しなかった。

実施例９では、表２に示すように、使用する複合箔７ａとして、金属層１００を層厚１００μｍのZn層で構成し、金属層１１０をCuで構成し、金属層１２０をSnで構成し、金属層１１０、１２０を併せた層厚を１０μｍとした。実施例１０では、表２に示すように、使用する複合箔７ａとして、金属層１００を層厚１００μｍのCu/インバー合金/Cu層で構成し、金属層１１０を金属層１００のCuで兼用し、金属層１２０をSnで構成し、Snの金属層１２０を層厚を１０μｍとした。

実施例９の場合には、金属層１００を構成するZn層に、Zn端部から接続部の５％未満にZn内クラックが発生したが、チップクラックは２０個全てに発生していなかった。実施例１０の場合には、金属層１００がSiとCuの中間の熱膨張率を持つCu/インバー合金/Cuの場合であるが、接続断面を観察すると、Si、金属化合物内およびCu/インバー合金/Cu内いずれにもクラックは発生していなかった。

実施例１〜１０の結果から、本発明の構成は、温度サイクルによる熱応力をAl、Zn、Cu/インバー合金/Cuの金属層１００によって緩衝することができ、チップクラック等の障害を発生させることなく、十分に接続信頼性を有することが判明した。

本発明者の実験では、接続層２００における金属間化合物の形成は、溶融した低融点の金属と高融点の金属との界面で生ずることが確認されている。形成された化合物は、界面から剥がれて、溶融している金属内に、例えば、浮島状に入っている場合が見られた。複数組成の化合物等の層が溶融している低融点の金属の中に混じった不均一な組織になるものと考えられる。

例えば、現状の実験では、実施例１、９、１０の低融点の金属としてSnを、高融点の金属としてCuを用いた場合には、チップ側には、Cu-Sn化合物(Cu₆Sn₅、Cu₃Sn)、Cu-Ni-Sn化合物が、Cuフレーム側にはCu-Sn化合物(Cu₆Sn₅、Cu₃Sn)が形成されていることが確認されている。

実施例２（Cu+Sn-3Ag-0.5Cu）で形成される相としては、チップ側にはCu-Sn化合物(Cu₆Sn₅、Cu₃Sn)、Ag-Sn化合物(Ag₃Sn)、Cu-Ni-Sn化合物が、Cuフレーム側にはCu-Sn化合物(Cu₆Sn₅、Cu₃Sn)、Ag-Sn化合物(Ag₃Sn)の相が確認されている。

実施例３（Cu+Sn-9Zn）で形成される相としては、チップ側には、Cu-Sn化合物(Cu₆Sn₅、Cu₃Sn)、Cu-Zn化合物が、Cuフレーム側には、Cu-Zn化合物、Cu-Sn化合物(Cu₆Sn₅、Cu₃Sn)の相が確認されている。

実施例４（Au+Sn）で形成される相としては、チップ側にはAu-Sn化合物の相が、Cuフレーム側にはAu-Sn化合物、Cu-Sn化合物(Cu₆Sn₅、Cu₃Sn)の相が確認されている。

実施例５（Ni+Sn）で形成される相としては、チップ側にはNi-Sn化合物の相が、Cuフレーム側にはNi-Sn化合物、Cu-Sn化合物(Cu₆Sn₅、Cu₃Sn)、Ni-Cu-Sn化合物の相が確認されている。

実施例６（Ag＋Sn）で形成される相としては、チップ側にはAg-Sn化合物(Ag₃Sn)、Ag-rich hcp相が、Cuフレーム側にはAg-Sn化合物(Ag₃Sn)、Ag-rich hcp相、Cu-Sn化合物(Cu₆Sn₅、Cu₃Sn)相が確認されている。

実施例７（Cu+In-48Sn）で形成される相としては、チップ側にはCu-Sn化合物(Cu₆Sn₅、Cu₃Sn)、In-Cu化合物、In-Sn-Cu化合物の相が、Cuフレーム側にはCu-Sn化合物(Cu₆Sn₅、Cu₃Sn)、In-Cu化合物、In-Sn-Cu化合物の相が確認されている。

実施例８（Ag+Bi-43Sn）で形成される相としては、チップ側にはAg-Sn化合物(Ag₃Sn)、Ag-rich hcp相、Biの相が、Cuフレーム側にはAg-Sn化合物(Ag₃Sn)、Ag-rich hcp相、Bi、Cu-Sn化合物(Cu₆Sn₅、Cu₃Sn)の相が確認されている。

（実施の形態２）
上記実施の形態１で明らかになったように、金属層１００を設けることで、接続層２００が高融点化して硬く脆くなっても、熱応力を金属層１００で吸収するため、硬く脆弱化した接続層２００および接続層２００で接続するパワー半導体素子１ａ側にはクラック等の悪影響を及ぼさない構成とすることができた。

そこで、本発明者は、高融点化することでリフロー時の再溶融の懸念はないものの、硬く脆いために熱応力によりチップ側にクラックを生じさせるのでダイマウント接続に使用することができなかった高融点Pbフリーはんだを、金属層１００と併用することで使用可能とすることができるのではないかと発想した。

すなわち、本実施の形態では、複合箔７ａとして、図８に示すように、金属層１００の両面に高融点化が図れるPbフリーはんだ層を金属層１３０として設けた構成を採用した。

本実施の形態で使用するパワー半導体装置８ａの構成は、前記実施の形態１の図４に示したと同様に構成されている。しかし、パワー半導体素子１ａのリードフレーム２へのダイマウント接続に際しての金属接合部７を形成するための複合箔７ａの構成は、図５（ａ）に示す構成ではなく、図８に示す構成を採用しており前記実施の形態１とは異なっている。

本実施の形態では、表２に示すように、実施例１１〜１５に示すような複合箔７ａの構成を有している。尚、実施例１１〜１５に示す場合も、前記実施例１〜１０と同様に、モールドを施さない状態の５ｍｍ角のパワー半導体素子１ａを用いている。

すなわち、実施例１１では、表２に示すように、使用する複合箔７ａとして、金属層１００を層厚１００μｍのAl層で構成し、金属層１３０を層厚２０μｍの高融点PbフリーはんだであるAu-20Sn層で構成した。実施例１２では、表２に示すように、使用する複合箔７ａとして、金属層１００を層厚１００μｍのZn層で構成し、金属層１３０を層厚２０μｍの高融点PbフリーはんだであるAu-20Sn層で構成した。

実施例１３では、表２に示すように、使用する複合箔７ａとして、金属層１００を層厚１００μｍのAl層で構成し、金属層１３０を層厚２０μｍの高融点PbフリーはんだであるZn-6Al層で構成した。実施例１４では、表２に示すように、使用する複合箔７ａとして、金属層１００を層厚１００μｍのCu/インバー合金/Cu層で構成し、金属層１３０を層厚２０μｍの高融点PbフリーはんだであるAu-20Sn層で構成した。実施例１５では、表２に示すように、使用する複合箔７ａとして、金属層１００を層厚１００μｍのTi層で構成し、金属層１３０を層厚２０μｍの高融点PbフリーはんだであるAu-20Sn層で構成した。

上記構成の複合箔７ａを用いた実施例１１〜１５のパワー半導体パッケージについて、前記実施の形態１と同様にして、-55℃(30min.)/150℃(30min.)で500サイクルの温度サイクル試験を、それぞれ２０個のパッケージについて行った。その結果、表２に示すように実施例１１〜１５の全てにおいて、チップクラックは発生しなかった。

一方、接続断面を観察すると、熱応力の緩衝を担う金属層１００が実施例１１、１３のAlの場合、Al端部から接続部の５％未満にAl内クラックが発生していた。図９に、実施例１１に生じたAl内クラックの状況を断面写真で示す。

また、金属層１００がZnである実施例１２の場合、Zn端部から接続部の５％未満にZn内クラックが発生した。金属層１００がSiとCuの中間の熱膨張率を持つCu/インバー合金/Cu、Tiである実施例１４、１５の場合、Si、はんだ内、Cu/インバー合金/Cu内およびTi内のいずれにもクラックは発生しなかった。因みに、図１０に、実施例１４の場合における接続断面を断面写真で示す。金属層１００、１３０、及びパワー半導体素子１aのSi側に、クラックが一切発生していないことが確認される。

本実施の形態における以上のことから、温度サイクルによる熱応力は、Al、ZnおよびCu/インバー合金/Cu、Tiの金属層１００によって緩衝され、チップクラック発生には至らず、十分に接続信頼性を有することが判明した。

以上の結果から、応力緩衝層を介在させることで、従来は高融点化するが硬く脆くなるために十分に利用することができなかったAu-20Sn等の高融点Pbフリーはんだを、ダイマウント接続に使用することができることが確認された。さらに、応力緩衝層を介在させることで、実際の接続に寄与するPbフリーはんだ層を薄くすることができ、コスト高が問題となるAu-20Snを使用し易くすることもできる。

（実施の形態３）
上記実施の形態１で明らかになったように、金属層１００を設けることで、接続層２００が高融点化して硬く脆くなっても、熱応力を金属層１００で吸収するため、硬く脆弱化した接続層２００および接続層２００で接続するパワー半導体素子１ａ側にはクラック等の悪影響を及ぼさない構成とすることができた。

そこで、本発明者は、高融点化することでリフロー時の再溶融の懸念はないものの、熱伝導率が約9W/m・Kと低いため薄く接続する必要があるが、薄く接続すると接続部にクラックを生じさせるのでダイマウント接続に使用することができなかったBi、Bi-Ag合金、Bi-Cu合金、Bi-Ag-Cu合金系はんだを、金属層１００と併用することで使用可能とすることができるのではないかと発想した。

すなわち、本実施の形態では、複合箔７ａとして、図８に示すように、金属層１００の両面に高融点化が図れるPbフリーはんだ層１３０を設けた構成を採用した。

本実施の形態では、表２に示すように、実施例１６、１７に示すような複合箔７ａの構成を有している。尚、実施例１６、１７に示す場合も、前記実施例１〜１０と同様に、モールドを施さない状態の５ｍｍ角のパワー半導体素子１ａを用いている。

すなわち、実施例１６では、表２に示すように、使用する複合箔７ａとして、金属層１００を層厚１００μｍのAl層で構成し、金属層１３０を層厚２０μｍの高融点PbフリーはんだであるBi-Ag層で構成した。実施例１７では、表２に示すように、使用する複合箔７ａとして、金属層１００を層厚１００μｍのCu/インバー合金/Cu層で構成し、金属層１３０を層厚２０μｍの高融点PbフリーはんだであるBi層で構成した。

以上の結果から、応力緩衝層を介在させることで、従来は熱伝導率が低いために十分に利用することができなかったBi、Bi-Ag合金、Bi-Cu合金、Bi-Ag-Cu合金系の高融点Pbフリーはんだを、ダイマウント接続に使用することができることが確認された。

（実施の形態４）
本実施の形態では、パワー半導体素子１ａのリードフレーム２に対するダイマウント接続の金属接合部７用の複合箔７ａの構成は、前記実施の形態１と同様の構成を採用しているが、パワー半導体装置８ｂ（８）は、図１１（ａ）、（ｂ）に示すようなストラップを用いた構造に構成されている。

すなわち、パワー半導体装置８ｂは、以下に示す製造プロセスにより製造される。複合箔７ａを用いて、裏面メタライズがTi/Ni/Auであるパワー半導体素子１ａをCu系ドレイン９の上にダイマウント接続した。次にパワー半導体素子１ａの上表面に形成されている電極とソース、ゲートとして機能するリード５を複合箔７ａとCuストラップ１０を用いて接続した。ストラップ接続後、350℃で10min.保持することにより、図５（ａ）に示す複合箔７ａを構成する金属層１２０の260℃以下の融点であるはんだと、金属層１１０の260℃以上の融点の金属を反応させて全化合物化することにより接続部２００を高融点化した。

このようにして、パワー半導体装置８ｂは、図１１（ａ）に示すように、パワー半導体素子１ａとドレイン９、ストラップ１０とが、ストラップ１０とリード５とが、それぞれ金属接合部７により接続されている。

表２の実施例１８に示すように、使用する複合箔７ａとしては、金属層１００を層厚１００μｍのAl層で構成し、金属層１１０をCuで構成し、金属層１２０をSnで構成し、金属層１１０、１２０を併せた層厚を１０μｍとした。次にエポキシ系樹脂６を用いて、パワー半導体素子１ａ、Cuのストラップ１０、金属接合部７を封止して、パワー半導体装置８ｂを作製した。

かかる構成のパワー半導体装置８ｂを用いたパワー半導体パッケージについて、前記実施の形態１と同様に、-55℃(30min.)/150℃(30min.)で500サイクルの温度サイクル試験を２０個のパッケージについて行った。その結果、表２に示すように実施例１８において、チップクラックは発生しなかった。接続断面を観察すると、熱応力の緩衝を担うAlの端部から接続部の５％未満にAl内クラックが発生していた。

以上のことから、図１１に示すようなストラップを用いた構造のパワー半導体装置８ｂの構成においても、温度サイクルによる熱応力を金属層１００のAlによって緩衝でき、十分に接続信頼性を有することが判明した。

（実施の形態５）
前記実施の形態１、２では、リードフレーム２として半導体素子１の材質のSiとの熱膨張差の大きなCu系の材質のものを用いた場合について説明したが、本実施の形態では、逆に、熱膨張差の小さな鉄（Fe）基合金のFe-42Ni材質のものについて本発明の適用の可能性を検証した。

すなわち、４２アロイフレームを用いて、前記実施の形態１で述べたと同様の方法でパワー半導体装置８ａを作製した。すなわち、図４に示す構成のパワー半導体装置８ａにおけるリードフレーム２が、４２アロイで形成されているもので、他の構成は、前記実施の形態１の実施例１と同様に構成されている。

使用する複合箔７ａとしては、表２の実施例１９に示すように、前記実施例１と同様に、金属層１００を層厚１００μｍのAl層で構成し、金属層１１０をCuで構成し、金属層１２０をSnで構成し、金属層１１０、１２０を併せた層厚が１０μｍに構成されている。

かかる構成の複合箔７ａを、パワー半導体素子１ａと４２アロイのリードフレーム２との間に介在させた状態で、加熱温度３５０℃で保持時間を１０分とすることでダイマウント接続させて図４に示す構成のパワー半導体パッケージを形成した。

かかる構成のパワー半導体装置８ａを用いて作製したパワー半導体パッケージについて、前記実施の形態１と同様にして、-55℃(30min.)/150℃(30min.)で500サイクルの温度サイクル試験を２０個のパッケージについて行った。その結果、表２に示すように実施例１９において、チップおよび接続部にクラックは発生しなかった。

さらに、表２には示さないが、前記実施例２〜１０と同様の構成の複合箔７ａを用いてパワー半導体装置８ａを作製し、かかるパワー半導体装置８ａを用いた２０個の半導体パッケージに対して温度サイクル試験を行った結果、全てのものについてチップクラックの発生は見られなかった。

以上のことから、本発明は、Siとの熱膨張差の大きなCu系フレームばかりでなく、４２アロイ（Ａｌｌｏｙ）に代表される鉄をベースにした合金等の、Siとの熱膨張差の小さなリードフレームに対しても十分に接続信頼性を有することが判明した。

（比較例１）
本比較例１では、本発明とは異なり、応力緩衝機能を発揮する金属層１００を有する複合箔７ａを用いることなく、２０μｍ層厚にPb-5Snはんだを用いて、図４に示す構成のパワー半導体装置８ａを作製し、それを用いた半導体パッケージについて、前記実施例１１〜１５と同様の方法で、-55℃(30min.)/150℃(30min.)で500サイクルの温度サイクル試験を２０個のパッケージについて行った。

表２に示すように比較例１において、チップクラックは発生しなかった。しかし、接続断面を観察すると、Pb-5Snはんだの端部から接続部の約10％にはんだクラックが発生した。かかる結果から、はんだの軟らかさにより、チップへの熱応力による負荷を低減していることが分かる。

（比較例２）
本比較例２では、金属層１００に相当する構成を設けることなく、金属層１１０に相当するCu層と、金属層１２０に相当するSn層とからなる厚さ２０μｍの複合箔を形成し、かかる複合箔に構成した金属箔をパワー半導体素子１ａのメタライズされた側に向けて、Cuのリードフレーム２との間に介在させて、前記実施例１〜１０に述べたと同様の方法で、350℃、１０分保持でダイマウント接続を行いパワー半導体装置８ａを作製した。

作製したパワー半導体装置８ａを用いた半導体パッケージに対して、-55℃(30min.)/150℃(30min.)で500サイクルの温度サイクル試験を２０個のパッケージについて行ったところ、表２の比較例２に示すように、６／２０の割合で、チップおよびCu-Sn化合物内にクラックが発生した。これは、複合箔を用いて形成された接続部が全てCu-Sn化合物であるため、接続部が硬く脆くなり、温度サイクルによる熱応力を緩衝できないために生じた。

すなわち、本発明とは異なり、応力緩衝機能を発揮する金属層１００を設けないために発生したものと考えられる。かかる結果は、逆に、本発明における応力緩衝機能を発揮する金属層１００が、チップクラック発生の防止に有効に機能していることの傍証とも言える。

（比較例３）
本比較例３では、本発明とは異なり、応力緩衝機能を発揮する金属層１００を有する複合箔７ａを用いることなく、２０μｍ層厚にAu-20Snはんだを用いて、図４に示す構成のパワー半導体装置８ａを作製し、それを用いた半導体パッケージについて-55℃(30min.)/150℃(30min.)で500サイクルの温度サイクル試験を２０個のパッケージについて行った。その結果は、表２の比較例３に示すように、５／２０の割合で、チップおよび接続部にクラックが発生した。これは、Au-20Snはんだが硬はんだであるため、接続部で温度サイクルによる熱応力を緩衝できないためチップへの負担が大きくなったためと考えられる。

図１２に、発生したチップクラックの一例を示す。図１２の場合は、５ｍｍ角のモールド無しのパワー半導体装置８ａをＣｕのリードフレームに２０μｍ層厚のAu-20Snはんだで、350℃、１０分保持でダイマウント接続し、その後に温度サイクル試験を行った場合である。

（実施の形態６）
前記実施の形態１〜５では、パワー半導体装置８ａ等の半導体装置８において、パワー半導体素子１ａ等の半導体素子１とリードフレーム２等の基板とを接続する金属接合部７では、図５（ｂ）に示すように、応力緩衝層として機能する金属層１００の半導体素子１側とリードフレーム２側とに、同じ構成の接続層２００が形成されていた。

本実施の形態では、図５（ｂ）に示す場合とは異なり、図１３（ａ）に示すように、金属接合部７では、応力緩衝層として機能する金属層１００を挟んで、互いに異なる接続層２１０、２２０が形成されている場合について説明する。尚、本実施の形態で説明する構成は、前記実施の形態１〜５で説明した、例えば図４、１１に示すそれぞれその構成を示すパワー半導体装置８ａ、８ｂに適用することができるものである。

すなわち、前記実施の形態１〜５で述べた構成と本実施の形態６で以下述べる構成とは、大きくは、金属接合部７を構成する金属層１００の両側に形成される接続層の構成が同じであるか、異なるものであるかの相違である。

本実施の形態で適用する半導体装置８は、例えば、図４に示すようなパワー半導体装置８ａに構成されている。すなわち、パワー半導体装置８ａは、パワー半導体素子１ａである半導体素子１が金属接合部７を介して、リードフレーム２上にダイマウント接続されている。金属接合部７は、リードフレーム２のダイパッド上に、図１３（ｂ）に示す接合部形成用の複合箔７ｃを載せ、さらに複合箔７ｃ上に、パワー半導体装置８ａを載せた状態で加熱して形成される。

例えば、パワー半導体素子１ａのシリコン（Ｓｉ）側の複合箔７ｃと接する裏面は、Ti/Ni/Auがメタライズされてその濡れ性が確保されている。また、リードフレーム２は、例えば、熱伝導率の良好な銅（Ｃｕ）系の材料で形成されている。かかる構成のパワー半導体素子１ａとリードフレーム２とは、介在させた複合箔７ｃがダイマウント時に所定温度に加熱されて溶融し固化することにより形成された金属接合部７で接合されている。

金属接合部７形成用の複合箔７ｃは、例えば、図１３（ｂ）に模式的に示すように、間に260℃以上の高融点を有する金属層１００の一方の側には、半導体素子１側の接続層２１０を形成する260℃以上、400℃以下の融点を有するPbフリーはんだからなる高融点側の金属層１４０が設けられている。金属層１００の他方の側には、リードフレーム２側の接続層２２０を形成する260℃以上、400℃以下の融点を有し、且つ融点が金属層１４０を形成する高融点Pbフリーより低い融点のPbフリーはんだからなる低融点側の金属層１５０が設けられている。

かかる構成の複合箔７ｃを用いて、パワー半導体素子１ａに構成した半導体素子１とリードフレーム２に構成した基板とを金属接合して、図４に示すパワー半導体装置８ａに構成した半導体装置８を製造する。かかる製造プロセスを以下に説明する。製造方法のプロセスの詳細を、図１４（ａ）〜（ｇ）に、模式的に図示した。

すなわち、図１４（ａ）、（ｂ）に示すように、マウンタ３００で複合箔７ｃの高融点側の金属層１４０を保持し、低融点側の金属層１５０をヒーターで加熱されたリードフレーム２上に供給する。このとき図１４（ｃ）に示すように、複合箔７ｃの低融点側の金属層１５０のみが溶融する温度で複合箔７ｃを加圧、スクラブを行い、リードフレーム２に密着させると同時にボイド排出を行い供給する。

その後、図１４（ｄ）に示すように、複合箔７ｃの高融点側の金属層１４０が溶融する温度まで加熱し、裏面メタライズがTi/Ni/Auであるパワー半導体素子１ａとしての半導体素子１を、マウンタ３１０で金属層１４０上に供給する。このとき図１４（ｅ）に示すように、加圧、スクラブしてパワー半導体素子１ａを供給することにより、接続部の濡れを確保するのと同時にボイド排出を行う。

このようにして高融点化された金属接合部７によりダイマウント接続されたパワー半導体素子１ａでは、その後、図１４（ｆ）に示すように、パワー半導体素子１ａの上表面に形成されている電極とリード５とを、Auワイヤー４を用いてボンディングする。さらに、図１４（ｇ）に示すように、エポキシ系樹脂６を用いて、パワー半導体素子１ａ、リードフレーム２、金属接合部７、ワイヤー４を封止することで、パワー半導体装置８ａに構成した半導体装置８が製造される。

かかる構成の半導体装置８において、複合箔７ｃを構成する金属層１００、１４０、１５０の組成を種々変えて、本実施の形態における構成の有効性について検証した。検証の結果を、表２の実施例２０〜２３に示した。

表２の実施例２０〜２３に記載の条件で構成した複合箔７ｃを用いて、上記説明のプロセスで作製したパワー半導体パッケージについて、-55℃(30min.)/150℃(30min.)で500サイクルの温度サイクル試験を、各実施例毎に２０個のパッケージを用いて行った。チップクラックの発生状況は、表２に示すように、実施例２０〜２３の全てにおいて、チップクラックは発生しなかった。

金属接合部7の接合断面を観察すると、熱応力の緩衝を担う金属層１００が実施例２０、２２、２３のAlの場合、Al端部から接続部の5%未満にAl内クラックが発生していた。一方、金属層がSiとCuの中間の熱膨張率を持つ実施例２１のCu/インバー合金/Cuの場合、接続断面を観察すると、Si、金属化合物内およびCu/インバー合金/Cu内のいずれにもクラックは発生しなかった。温度サイクルによる熱応力は、AlおよびCu/インバー合金/Cuの金属層１００によって緩衝され、その結果として、チップクラックの発生が防止できたものと推察される。

表２には記載はしないが、本発明者は複合箔７ｃを構成する金属層１００、１４０、１５０を種々変化させて試験した結果、表２の実施例２０〜２３に示した結果と合わせて、応力緩衝層として機能を有する金属層１００の半導体素子側に形成される接続層２１０を、260℃以上400℃以下の融点を有するAu-Sn系合金、Au-Ge系合金、Au-Si系合金、Zn-Al系合金、Zn-Al-Ge系合金、Bi、Bi-Ag系合金、Bi-Cu系合金、Bi-Ag-Cu系合金等のPbフリーはんだ層で構成し、応力緩衝層として機能する金属層１００のリードフレーム側に形成される接続層２２０を、接続層２１０に比べて融点が低い260℃以上400℃以下の融点を有するPbフリーはんだ層からなる構成とすることで、Pbフリーはんだを用いて、チップクラックを発生させることなく十分な接続信頼性の確保ができるダイマウント接続が行えることが判明した。

また、本実施の形態で説明した複合箔７ｃを用いたダイマウント接続の有効性は、図１１に示すストラップタイプの構造のパワー半導体装置８ｂ等の半導体装置８に適用しても有効であった。

(実施の形態７)
本実施の形態７で説明する構成は、前記実施の形態６と同様、図１５（ａ）に示すように、パワー半導体素子１ａと基板であるリードフレーム２とを接合する金属接合部７では、応力緩衝機能を有する金属層１００を挟んで、互いに異なる接続層２３０、２４０が形成されている。本実施の形態で説明する構成は、前記実施の形態６と同様に、例えば図４、１１に示すそれぞれそれの構成を有するパワー半導体装置８ａ、８ｂに適用することができる。

かかる金属接合部７は、図１５（ｂ）に示すよう構成の複合箔７ｄを用いて形成される。複合箔７ｄは、図１５（ｂ）に示すように、応力緩衝層の機能を有する金属層１００の半導体素子１と接続する側に260℃以上、400℃以下の融点を有するPbフリーのはんだ層からなる金属層１６０を設け、リードフレーム２と接続する側に金属と金属間化合物を形成する260℃以下の融点を有するPbフリーはんだからなる金属層１７０を設けて構成されている。

本実施の形態を適用する半導体装置８は、例えば、図４に示すようなパワー半導体装置８ａに構成されている。パワー半導体装置８ａは、パワー半導体素子１ａである半導体素子１が金属接合部７を介して、リードフレーム２上にダイマウント接続されている。金属接合部７は、リードフレーム２のダイパッド上に、図１５（ｂ）に示す上記説明の接合部形成用の複合箔７ｄを載せ、さらに複合箔７ｄ上に、パワー半導体装置８ａを載せた状態で加熱して形成される。

例えば、パワー半導体素子１ａのシリコン（Ｓｉ）側の複合箔７ｄと接する裏面は、Ti/Ni/Auがメタライズされてその濡れ性が確保されている。また、リードフレーム２は、例えば、熱伝導率の良好な銅（Ｃｕ）系の材料で形成されている。かかる構成のパワー半導体素子１ａとリードフレーム２とは、介在させた複合箔７ｄがダイマウント時に所定温度に加熱されて溶融し固化することにより形成された金属接合部７で接合されている。

本実施の形態では、上記構成のパワー半導体装置８ａを、次のようにして製造することができる。すなわち、図１４（ａ）、（ｂ）に示すように、マウンタ３００で複合箔の金属層１６０側を保持し、金属層１７０側をヒーターで加熱されたリードフレーム２上に供給する。このとき、図１４（ｃ）に示すように、複合箔の低融点側の金属層１７０のみが溶融する温度で複合箔を供給することにより、加圧、スクラブを行いリードフレーム２に密着させると同時にボイド排出を行う。

尚、図１４においては、複合箔７ｄの構成については、複合箔７ｃの構成と混同しないように、金属層１６０等の符号を括弧内表示としてある。

その後、複合箔７ｄの高融点の金属層１６０側が溶融する温度まで加熱し、図１４（ｄ）に示すように、裏面メタライズがTi/Ni/Auである半導体素子１をマウンタ３１０で供給する。このとき図１４（ｅ）に示すように、加圧、スクラブを行い半導体素子１を供給することにより、濡れを確保するのと同時にボイド排出を行う。ダイマウント後、350℃で10min.保持することにより、260℃以下の融点である金属と260℃以上の融点の金属とを反応させて、接続層を金属間化合物化して高融点化する。

このようにして高融点化された金属接合部７によりダイマウント接続されたパワー半導体素子１では、その後、図１４（ｆ）に示すように、パワー半導体素子１の上表面に形成されている電極とリード５とを、Auワイヤー４を用いてボンディングする。さらに、図１４（ｇ）に示すように、エポキシ系樹脂６を用いて、パワー半導体素子１ａ、リードフレーム２、金属接合部７、ワイヤー４を封止した。以上のプロセスによりパワー半導体装置８が製造される。

このようにして作製したパワー半導体パッケージについて、表２の実施例２４、２５に示すように、-55℃(30min.)/150℃(30min.)で500サイクルの温度サイクル試験を各条件２０個のパッケージについて行った。そのときのチップクラック発生状況を、表２に示すように、実施例２４、２５の全てにおいて、チップクラックは発生しなかった。

接続断面を観察すると、Si、金属化合物内およびCu/インバー合金/Cu内いずれにもクラックは発生しておらず、温度サイクルによる熱応力をCu/インバー合金/Cuの金属層によって緩衝でき、金属接合部７は十分に接続信頼性を有することが判明した。

表２には記載しないが、本発明者は複合箔７ｄを構成する金属層１００、１６０、１７０を種々変化させて試験した結果、表２の実施例２４、２５に示した結果と合わせて、応力緩衝層として機能を有する金属層１００の半導体素子側に形成される接続層２３０を、260℃以上400℃以下の融点を有するAu-Sn系合金、Au-Ge系合金、Au-Si系合金、Zn-Al系合金、Zn-Al-Ge系合金、Bi、Bi-Ag系合金、Bi-Cu系合金、Bi-Ag-Cu系合金等のPbフリーはんだ層で構成し、応力緩衝層として機能する金属層１００のリードフレーム側に形成される接続層２４０を、260℃以下の融点を有するSn、In、Sn-Ag系、Sn-Cu系、Sn-Ag-Cu系、Sn-Zn系、Sn-Zn-Bi系、Sn-In系、In-Ag系、In-Cu系、Bi-Sn系およびBi-In系等のPbフリーはんだのうちの１つと、Cu、Ag、Ni、Auのうちの少なくとも1つの金属とが、ダイマウント接続時に反応して形成された260℃以上の融点を有する金属間化合物層からなる構成とすることで、Pbフリーはんだを用いて、チップクラックを発生させることなく十分な接続信頼性の確保ができるダイマウント接続が行えることが判明した。

また、本実施の形態で説明した複合箔７ｄを用いたダイマウント接続の有効性は、図１１に示すストラップタイプの構造のパワー半導体装置８ｂ等の半導体装置８に適用しても有効であった。

(実施の形態８)
本実施の形態８で説明する構成は、前記実施の形態６と同様、図１６（ａ）に示すように、パワー半導体素子１ａと基板であるリードフレーム２とを接合する金属接合部７では、応力緩衝機能を有する金属層１００を挟んで、互いに異なる接続層２５０、２６０が形成されている。本実施の形態で説明する構成は、前記実施の形態６と同様に、例えば図４、１１に示すそれぞれそれの構成を有するパワー半導体装置８ａ、８ｂに適用することができる。

かかる金属接合部７は、図１６（ｂ）に示す構成の複合箔７ｅを用いて形成される。複合箔７ｅは、図１６（ｂ）に示すように、応力緩衝層の機能を有する金属層１００の半導体素子と接続する側に260℃以下の融点を有するPbフリーのはんだと260℃以上の融点を有する金属とからなる金属層１８０を設け、リードフレームと接続する側に金属層１８０を構成するPbフリーはんだより融点の低いPbフリーはんだと260℃以上の融点を有する金属とからなる金属層１９０を設けて構成されている。

金属層１８０は、図１６（ｂ）に示すように、金属層１００の上面に260℃以上の融点を有する金属層１８０ａを設け、かかる金属層１８０ａの上にさらに260℃以下の融点を有するPbフリーはんだからなる金属層１８０ｂを積層して構成されている。金属層１９０も、図１６（ｂ）に示すように、金属層１００の上面に260℃以上の融点を有する金属層１９０ａを設け、かかる金属層１９０ａの上にさらに260℃以下の融点を有し、且つ金属層１８０ｂを構成するPbフリーのはんだより低い融点のPbフリーはんだからなる金属層１９０ｂを積層して構成されている。

図１６（ｂ）に示す構成では、金属層１８０を金属層１８０ａ、１８０ｂから、金属層１９０を金属層１９０ａ、１９０ｂとの積層構造とした場合を示したが、かかる構成は、複合箔７ｅを用いてダイマウント接続した際に、金属層１８０ａと１８０ｂとが、金属層１９０ａと１９０ｂとがそれぞれ反応して、それぞれ260℃以上の高融点の金属間化合物を形成させるためである。

かかる複合箔７ｅの構成例は、例えば、表２の実施例２６、２７に例示した。すなわち、実施例２６に示す場合は、金属層１８０ａとしてCuを、金属層１８０ｂとしてSnを用い、金属層１００としてAlを用い、金属層１９０ａとしてCuを、金属層１９０ｂとしてIn-48Snをそれぞれ用いて、複合箔７ｅを構成した場合である。金属層１８０ａと金属層１８０ｂは合わせて層厚１０μｍに、金属層１００の層厚は１００μｍに、金属層１９０ａと金属層１９０ｂとは合わせて層厚１０μｍに構成されている。

同様に、実施例２７に示す場合は、金属層１８０ａとしてAgを、金属層１８０ｂとしてSnを用い、金属層１００としてAlを用い、金属層１９０ａとしてAgを、金属層１９０ｂとしてSn-9Znをそれぞれ用いて、複合箔７ｅを構成した場合である。金属層１８０ａと金属層１８０ｂは合わせて層厚２０μｍに、金属層１００の層厚は１００μｍに、金属層１９０ａと金属層１９０ｂとは合わせて層厚２０μｍに構成されている。

また、金属層１００の中に、金属層１８０ａ、１９０ａと実質的に同様の働きをする金属組成部が構成されている場合には、図示はしないが、見かけ上は、金属層１００の上に金属層１８０ｂ、１９０ｂのみが設けられて、金属層１８０、１９０が構成される場合もある。

かかる構成例としては、表２の実施例２８〜３０にそれぞれ示した。すなわち、実施例２８の場合には、金属層１８０ｂとしてSnを用い、金属層１００としてCu/Inver/Cuを用い、金属層１９０ｂとしてIn-48Snをそれぞれ用いて、複合箔７ｅを構成した場合である。金属層１８０ｂが層厚１０μｍに、金属層１００が層厚１００μｍに、金属層１９０ｂが層厚１０μｍに設定されているが、金属層１００を構成するCu/Inver/CuのCuが、図１６（ｂ）に示す金属層１８０ａ、１９０ａの働きを担うこととなる。

同様に、実施例２９の場合には、金属層１８０ｂとしてSn-3.5Agを用い、金属層１００としてCu/Inver/Cuを用い、金属層１９０ｂとしてIn-48Snをそれぞれ用いて、複合箔７ｅを構成した場合である。金属層１８０ｂが層厚１０μｍに、金属層１００が層厚１００μｍに、金属層１９０ｂが層厚１０μｍに設定されているが、金属層１００を構成するCu/Inver/CuのCuが、図１６（ｂ）に示す金属層１８０ａ、１９０ａの働きを担うこととなる。

実施例３０の場合には、金属層１８０ｂとしてSnを用い、金属層１００としてCu/Inver/Cuを用い、金属層１９０ｂとしてSn-9Znをそれぞれ用いて、複合箔７ｅを構成した場合である。金属層１８０ｂが層厚１０μｍに、金属層１００が層厚１００μｍに、金属層１９０ｂが層厚１０μｍに設定されているが、金属層１００を構成するCu/Inver/CuのCuが、図１６（ｂ）に示す金属層１８０ａ、１９０ａの働きを担う構成となっている。

本実施の形態を適用する半導体装置８は、例えば、図４に示すようなパワー半導体装置８ａに構成されている。パワー半導体装置８ａは、パワー半導体素子１ａである半導体素子１が金属接合部７を介して、リードフレーム２上にダイマウント接続されている。金属接合部７は、リードフレーム２のダイパッド上に、図１６（ｂ）に示す上記説明の接合部形成用の複合箔７ｅを載せ、さらに複合箔７ｅ上に、パワー半導体装置８ａを載せた状態で加熱して形成される。

例えば、パワー半導体素子１ａのシリコン（Ｓｉ）側の複合箔７ｅと接する裏面は、Ti/Ni/Auがメタライズされてその濡れ性が確保されている。また、リードフレーム２は、例えば、熱伝導率の良好な銅（Ｃｕ）系の材料で形成されている。かかる構成のパワー半導体素子１ａとリードフレーム２とは、介在させた複合箔７ｅがダイマウント時に所定温度に加熱されて溶融し固化することにより形成された金属間化合物からなる金属接合部７で接合されている。

本実施の形態では、上記構成のパワー半導体装置８ａを、次のようにして製造することができる。すなわち、図１４（ａ）、（ｂ）に示すように、マウンタ３００で複合箔の高融点側の金属層１8０側を保持し、低融点側の金属層１９０側をヒーターで加熱されたリードフレーム２上に供給する。このとき、図１４（ｃ）に示すように、複合箔の低融点側の金属層１９０のみが溶融する温度で複合箔を供給することにより、加圧、スクラブを行いリードフレーム２に密着させると同時にボイド排出を行う。

尚、図１４においては、複合箔７ｅの構成については、複合箔７ｃの構成と混同しないように、複合箔７ｄの場合と同様に、金属層１８０等の符号を括弧内表示としてある。

その後、複合箔の高融点の金属層１８０側が溶融する温度まで加熱し、図１４（ｄ）に示すように、裏面メタライズがTi/Ni/Auである半導体素子１をマウンタ３１０で供給する。このとき図１４（ｅ）に示すように、加圧、スクラブを行い半導体素子１を供給することにより、濡れを確保するのと同時にボイド排出を行う。ダイマウント後、350℃で10min.保持することにより、260℃以下の融点であるPbフリーはんだの金属と260℃以上の融点の金属とを反応させて、接続層を金属間化合物化して高融点化する。

このようにして作製したパワー半導体パッケージについて、表２の実施例２６〜３０に示すように、-55℃(30min.)/150℃(30min.)で500サイクルの温度サイクル試験を各条件２０個のパッケージについて行った。そのときのチップクラック発生状況を、表２に示す。実施例２６〜３０の全てにおいて、チップクラックは発生しなかった。

接続断面を観察すると、Al端部から接続部の５％未満にAl内クラックが発生しており温度サイクルによる熱応力をAlの金属層によって緩衝でき、金属接合部７は十分に接続信頼性が確保されていることが判明した。

表２には記載しないが、本発明者は複合箔７ｅを構成する金属層１００、１８０（１８０ａ、１８０ｂ）、１９０（１９０ａ、１９０ｂ）を種々変化させて試験した結果、表２の実施例２９〜３０に示した結果と合わせて、応力緩衝層として機能を有する金属層１００の半導体素子側に形成される接続層２５０を、260℃以下の融点を有するSn、In、Sn-Ag系、Sn-Cu系、Sn-Ag-Cu系、Sn-Zn系、Sn-Zn-Bi系、Sn-In系、In-Ag系、In-Cu系、Bi-Sn系およびBi-In系等のPbフリーはんだのうちの１つと、Cu、Ag、Ni、Auのうちの少なくとも１つの金属とが、ダイマウント接続時に反応して形成された260℃以上の融点を有する金属間化合物層で構成し、応力緩衝層として機能する金属層１００のリードフレーム側に形成される接続層２６０を、接続層２５０を形成するPbフリーはんだより融点が低いSn、In 、Sn-Ag系、Sn-Cu系、Sn-Ag-Cu系、Sn-Zn系、Sn-Zn-Bi系、Sn-In系、In-Ag系、In-Cu系、Bi-Sn系およびBi-In系等のPbフリーはんだのうちの１つと、Cu、Ag、Ni、Auのうちの少なくとも1つの金属とが、ダイマウント接続時に反応して形成された260℃以上の融点を有する金属間化合物層からなる構成とすることで、Pbフリーはんだを用いて、チップクラックを発生させることなく十分な接続信頼性の確保ができるダイマウント接続が行えることが判明した。

また、図１６（ｂ）に示す構成の複合箔７ｅとしては、表２の実施例３１、３２に記載の構成も有効であった。実施例３１の構成としては、金属層１８０ａとしてCuを、金属層１８０ｂとしてAu-20Snを、金属層１００としてAlを、金属層１９０ａとしてCuを、金属層１９０ｂとしてSnを用いた構成を例示した。金属層１８０ａ、１８０ｂを合わせた層厚を２０μｍに、金属層１００を１００μｍに、金属層１９０ａ、１９０ｂを合わせた層厚は２０μｍに設定されている。

実施例３２の構成としては、金属層１８０ａとしてCuを、金属層１８０ｂとしてBiを、金属層１００としてAlを、金属層１９０ａとしてCuを、金属層１９０ｂとしてSnを用いた構成を例示した。金属層１８０ａ、１８０ｂを合わせた層厚を１０μｍに、金属層１００を１００μｍに、金属層１９０ａ、１９０ｂを合わせた層厚は１０μｍに設定されている。

また、本実施の形態で説明した複合箔７ｅを用いたダイマウント接続の有効性は、図１１に示すストラップタイプの構造のパワー半導体装置８ｂ等の半導体装置８に適用しても有効であった。

(実施の形態９)
前記実施の形態１〜８においては、応力緩衝層を設けることでチップクラックを発生させない金属接合が行えることについて説明したが、本発明者は、かかる金属接合に際して使用する複合箔７ａ等の使用時における製造上の留意点を検討した。前記実施の形態１〜８に示す構成を実施するに際しては、前記説明の如く、例えば表２で例示したような複合箔を用いて行うことができる。しかし、かかる複合箔を用いる金属接合に関しては、本発明において初めて提案するものであり、従来構成の如く製造現場における実際的な知見の多数の積み重ねがある場合とは異なり、実際の製造現場における留意点を検討することは、本願発明を実際に適用する上では極めて重要なことである。

本発明者は、高度の接続信頼性を確保するために本願発明がなされたことに鑑み、特に、複合箔を用いた場合の接続信頼性に影響を与える要因についての検討を行った。その結果、ダイマウント時において複合箔を供給する際のスクラブの有無が接続信頼性に大きな影響を与えることが判明した。

表３には、複合箔を用いてダイマウント時の金属接合を行った場合の、接続後の接続不良に与えるスクラブの有無の影響について、表２に示す実施例１０、２８における場合を示した。

複合箔を用いた半導体パッケージの製造では、先ず、複合箔をリードフレーム上に供給して、リードフレームと複合箔との接合を行い、その後に、リードフレームに接合した複合箔上に半導体素子を供給し、複合箔と半導体素子との接合を行う手順を経る。かかる手順においては、スクラブを行う場合としては、リードフレーム上に複合箔を供給する際と、リードフレーム上に接合した複合箔上に半導体素子を供給する際とが考えられる。本発明者は、かかるそれぞれの場合におけるスクラブの有無の影響について検討した。

表３には、複合箔をリードフレーム上に供給する際の加圧・スクラブ（表中、複合箔供給時加圧・スクラブと表示）と、リードフレーム上に接合した複合箔上に半導体素子を供給する際の加圧・スクラブ（表中、半導体素子供給時加圧・スクラブと表示）との有無を示した。

表３には、表２における実施例１０、２８の両場合について、接続後の接続不良発生数を示した。ここでは、超音波探傷により観察したボイドおよび未濡れ部といった未接続部の割合が接続面積の20％以上になる場合を、接続不良と定義した。

チップクラックを発生させることのない優れた構成の金属接合を有する実施例１０の構成の半導体パッケージにおいて、複合箔および半導体素子供給時共に加圧・スクラブを行わない場合（表中、No.1で示す）、半数のサンプルにおいて接続不良が発生した。しかし、半導体素子供給時のみに加圧・スクラブを行う場合、表３のNo.２に示すように、接続不良は大幅に低減された。しかしながら、一部のサンプルについて、接続不良の発生が確認された。そこで、複合箔および半導体素子の供給時共に加圧・スクラブを行うと（表中、No.３で示す）、接続不良は発生しないことが確認される。

このように、前記実施の形態１〜５に示すように、応力緩衝機能を有する金属層の両側に同じ構成の金属層を設けた複合箔を用いたダイマウントでは、複合箔供給時、半導体素子供給時のいずれかに、少なくとも加圧・スクラブを行うことが好ましく、さらには、複合箔供給時、半導体素子供給時の双方で加圧スクラブを行うことが極めて好ましいことが確認された。

かかる結果については、前記実施の形態６〜８に示すように、応力緩衝機能を有する金属層の両側に異なる構成の金属層を設けた複合箔を用いてダイマウント接続を行う場合にも当てはまった。表３には、かかる例として、表２の実施例２８に対応した構成において、複合箔供給時、半導体素子供給時の双方で加圧スクラブを行った場合での不良発生数を示した。加圧・スクラブを全く行わない場合、複合箔供給時、半導体素子供給時のいずれかで加圧スクラブを行った場合に比べて、不良発生数は低減していた。

以上のことから、複合箔表裏面の接続層に温度階層を設けて、複合箔供給および半導体素子供給時に加圧、スクラブすることにより、接続性およびボイド排出性を向上させることができることを確認した。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

すなわち、上記説明では、本発明の適用について、パワー半導体装置のダイマウント接続を例に挙げて説明したが、適用可能な半導体装置はパワー半導体装置に限定する必要はなく、ダイマウント接続させる半導体装置であればパワー半導体装置以外のものにも適用できる。これらには例えば、オルタネータ用ダイオード、IGBT基板、RFモジュール等のフロントエンドモジュール、自動車用パワーモジュール等が挙げられる。

また、上記説明では、パワー半導体装置を用いた半導体パッケージを基板にリフロー実装する場合を例に挙げて説明したが、例えば、ＭＣＭ（Multi Chip Module）構成に使用する場合にも当然に適用できるものである。

上記説明では、金属層１００上に、260℃以下の低融点の金属からなる金属層１２０と、260℃以上の高融点の金属からなる金属層１１０とを、被接続材側に低融点の金属層１２０がくるように積層した構成を示したが、被接続側との濡れ性が確保できる範囲で、260℃以下の低融点の金属と、260℃以上の高融点の金属とが、互いに混在した構成の１層の金属層を設けるようにしても構わない。例えば、格子状に入れ子にしたり、低融点金属の列と高融点金属の列とを、互い違いに並行に設けるようにする等しても構わない。被接続側との濡れ性を確保した状態で、加熱することで両者が反応した260℃以上の高融点の接続層２００を形成できるようになっていればよい。

本発明は、パワー半導体装置に代表される半導体装置のダイマウント接続に有効に使用することができる。

従来のパワー半導体装置の構成を模式的示した断面図である。再溶融したはんだによるフラッシュ発生の様子を示す説明図である。応力緩衝層として使用可能な各種材料のヤング率と降伏応力を示した図である。本実施形態に関わるパワー半導体装置を模式的に示した断面図である。（ａ）は複合箔の構成を模式的に示す断面図であり、（ｂ）は金属接合の様子を模式的に示す断面図である。接続層の全化合物化に必要な温度、保持時間を決定するための実験に使用したパワー半導体装置の構成を模式的に示す斜視図である。 SiとCuをSn-3Ag-0.5Cuを用いて350℃で接続した接続部の断面写真の一例で、（ａ）、（ｂ）、（ｃ）は、それぞれ保持時間を１分、５分、１０分とした場合を示している。複合箔の変形例を模式的に示す断面図である。実施例１１の温度サイクル後の接続部の状況を示す断面写真の一例である。実施例１４の温度サイクル後の接続部の状況を示す断面写真の一例である。（ａ）は本実施形態に関わるパワー半導体装置の変形例を模式的に示した断面図であり、（ｂ）はパワー半導体素子の接続状況を上からみた平面図である。チップクラックが入った様子を示す断面写真の一例である。（ａ）は金属接合の変形例の様子を模式的に示す断面図であり、（ｂ）は（ａ）に示す金属接合の形成に使用する複合箔の変形例の様子を構成を模式的に示す断面図である。（ａ）〜（ｇ）は、複合箔を用いた金属接合によりダイマウントして半導体装置を製造する際の手順を模式的に示す説明図である。（ａ）は金属接合の変形例の様子を模式的に示す断面図であり、（ｂ）は（ａ）に示す金属接合の形成に使用する複合箔の変形例の様子を構成を模式的に示す断面図である。（ａ）は金属接合の変形例の様子を模式的に示す断面図であり、（ｂ）は（ａ）に示す金属接合の形成に使用する複合箔の変形例の様子を構成を模式的に示す断面図である。

符号の説明

１…半導体素子、１ａ…パワー半導体素子、２…リードフレーム、３…はんだ、４…ワイヤー、５…リード、６…エポキシ系樹脂、７…金属接合部、７ａ…複合箔、７ｂ…複合箔、７ｃ…複合箔、７ｄ…複合箔、７ｅ…複合箔、８…半導体装置、８ａ…パワー半導体装置、８ｂ…パワー半導体装置、９…ドレイン、１０…ストラップ、１００…金属層、１１０…金属層、１２０…金属層、１３０…金属層、１４０…金属層、１５０…金属層、１６０…金属層、１７０…金属層、１８０…金属層、１８０ａ…金属層、１８０ｂ…金属層、１９０…金属層、１９０ａ…金属層、１９０ｂ…金属層、２００…接続層、２１０…金属層、２２０…金属層、２３０…金属層、２４０…接続層、２５０…金属層、２６０…金属層。

Claims

半導体素子とリードフレームとが金属接合部により接続されている半導体装置であって、
前記金属接合部は、前記半導体素子と接続される第一の接続層と、
前記リードフレームと接続され、前記第一の接続層よりも融点が低い第二の接続層と、
前記第一の接続層と前記第二の接続層とを接続する部材である応力緩衝層と、
を有することを特徴とする半導体装置。
請求項１記載の半導体装置において、
前記第一の接続層および前記第二の接続層は、金属層であることを特徴とする半導体装置。
請求項１又は２記載の半導体装置において、
前記応力緩衝層は、Al、Mg、Ag、Zn、Cu、Niのうちのいずれか一の部材により構成されることを特徴とする半導体装置。
請求項１乃至３のいずれか１項に記載の半導体装置において、
前記第一の接続層は、Au-Sn系合金、Au-Ge系合金、Au-Si系合金、Zn-Al系合金、Zn-Al-Ge系合金、Bi、Bi-Ag系合金、Bi-Cu系合金、Bi-Ag-Cu系合金のいずれか一のPbフリーはんだ層であることを特徴とする半導体装置。
請求項１乃至４のいずれか１項に記載の半導体装置において、
前記応力緩衝層は、前記半導体素子の熱膨張率係数と前記リードフレームの熱膨張率係数との間の熱膨張率係数を有する部材であることを特徴とする半導体装置。
半導体素子とリードフレームとを有する半導体装置の製造方法であって、
第一の金属層の第一の面に前記第一の金属層よりも融点の低い第二の金属層を設け、前記第一の金属層の前記第一の面の反対側の面に前記第二の金属層よりも融点の低い第三の金属層を設けた複合箔を、前記第一の金属層、前記第二の金属層および前記第三の金属層のうち、前記第三の金属層のみが溶融する温度で加熱して、前記第三の金属層と前記リードフレームとを接続する工程と、
前記第一の金属層、前記第二の金属層および前記第三の金属層のうち、前記第二の金属層および前記第三の金属層のみが溶融する温度で、前記リードフレームと接続された複合箔を加熱して、前記第二の金属層と前記半導体素子とを接続する工程と、
を有することを特徴とする半導体装置の製造方法。
請求項６記載の半導体装置の製造方法において、
前記第一の金属層は、Al、Mg、Ag、Zn、Cu、Niのうちのいずれか一の部材により形成されることを特徴とする半導体装置の製造方法。
請求項６又は７記載の半導体装置の製造方法において、
前記第二の金属層は、Au-Sn系合金、Au-Ge系合金、Au-Si系合金、Zn-Al系合金、Zn-Al-Ge系合金、Bi、Bi-Ag系合金、Bi-Cu系合金、Bi-Ag-Cu系合金のいずれか一のPbフリーはんだ層により形成されることを特徴とする半導体装置の製造方法。
請求項６乃至８のいずれか１項に記載の半導体装置の製造方法において、
前記第三の金属層と前記リードフレームとを接続する工程では、加圧およびスクラブを行うことにより接続されることを特徴とする半導体装置の製造方法。
請求項６乃至９のいずれか１項に記載の半導体装置の製造方法において、
前記第二の金属層と前記半導体素子とを接続する工程では、加圧およびスクラブを行うことにより接続されることを特徴とする半導体装置の製造方法。