JP6078577B2 - 接続材料、接続方法、半導体装置及び半導体装置の製造方法 - Google Patents
接続材料、接続方法、半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6078577B2 JP6078577B2 JP2015087211A JP2015087211A JP6078577B2 JP 6078577 B2 JP6078577 B2 JP 6078577B2 JP 2015087211 A JP2015087211 A JP 2015087211A JP 2015087211 A JP2015087211 A JP 2015087211A JP 6078577 B2 JP6078577 B2 JP 6078577B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- connection
- manufacturing
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Die Bonding (AREA)
Description
また、特許文献2(特許3945915号公報)には「Alを1〜9質量%含み、Mgを0.05質量%以上0.5質量%未満、Gaを0.1〜8質量%含み、残部がZn及び不可避不純物からなるはんだ用Zn合金」が開示されている。
また、特許文献3(特開2008‐126272号)には「Al系合金層の最表面にZn系合金層を設けたものである。特に、Al系合金層のAl含有率が99〜100wt.%、または、Zn系合金層のZn含有率が90〜100wt.%である接続材料」が開示されている。
この半導体装置7は、Sn‐Ag‐Cu系の中温の鉛フリーはんだによりプリント基板にリフローはんだ付けされる。Sn‐Ag‐Cu系鉛フリーはんだの融点は約220℃と高く、リフロー接続の際に接続部が最高260℃まで加熱されることが想定される。そのため、リフロー接続の際に接続(ダイボンディング)部が再溶融しないように、ダイボンディングには、290℃以上の融点を有する高鉛はんだが使用される。
従来のZn/Al/Znクラッド材を用いた接続においては、接続時に加圧を必要とする点が課題である。
おりである。
(1)第一のZn層と、第一のZn層に接続されたAl層と、Al層のうち第一のZn層が接続される面とは異なる面に接続された第二のZn層とを有する接続材料であって、第一のZnまたは第二のZn層とAl層との厚さの比は0.52以上0.59以下であって、加熱によって溶融された接続部材は、Zn−Al層として構成されており、さらに、AlリッチのZn−Al相がZn−6Al相より20%以上多く存在させることを特徴とする接続材料である。
(2)被接続部材と他の被接続部材とを接続させる接続方法であって、接続材料は、第一のZn層と、第一のZn層に接続されたAl層と、Al層のうち第一のZn層が接続される面とは異なる面に接続された第二のZn層とを有しており、第一のZn層または第二のZn層に対するAl層の厚さの比は0.52以上から0.59以下であって、接続材料を被接続部材と他の被接続部材との間に配置する工程と、配置された接続材料を加熱することによって、被接続部材と他の接続部材は接続材料が溶融することによって接続部を介して接続される接続工程を有し、溶融された接続部は、Zn−Al層として構成されており、さらに、AlリッチのZn−Al相がZn−6Al相の20%以上多く存在することを特徴とする接続方法である。
(3)第一の被接続部材と第二の被接続部材とが接続部によって接続された半導体装置であって、接続部はZn−Al層として構成され、さらに、AlリッチのZn−Al相の割合がZn−6Al相の20%以上多く存在することを特徴とする半導体装置である。
(4)被接続部材と他の被接続部材とが接続された半導体装置であって、接続材料は、第一のZn層と、第一のZn層に接続されたAl層と、Al層のうち第一のZn層が接続される面とは異なる面に接続された第二のZn層とを有しており、第一のZn層または第二のZn層に対するAl層の厚さの比は0.52以上から0.59以下であって、接続材料を被接続部材と他の被接続部材との間に配置する工程と、配置された接続材料を加熱することによって、被接続部材と他の接続部材は接続材料が溶融することによって接続部を介して接続される接続工程を有し、溶融された接続部は、Zn−Al層として構成されており、さらに、AlリッチのZn−Al相がZn−6Al相の20%以上多く存在することを特徴とする半導体装置である。
ここで、中間のAl層の厚さは10μm以上50μm以下であることが望ましい。後述の通り、Zn層/Al層/Zn層の厚さ比が1:0.52:1よりAl層の割合が大きいことが望ましく、接続信頼性を確保するためには総厚は最低48ミクロン以上必要であるため、Al層の厚さは最低10ミクロン必要となる。つまり、Al層の厚さが10ミクロン以上あれば、Zn/Al/Zn層の総厚(接続部の厚さ)が48ミクロン以上となり、接続信頼性を確保することが可能となる。50μm以下と薄いと、接続時の熱負荷(接続温度、接続時間)によるZn層とAl層の反応により、Al層を完全に消失させることができる。
ムの界面にAl酸化物はほとんど存在せず、それぞれの界面に存するAl酸化物膜の面積はそれぞれの界面全体の面積に対して5%以下であった。界面に存在するAl酸化物は金属の濡れを阻害するため、Al酸化物が存在している部分は金属接合していない。よって、これが界面全体の面積に対して5%以下の場合は十分な接合強度を得ることができる。
具体的には、半導体素子と、該半導体素子を接続する基板と、一端が外部端子となるリードと、該リードの他端と該半導体素子の電極とを接続するワイヤと、該半導体素子および該ワイヤを気密封止し、該基板に接続する金属キャップとを有する半導体装置において、該基板と該金属キャップとの接続に前記のZn/Al/Znクラッド材を用いた。接続時の熱負荷はAl層が消失し、接続部全体が完全に溶融するように、接続温度400℃以上、接続時間2min以上とした。接続部全体が溶融するため、接続時の加圧なしでも十分な濡れを確保することができた。接続後、接続部はZn‐Al合金からなり(一部Zn相が残る場合もある)、基板と接続部の界面および接続部と金属キャップの界面にAl酸化物はほとんど存在せず、それぞれの界面に存するAl酸化物膜の面積はそれぞれの界面全体の面積に対して5%以下であった。これにより十分な接合強度が得られた。
また、この半導体装置のダイボンディングに、本発明の実施形態に係る接続材料(Zn/Al/Znクラッド材)を用いた場合も同様な結果が得られた。
図7は、本発明の実施例1における半導体装置の一例を示す図である。半導体装置11は、半導体素子1と、この半導体素子1を接続するフレーム2と、一端が外部端子となるリード5と、このリード5の他端と半導体素子1の電極とを接続するワイヤ4と、半導体素子1およびワイヤ4を樹脂封止する封止用のレジン6とを有し、半導体素子1とフレーム2は接続部10で接続されて構成される。
半導体素子1とフレーム2との間に図3または図4記載の製造方法にて製造された接続材料を配置し、図3または図4記載の接続材料を用いて接続部10を介して半導体装置11をダイボンディングしたものである。
(実施例13乃至24)
図11は、本発明の実施例の半導体装置の一例を示す図である。実施例13乃至24は、図11に示すように、気密封止を必要とする半導体装置21の封止材として図3または図4記載の接続材料を用いて接続されたものである。この半導体装置21は、半導体素子1と、この半導体素子1を接続するモジュール基板23と、一端が外部端子となるリード5と、このリード5の他端と半導体素子1の電極とを接続するワイヤ4と、半導体素子1およびワイヤ4を気密封止し、モジュール基板23に、半導体素子1及びチップ部品等をSn系の鉛フリーはんだ3、もしくは導電性接着剤、Cu粉/Sn系はんだ粉複合材等で接続した後、接続材料10aをモジュール基板23と金属キャップ22の間に置き、加圧なしで400〜420℃、2〜5min.加熱して接続を行った。接続材料(Zn/Al/Znクラッド材)のAl層の厚さは50μm以下と薄いため、接続時の加熱によりZnとAlが反応することによりAl層が消失し、接続部が完全に溶融した。これにより加圧なしで接続することができた。加熱後、接続部10aはZn‐Al合金相となった。
なお金属キャップについては、気密封止を行うために、図12に示すように、コバール、インバー等の金属合金24とAl層102及びZn層101を一緒にクラッド圧延で加工して、接続材料一体型の金属キャップ22aとしても構わない。
この半導体装置31の製造においては、接続材料10bを、基板34のCu配線35にNi又はNi/Auめっき36を施したパッドと、半導体素子1のAl配線32にZnめっき33を施した電極の間に置き、380℃で加圧無しで接続を行った。
この他の実施例においても、本実施例における接続材料10bを、半導体装置31のバンプとして用いることにより、加圧無しで接続することができる。
成形機
Claims (12)
- 被接続部材と他の被接続部材とを接続材料を用いて接続させる接続方法であって、
前記接続材料は、第一のZn層と、前記第一のZn層に接続されたAl層と、前記Al層のうち前記第一のZn層が接続される面とは異なる面に接続された第二のZn層とを有しており、
前記第一のZn層及び前記第二のZn層の厚さを1としたときに対する前記Al層の厚さである、(前記Al層の厚さ)/(前記第一のZn層及び前記第二のZn層の厚さ)は0.52以上から0.59以下であって、
前記接続材料を前記被接続部材と前記他の被接続部材との間に配置する工程と、
配置された前記接続材料を加熱することによって、前記被接続部材と前記他の被接続部材は前記接続材料が溶融することによって接続部を介して接続される接続工程を有し、
溶融された前記接続部は、Zn−Al層として構成されており、さらに、AlリッチのZn−Al相がZn−6Al相の20%以上多く存在すること
を特徴とする接続方法。 - 請求項1に記載の接続方法であって、
前記溶融は、前記第一のZn層のZn成分または前記第二のZn層のZn成分と、前記Al層のAlとが反応することによってAl層が消失されて溶融されること
を特徴とする接続方法。 - 請求項1に記載の接続方法であって、
前記溶融の際には、荷重による加圧処理を行わずに溶融されること
を特徴とする接続方法。 - 被接続部材と他の被接続部材とを接続材料を用いて接続させる半導体装置の製造方法であって、
前記接続材料は、第一のZn層と、前記第一のZn層に接続されたAl層と、前記Al層のうち前記第一のZn層が接続される面とは異なる面に接続された第二のZn層とを有しており、
前記第一のZn層及び前記第二のZn層の厚さを1としたときに対する前記Al層の厚さである、(前記Al層の厚さ)/(前記第一のZn層及び前記第二のZn層の厚さ)は0.52以上から0.59以下であって、
前記接続材料を前記被接続部材と前記他の被接続部材との間に配置する工程と、
配置された前記接続材料を加熱することによって、前記被接続部材と前記他の被接続部材は前記接続材料が溶融することによって接続部を介して接続される接続工程を有し、
溶融された前記接続部は、Zn−Al層として構成されており、さらに、AlリッチのZn−Al相がZn−6Al相の20%以上多く存在すること
を特徴とする半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法であって、
前記加熱は、400℃以上から420℃以下で行うこと
を特徴とする半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法であって、
前記Al層の厚さが10μm以上50μm以下であること
を特徴とする半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法であって、
前記溶融は、前記第一のZn層のZn成分または前記第二のZn層のZn成分と、前記Al層のAlとが反応することによってAl層が消失されて溶融されること
を特徴とする半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法であって、
前記溶融の際には、荷重による加圧処理を行わずに溶融されること
を特徴とする半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法であって、
前記Zn‐Al層のAl含有率が9mass%以上であること
を特徴とする半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法であって、
前記接続部と前記被接続部材の界面および前記接続部と前記他の被接続部材の界面のそれぞれの界面に存在するAl酸化物膜の面積はそれぞれの界面全体の面積に対して5%以下であること
を特徴とする半導体装置の製造方法。 - 請求項4乃至10のいずれか一項に記載の半導体装置の製造方法であって、
前記被接続部材と前記他の被接続部材とは、半導体素子、リード、ワイヤ、フレーム、基板または金属キャップの組み合わせであること
を特徴とする半導体装置の製造方法。 - 請求項4乃至11のいずれか一項に記載の半導体装置の製造方法であって、
前記半導体装置は、パワーデバイス、パワートランジスタ、パワーモジュールのいずれかであること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015087211A JP6078577B2 (ja) | 2015-04-22 | 2015-04-22 | 接続材料、接続方法、半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015087211A JP6078577B2 (ja) | 2015-04-22 | 2015-04-22 | 接続材料、接続方法、半導体装置及び半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009207684A Division JP5738523B2 (ja) | 2009-09-09 | 2009-09-09 | 接続材料、接続方法及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015166110A JP2015166110A (ja) | 2015-09-24 |
JP6078577B2 true JP6078577B2 (ja) | 2017-02-08 |
Family
ID=54257268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015087211A Active JP6078577B2 (ja) | 2015-04-22 | 2015-04-22 | 接続材料、接続方法、半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6078577B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62173095A (ja) * | 1986-01-24 | 1987-07-29 | Showa Alum Corp | はんだ付用板材 |
JP4699822B2 (ja) * | 2005-07-04 | 2011-06-15 | 株式会社豊田中央研究所 | 半導体モジュ−ルの製造方法 |
JP4390799B2 (ja) * | 2006-11-21 | 2009-12-24 | 株式会社日立製作所 | 接続材料、接続材料の製造方法、および半導体装置 |
JP5160201B2 (ja) * | 2007-11-20 | 2013-03-13 | 株式会社豊田中央研究所 | はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 |
JP5738523B2 (ja) * | 2009-09-09 | 2015-06-24 | 株式会社日立製作所 | 接続材料、接続方法及び半導体装置の製造方法 |
-
2015
- 2015-04-22 JP JP2015087211A patent/JP6078577B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015166110A (ja) | 2015-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100953470B1 (ko) | 접속 재료, 접속 재료의 제조 방법 및 반도체 장치 | |
JP4262672B2 (ja) | 半導体装置およびその製造方法 | |
JP4145287B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI523724B (zh) | A bonding material, a method for producing the same, and a method of manufacturing the bonding structure | |
CN102738109B (zh) | 引线框架及半导体装置 | |
JP2007123395A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5578326B2 (ja) | リード部品及びその製造方法、並びに半導体パッケージ | |
JP5152125B2 (ja) | 接続材料、接続材料の製造方法、および半導体装置 | |
JPWO2009157130A1 (ja) | 接合構造および電子部品 | |
JP5035134B2 (ja) | 電子部品実装装置及びその製造方法 | |
KR101361252B1 (ko) | 접속 재료, 반도체 장치 및 그 제조 방법 | |
JP5738523B2 (ja) | 接続材料、接続方法及び半導体装置の製造方法 | |
JP5723523B2 (ja) | 接続材料、接続材料の製造方法、半導体装置、半導体装置の製造方法、パワーモジュール | |
JP6078577B2 (ja) | 接続材料、接続方法、半導体装置及び半導体装置の製造方法 | |
JP5533223B2 (ja) | 接合材料およびその製造方法、半導体装置およびその製造方法 | |
JP2009039769A (ja) | 接合シート | |
JP2012142320A (ja) | 半導体装置の製造方法 | |
JP2006352175A (ja) | 半導体集積回路装置 | |
JP2011189399A (ja) | 接続材料の製造方法、接続材料及びそれを用いた半導体装置 | |
JPH08236579A (ja) | Siチップとパッケージの接続方法 | |
JP2011167713A (ja) | 接続材料、接続材料の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6078577 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |