JP5035134B2 - 電子部品実装装置及びその製造方法 - Google Patents

電子部品実装装置及びその製造方法 Download PDF

Info

Publication number
JP5035134B2
JP5035134B2 JP2008161409A JP2008161409A JP5035134B2 JP 5035134 B2 JP5035134 B2 JP 5035134B2 JP 2008161409 A JP2008161409 A JP 2008161409A JP 2008161409 A JP2008161409 A JP 2008161409A JP 5035134 B2 JP5035134 B2 JP 5035134B2
Authority
JP
Japan
Prior art keywords
layer
electrode
bump
bonding
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008161409A
Other languages
English (en)
Other versions
JP2010003878A (ja
Inventor
泰治 酒井
誠樹 作山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008161409A priority Critical patent/JP5035134B2/ja
Publication of JP2010003878A publication Critical patent/JP2010003878A/ja
Application granted granted Critical
Publication of JP5035134B2 publication Critical patent/JP5035134B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Description

本発明は電子部品実装装置及びその製造方法に関するものであり、例えば、半導体装置等の電子部品をＳｎとＢｉを主要成分とする鉛フリーハンダを用いて実装回路基板等へ実装する際における接合強度を向上するための構成に関するものである。
近年、携帯電話、デジカメなどの電子機器における高速処理化の要求が高まっている。このような要請に応えるため、半導体集積回路装置として、寄生容量を低減させ高速伝送を可能にするために層間絶縁膜としてＬｏｗ−ｋ（低誘電率）材を用いたＬｏｗ−ｋデバイスが用いられる。このＬｏｗ−ｋ材は機械的に脆弱なため、低温で接続して熱歪みによる接続ストレスを低減させることが求められている。
一方、小型・高密度化の要求も高く、このため半導体集積回路装置と回路基板との接続において接続端子の微細ピッチ化が要求される。現在、微細接続には金ワイヤ電極、金または銅メッキ電極を用いた固相接続が用いられているが２２０℃以上の高い接合温度と高い接合荷重が必要である。
このような中で、ＳｎとＢｉの共晶反応を利用して低温・低荷重で接続させる方法が提案されている（例えば、特許文献１参照）。この場合、回路基板に設けたＣｕ等の表面金属層上に、表面金属層と液相拡散するＳｎ等の第一の接合用金属層と、液相拡散温度を下げるＢｉ等の第２の接合用金属とを形成し、ＳｎとＢｉの共晶反応を利用して１３９℃の低温で溶融し、半導体集積回路装置と回路基板とを低温・低荷重で接合する。
ここで、図７及び図８を参照して従来の半導体集積回路装置の実装工程を説明する。
まず、図７（ａ）に示すように、回路基板４０の表面に設けたＣｕ表面電極４１の表面にＣｕと液相拡散するＳｎ層４２と、液相拡散温度を下げるＢｉ層４３を順次堆積する。一方、Ｃｕバンプ５４を設けた半導体集積回路装置５０を、ボンディングツールを例えば、１５０℃に加熱した状態でＣｕバンプ５４とＣｕ表面電極４１とが当接するように押圧する。なお、図における符号５１，５２は電極層であり、５３はパッシベーション膜である。
この時、図７（ｂ）に示すように、Ｂｉ層４３とＳｎ層４２は、１５０℃に加熱されたＣｕバンプ５４と当接することによって溶融してＳｎＢｉ共晶４４を形成し、室温まで降温することによって接合が形成される。
次いで、図８（ｃ）に示すように、接合形成後に、リフローやアンダーフィル硬化のためのアニール等で１５０℃を超える、例えば、１８０℃程度の熱が加わると、Ｃｕバンプ５４或いはＣｕ表面電極４１とＳｎＢｉ共晶４４中のＳｎが反応してＣｕＳｎ金属間化合物４５を形成する。これは、ＢｉはＳｎと比較してＣｕとの反応性が低いため、ＳｎがＣｕ中に液相拡散していくためである。
ついで、図８（ｄ）に示すように、室温まで降温して固化させると、接合界面においては、ＣｕＳｎ金属間化合物４５の間にＢｉ単体４６が残存した状態となる。
特開２００１−２７４２０１号公報
上述のように、ＳｎとＢｉの共晶反応を利用した接合方法においては、溶融接合後にリフローやアニールなどで熱が加わると接合界面にＢｉ単体が取り残される。このＢｉ単体は非常に脆いため、このＢｉ単体を起点にクラックが生じやすくなり接合信頼性を大幅に低下させるという問題があった．
したがって、本発明は、接合界面におけるＢｉ濃度を低減して接合信頼性を高めることを目的とする。
本発明の一観点からは、電極を表面に備えた配線基板と、前記電極に対向するバンプを表面に備えた電子部品とを有し、前記電極と前記バンプとの間の領域にＳｎ及びＢｉを含む接合層が形成され、前記接合層における前記電極と前記バンプとに挟まれたＳｎと前記電極との間の金属間化合物からなる第１の領域のＢｉ含有率が、前記接合層における前記第１の領域の外周部を取り囲む第２の領域のＢｉ含有率よりも低い電子部品実装装置が提供される。
また、本発明の別の観点からは、配線基板の表面に設けた電極上にＳｎを含む第１の層とＢｉを含む第２の層を形成する工程と、電子部品の表面に設けた前記電極に対向するバンプ上にＳｎ含有金属層を形成する工程と、前記バンプを加熱する工程と、前記加熱の後に或いは前記加熱しながら、前記バンプを前記電極に押し付けて、前記電極と前記バンプを接合する工程と前記電極と前記バンプを接合する工程の後に、加熱を行って前記Ｓｎと前記電極との間の金属間化合物を形成するポストアニール工程とを有する電子部品実装装置の製造方法が提供される。
開示の電子部品実装装置及びその製造方法によれば、ＳｎＢｉ共晶におけるＢｉを周辺部に押し出して、接合界面におけるＢｉ濃度を低減しているので、Ｂｉの欠点である脆性による影響を排除した確実な電気的接点を形成することができる。
ここで、図１を参照して、本発明の実施の形態を説明する。図１は、本発明の実施の形態のフローチャートであり、まず、
Ａ．コンタクト前の工程として、回路基板の表面に設けたＣｕまたはＡｇ、或いは、これらを主成分とする合金からなる表面電極の上に、ＣｕやＡｇに対して液相拡散しやすいＳｎ層及び液相温度を下げるためのＢｉ層を電解めっき法或いは無電解めっき法によって順次堆積させる。この時、Ｓｎ層及びＢｉ層は重量比で１：１になるように膜厚を制御する。なお、Ｓｎ層とＢｉ層の積層順序は反対でも良く、或いは、ＳｎとＢｉとの重量比が１：１のＳｎＢｉ合金ペーストを印刷法によって形成しても良い。
一方、半導体集積回路装置に設けたＣｕ、Ａｕ等からなるバンプの表面にＳｎ層を電解めっき法、無電解めっき法、或いは、マスクスパッタ法等により形成する。なお、電解めっき法でＳｎ層を形成する場合には、メッキシード層とレジストフレームを用いて電解めっきを行い、Ｓｎ層を形成したのち、メッキシード層とレジストフレームを除去する。
次いで、蟻酸雰囲気中で加熱してリフローを行うことによって、Ｓｎ層を溶融して半球状Ｓｎ層に成形する。この場合、蟻酸は還元性が強いので、熱処理によりＳｎが酸化されることはない。なお、このようなリフロー工程は、フラックスを用いてＮ2 雰囲気下で行っても良いし、或いは、真空下でリフローしても良い。
次いで、
Ｂ．フリップチップ接合の第１段階として、回路基板を搭載するステージの温度をＳｎとＢｉとの共晶形成温度より低い温度まで昇温した状態で、ボンディングツールに保持した半導体集積回路装置を、パッドと表面電極が当接するように押圧した状態で、ボンディングツールをＳｎとＢｉとの共晶形成温度より高温に昇温する。なお、半球状Ｓｎ層のＳｎの酸化膜除去のためにフラックスを予め塗布しておくか、またはフラックス機能を有するアンダーフィルと同時に接合する。或いは、接合前にＡｒプラズマ、水素プラズマによって酸化膜を除去しておくことも可能である。
この時、Ｂｉ層とＳｎ層は、当接した半球状Ｓｎ層がＳｎとＢｉとの共晶形成温度より高温に昇温することにより溶融してＳｎＢｉ共晶を形成する。この溶融したＳｎＢｉ共晶は、固相（Ｓｎの融点：２３２℃）のままである半球状Ｓｎ層が押し付けられることによって、周囲に押し出される。
次いで、
Ｃ．フリップチップ接合の第２段階として、半球状Ｓｎ層の最表層は溶融したＳｎＢｉ共晶へ溶け出すため、この部分で金属接合が生じ、半導体集積回路装置と回路基板の電極同士が電気的に接続されることになる。
次いで、
Ｄ．フリップチップ接合の第３段階として、加圧した状態でボンディングツールをＳｎとＢｉとの共晶形成温度より低い温度まで降温して溶融したＳｎＢｉ共晶を固化して固相ＳｎＢｉ共晶とする。この時、接合界面にＢｉ単体が一部取り残されるが、従来に比べて非常に低濃度になる。
次いで、
Ｅ．ポストアニール工程として、例えば、アンダーフィル樹脂を硬化するため熱処理を行う。この時の熱処理温度は、接合工程における温度より高温であるので、固相ＳｎＢｉ共晶が再び溶融し、ＳｎがＣｕへ液相拡散して高融点金属のＣｕＳｎ金属間化合物層を形成する。
また、溶融したＳｎＢｉ共晶中のＳｎが拡散してＣｕと反応することにより、溶融したＳｎＢｉ共晶中のＢｉ濃度が高まり、最後には、Ｂｉ比率の非常に高いＢｉ層がＣｕＳｎ金属間化合物層の表面を覆うことになる。
なお、工程Ｅのポストアニール工程において、ＣｕＳｎ金属間化合物層を形成するアニール工程を兼ねて行っているが、ポストアニール工程の前に、上記の工程Ｃのフリップチップ接合の第２段階の直後に行うようにしても良い。
このように、本発明の実施の形態においては、ＳｎＢｉ共晶を利用して接合する際に、半導体集積回路装置側のバンプの表面に半球状Ｓｎ層を設けているので、接合界面近傍のＢｉ濃度が低減し、さらに、ポストアニールで高融点金属のＣｕＳｎ金属間化合物層を形成しているので、熱的に安定な接合を形成することができる。
以上を前提として、次に、図２乃至図６を参照して、本発明の実施例１のフリップチップ接合工程を説明する。まず、図２（ａ）に示すように、回路基板（図示は省略）の表面に設けた例えば、Ｃｕからなる表面電極１２の上に、Ｓｎ層１３及びＢｉ層１４を電解めっき法によって順次堆積させる。この時、Ｓｎ層１３及びＢｉ層１４は重量比で１：１になるように膜厚を各１μｍにする。
一方、図２（ｂ）に示すように、半導体集積回路装置（図示は省略）に電解めっき法を用いて、厚さが、例えば、１２μｍのＣｕからなるバンプ２４及び厚さが、例えば、３μｍのＳｎ層２５を順次形成する。この場合、メッキシード層とレジストフレーム（いずれも図示を省略）を用いて電解めっきを行い、バンプ２４及びＳｎ層２５を形成したのち、メッキシード層とレジストフレームを除去する。
次いで、図２（ｃ）に示すように、ウェハ用フラックスレスリフロー装置（アユミ工業社製）を用いて、蟻酸雰囲気中で、例えば、２４５℃に加熱してリフローを行うことによって、Ｓｎ層２５を溶融して半球状Ｓｎ層２６に成形する。
次いで、これらの半導体集積回路装置と回路基板とをフリップチップボンダーによって位置合わせし、フリップチップ接合を行う。まず、図２（ｄ）に示すように、回路基板を搭載するステージの温度をＳｎとＢｉとの共晶形成温度より低い１３５℃まで昇温した状態で、パッド２４と表面電極１２が当接するように押圧しながら、半導体集積回路装置を吸着したボンディングツールの温度を５０℃からＳｎとＢｉとの共晶形成温度より高い１５０℃まで、例えば、１秒で昇温する。この時の押圧力は、１００〜２００Ｐａであり、１バンプ当たりにすると、例えば、５ｇｆの力を加える。
次いで、図２（ｅ）に示すように、Ｂｉ層１３とＳｎ層１４は、ＳｎとＢｉとの共晶形成温度より高い１５０℃に加熱された半球状Ｓｎ２６が当接することにより溶融してＳｎＢｉ共晶１５を形成する。この溶融したＳｎＢｉ共晶１５は、固相（Ｓｎの融点：２３２℃）のままである半球状Ｓｎ層２６が押し付けられることによって、徐々に周囲に押し出される。
この時、図３（ｆ）に示すように、半球状Ｓｎ層２６の最表層は溶融したＳｎＢｉ共晶１５へ溶け出すため、この部分で金属接合が生じ、半導体集積回路装置と回路基板の電極同士が電気的に接続されることになる。表面の溶出により半球状半田２６はＳｎ層２７となる。
次いで、例えば、１５０℃に昇温してから９秒経過したのち、図３（ｇ）に示すように、加圧した状態でボンディングツールをＳｎとＢｉとの共晶形成温度より低い温度まで降温して溶融したＳｎＢｉ共晶１５を固化して固相ＳｎＢｉ共晶１６とする。この時、接合界面にＢｉ単体１７が一部取り残されるが、従来に比べて非常に低濃度になる。次いで、ボンディングツールの温度が例えば、５秒間で１００℃まで降温した時に、押圧を解除して、以降は室温まで自然冷却する。
次いで、図３（ｈ）に示すように、ポストアニール工程として、例えば、アンダーフィル樹脂を硬化するため熱処理を行う。この時の熱処理温度は、接合工程における温度より高温、例えば、１６５℃で１．５時間の熱処理工程であるので、固相ＳｎＢｉ共晶１６が再び溶融するとともに、Ｓｎ層２７からＳｎがＣｕへ液相拡散して高融点金属のＣｕＳｎ金属間化合物層１８を形成する。また、溶融したＳｎＢｉ共晶中のＳｎが拡散してＣｕと反応することにより、溶融したＳｎＢｉ共晶中のＢｉ濃度が高まり、最後には、Ｂｉ比率の非常に高いＢｉ層１９がＣｕ6 Ｓｎ5 からなるＣｕＳｎ金属間化合物層１８の表面を覆うことになる。
図４は、本発明の実施例１の半導体実装装置の概念的構成図であり、上述の方法で形成された接合部を有するとともに、半導体集積回路装置２０と回路基板１０との間にアンダーフィル樹脂２８が充填されるとともに、エポキシ樹脂２９でモールドされた半導体実装装置が得られる。なお、図における符号２１，２２，２３，１１，３０，３１は、それぞれ半導体基体、電極、パッシベーション膜、ベース層、ソルダーレジスト及び半田ボールを表す。
図５は、上記の本発明の実施例１のフリップチップ接合工程における各条件を纏めた図であり、また、図６は、本発明の実施例１のフリップチップ接合工程における各条件をグラフ化したプロファイルである。
以上、本発明の実施の形態及び実施例を説明してきたが、上記の実施の形態及び実施例に示した構成は一例であり、各種の変更が可能である。例えば、上記の実施例１においては、実装する側を回路基板としているが、回路基板に限られるものではなく、所定の配線を形成したパッケージ基板でも良い。
また、上記の実施例１においては、実装される部品を半導体集積回路装置としているが、半導体集積回路装置に限られるものではなく、例えば、強誘電体を用いた光偏向装置等の光デバイスの実装にも用いられるものである。
ここで、実施例１を含む本発明の実施の形態に関して、以下の付記を開示する。
（付記１） 電極を表面に備えた配線基板と、
前記電極に対向するバンプを表面に備えた電子部品と
を有し、
前記電極と前記バンプとの間の領域にＳｎ及びＢｉを含む接合層が形成され、前記接合層における前記電極と前記バンプとに挟まれたＳｎと前記電極との間の金属間化合物からなる第１の領域のＢｉ含有率が、前記接合層における前記第１の領域の外周部を取り囲む第２の領域のＢｉ含有率よりも低い電子部品実装装置。
（付記２） 前記電極及び前記バンプは、前記Ｓｎの融点よりも高い融点を有する金属である付記１に記載の電子部品実装装置。
（付記３） 配線基板の表面に設けた電極上にＳｎを含む第１の層とＢｉを含む第２の層を形成する工程と、
電子部品の表面に設けた前記電極に対向するバンプ上にＳｎ含有金属層を形成する工程と、
前記バンプを加熱する工程と、
前記加熱の後に或いは前記加熱しながら、前記バンプを前記電極に押し付けて、前記電極と前記バンプを接合する工程と、
前記電極と前記バンプを接合する工程の後に、加熱を行って前記Ｓｎと前記電極との間の金属間化合物を形成するポストアニール工程と
を有する電子部品実装装置の製造方法。
（付記４） 前記Ｓｎを含む第１の層と前記Ｂｉを含む第２の層の重量比が１：１である付記３に記載の電子部品実装装置の製造方法。
（付記５） 前記加熱する温度は、ＳｎとＢｉの共晶温度以上且つ前記Ｓｎ含有金属層の融点未満の温度である付記３または付記４に記載の電子部品実装装置の製造方法。
（付記６） 前記Ｓｎ含有金属層の形状が半球状である付記３乃至付記５のいずれか１に記載の電子部品実装装置の製造方法。
（付記７） 前記加熱の前に、前記第１の層及び前記第２の層を前記Ｓｎと前記Ｂｉの共晶温度より低い温度で予備加熱する工程をさらに有する付記３乃至付記６のいずれか１に記載の電子部品実装装置の製造方法。
本発明の実施の形態のフローチャートである。 本発明の実施例１のフリップチップ接合工程の途中までの説明図である。 本発明の実施例１のフリップチップ接合工程の図２以降の説明図である。 本発明の実施例１の半導体実装装置の概念的構成図である。 本発明の実施例１のフリップチップ接合工程における各条件を纏めた図である。 本発明の実施例１のフリップチップ接合工程における各条件のプロファイルである。 従来の半導体集積回路装置の実装工程の途中までの説明図である。 従来の半導体集積回路装置の実装工程の図７以降の説明図である。
符号の説明
１０ 回路基板
１１ ベース層
１２ 表面電極
１３ Ｓｎ層
１４ Ｂｉ層
１５ ＳｎＢｉ共晶
１６ 固相ＳｎＢｉ共晶
１７ Ｂｉ単体
１８ ＣｕＳｎ金属間化合物層
１９ Ｂｉ層
２０ 半導体集積回路装置
２１ 半導体基体
２２ 電極
２３ パッシベーション膜
２４ バンプ
２５ Ｓｎ層
２６ 半球状Ｓｎ層
２７ Ｓｎ層
２８ アンダーフィル樹脂
２９ エポキシ樹脂
３０ ソルダーレジスト
３１ 半田ボール
４０ 回路基板
４１ Ｃｕ表面電極
４２ Ｓｎ層
４３ Ｂｉ層
４４ ＳｎＢｉ共晶
４５ ＣｕＳｎ金属間化合物
４６ Ｂｉ単体
５０ 半導体集積回路装置
５１，５２ 電極層
５３ パッシベーション膜
５４ Ｃｕバンプ

Claims (4)

  1. 電極を表面に備えた配線基板と、
    前記電極に対向するバンプを表面に備えた電子部品と
    を有し、
    前記電極と前記バンプとの間の領域にＳｎ及びＢｉを含む接合層が形成され、
    前記接合層における前記電極と前記バンプとに挟まれたＳｎと前記電極との間の金属間化合物からなる第１の領域のＢｉ含有率が、前記接合層における前記第１の領域の外周部を取り囲む第２の領域のＢｉ含有率よりも低い電子部品実装装置。
  2. 前記電極及び前記バンプは、前記Ｓｎの融点よりも高い融点を有する金属である請求項１に記載の電子部品実装装置。
  3. 配線基板の表面に設けた電極上にＳｎを含む第１の層とＢｉを含む第２の層を形成する工程と、
    電子部品の表面に設けた前記電極に対向するバンプ上にＳｎ含有金属層を形成する工程と、
    前記バンプを加熱する工程と、
    前記加熱の後に或いは前記加熱しながら、前記バンプを前記電極に押し付けて、前記電極と前記バンプを接合する工程と、
    前記電極と前記バンプを接合する工程の後に、加熱を行って前記Ｓｎと前記電極との間の金属間化合物を形成するポストアニール工程と
    を有する電子部品実装装置の製造方法。
  4. 前記Ｓｎ含有金属層の形状が半球状である請求項３に記載の電子部品実装装置の製造方法。
JP2008161409A 2008-06-20 2008-06-20 電子部品実装装置及びその製造方法 Expired - Fee Related JP5035134B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008161409A JP5035134B2 (ja) 2008-06-20 2008-06-20 電子部品実装装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008161409A JP5035134B2 (ja) 2008-06-20 2008-06-20 電子部品実装装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010003878A JP2010003878A (ja) 2010-01-07
JP5035134B2 true JP5035134B2 (ja) 2012-09-26

Family

ID=41585352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008161409A Expired - Fee Related JP5035134B2 (ja) 2008-06-20 2008-06-20 電子部品実装装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5035134B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5630060B2 (ja) * 2010-04-02 2014-11-26 富士通株式会社 はんだ接合方法、半導体装置及びその製造方法
JP5613100B2 (ja) * 2011-04-21 2014-10-22 パナソニック株式会社 半導体装置の製造方法
JP6028449B2 (ja) * 2011-10-05 2016-11-16 富士通株式会社 半導体装置、電子装置、半導体装置の製造方法
JP2015072996A (ja) * 2013-10-02 2015-04-16 新光電気工業株式会社 半導体装置
JP6646217B2 (ja) * 2016-03-25 2020-02-14 富士通株式会社 配線基板、配線基板の製造方法及び電子装置
US11088308B2 (en) 2019-02-25 2021-08-10 Tdk Corporation Junction structure
JP7342060B2 (ja) * 2021-05-10 2023-09-11 新光電気工業株式会社 複合配線基板、半導体装置及び複合配線基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
US6082610A (en) * 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules
JP4961165B2 (ja) * 2006-06-02 2012-06-27 日立協和エンジニアリング株式会社 電子部品搭載用基板、電子部品および電子装置
JP2008109009A (ja) * 2006-10-27 2008-05-08 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2010003878A (ja) 2010-01-07

Similar Documents

Publication Publication Date Title
KR100719905B1 (ko) Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
JP5378078B2 (ja) 半導体装置の製造方法
JP5035134B2 (ja) 電子部品実装装置及びその製造方法
US8409919B2 (en) Method for manufacturing semiconductor device
US7534715B2 (en) Methods including fluxless chip attach processes
TW200829361A (en) Connecting material, method for manufacturing connecting material, and semiconductor device
TWI414049B (zh) 半導體裝置之製造方法
KR102121176B1 (ko) 반도체 패키지의 제조 방법
CN103123916B (zh) 半导体器件、电子器件以及半导体器件制造方法
JP2009060101A (ja) 電子機器
WO2010047006A1 (ja) 半導体装置およびその製造方法
JP2007287712A (ja) 半導体装置、半導体装置の実装構造、及びそれらの製造方法
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
JP2015115363A (ja) 電子装置及び電子装置の製造方法
JP6398499B2 (ja) 電子装置及び電子装置の製造方法
Baggerman et al. Reliable Au-Sn flip-chip bonding on flexible prints
JP6287310B2 (ja) 電子部品、電子部品の製造方法及び電子装置の製造方法
JP5738523B2 (ja) 接続材料、接続方法及び半導体装置の製造方法
WO2011030517A1 (ja) 接続材料、半導体装置及びその製造方法
KR102181706B1 (ko) 반도체 칩의 제조 방법
JP5401996B2 (ja) 半導体装置の製造方法
US20040256737A1 (en) [flip-chip package substrate and flip-chip bonding process thereof]
JP2009194357A (ja) 半導体装置およびその製造方法
JP2011014757A (ja) 積層型半導体装置
JP2008071792A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110315

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120618

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees