JP2008109009A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008109009A JP2008109009A JP2006292245A JP2006292245A JP2008109009A JP 2008109009 A JP2008109009 A JP 2008109009A JP 2006292245 A JP2006292245 A JP 2006292245A JP 2006292245 A JP2006292245 A JP 2006292245A JP 2008109009 A JP2008109009 A JP 2008109009A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- melting point
- resin composition
- mounting substrate
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Abstract
【課題】生産性が高く、実装基板の反りを低減でき、さらに接合信頼性の向上を図ることができる半導体装置の製造方法を提供する。
【解決手段】半導体チップ21の電極パッド22にはんだバンプ23を形成し、実装基板24の接合端子25にはんだバンプ23よりも低融点のはんだ層26を形成する第1の工程と、はんだ層26の融点より高く且つはんだバンプ23の融点より低い温度に硬化開始温度を有する樹脂組成物27で接合端子25を被覆する第2の工程と、実装基板24上に半導体チップ21をマウントし、樹脂組成物27の硬化開始温度より低い温度に加熱してはんだ層26を溶融させる第3の工程と、樹脂組成物27を硬化させる第4の工程と、はんだバンプ23を溶融させてはんだ層26と一体化させる第5の工程とを有する。
【選択図】図1
【解決手段】半導体チップ21の電極パッド22にはんだバンプ23を形成し、実装基板24の接合端子25にはんだバンプ23よりも低融点のはんだ層26を形成する第1の工程と、はんだ層26の融点より高く且つはんだバンプ23の融点より低い温度に硬化開始温度を有する樹脂組成物27で接合端子25を被覆する第2の工程と、実装基板24上に半導体チップ21をマウントし、樹脂組成物27の硬化開始温度より低い温度に加熱してはんだ層26を溶融させる第3の工程と、樹脂組成物27を硬化させる第4の工程と、はんだバンプ23を溶融させてはんだ層26と一体化させる第5の工程とを有する。
【選択図】図1
Description
本発明は、半導体チップがはんだバンプを介して実装基板上にフリップチップ実装されてなる半導体装置の製造方法に関する。
近年、実装基板に対する半導体チップの実装形態として、半導体チップ上の電極パッドにはんだバンプを形成し、半導体チップをはんだバンプを介して実装基板上の接合端子に接合するフリップチップ実装が主流となっている(例えば下記特許文献1参照)。フリップチップ実装法は、ワイヤボンディング法に比べて実装面積が小さくなるだけでなく、半導体チップと実装基板との間の配線長を短くできるので信号伝達の高速化が図れる点で有利である。
図4は、従来のフリップチップ実装法を用いた半導体装置の製造方法の一例を示す工程断面図である。
まず、図4Aに示すように、電極パッド2の上にはんだバンプ3が形成された半導体チップ1と、接合端子(ランド)5の上にはんだ層6が形成された実装基板4を準備する。はんだバンプ3とはんだ層6は、同種のはんだ材料で形成される場合もあるが、本例では、はんだバンプ3の方がはんだ層6よりも高融点のはんだ材料で形成される場合について説明する。なお、実装基板4は、プリント配線板やインターポーザ基板等の配線基板のほか、チップオンチップ構造の半導体装置においては下層側の半導体チップで構成される。
次に、図4Bに示すように、実装基板4の上に接合端子5を被覆するようにフラックス7を塗布した後、図4Cに示すように、図示しないフリップチップマウンタ(ボンダー)を用いて半導体チップ1を実装基板4の上にマウントする。このとき、フラックス7の粘着性を利用して、半導体チップ1と実装基板4を仮固定する。
その後、図4Dに示すように、図4Cにおいて作製した半導体チップ1と実装基板4の仮固定体を複数組、一括してリフロー炉(図示略)へ装填する。このリフロー炉はコンベア方式で上記仮固定体を搬送しながら所定の加熱プロファイルで加熱及び冷却の各処理を施すことで、半導体チップ1のはんだバンプ3と実装基板4の接合端子5とをはんだ層6を介してはんだ付けする。炉内の最高温度は、はんだ層6は溶融し且つはんだバンプ3は溶融しない温度に設定されている。
この工程において、溶融したはんだ層6の表面張力を利用したセルフアライメントによって、はんだバンプ3と接合端子5とが位置合わせされるととともに、はんだバンプ3及びはんだ層6の表面酸化膜がフラックス7によって除去される。さらに、はんだバンプ3は溶融しないので、はんだバンプ3の形成高さに相当する大きさのギャップが半導体チップ1と実装基板4との間に確保される。
次に、図4Eに示したように、はんだ付けされた半導体チップ1と実装基板4との間に残存しているフラックス7を除去した後、図4F及びGに示すように、半導体チップ1と実装基板4との間に熱硬化性樹脂組成物7を充填し、これを加熱硬化させてアンダーフィル層8を形成する。このアンダーフィル層8は、半導体チップ1と実装基板4との間のはんだ接合部を外部ストレスから保護する機能を有する。
上述した従来の半導体装置の製造方法においては、フリップチップマウンタとリフロー炉を用いて半導体チップ1と実装基板4のはんだ付けを行っているため、高い生産性を有している。
しかし、最近のデバイスの小型化、薄型化の要請から、半導体チップ1の小型化と実装基板の薄型化が求められている。半導体チップ1の小型化が進むと、電極パッド2(はんだバンプ3)の小型化、狭ピッチ化が進むことにより、はんだ量が減少してセルフアライメント効果の低下が顕著となり、接合信頼性が確保できなくなる。また、実装基板4の薄型化が進むと、実装基板4に対する半導体チップ1のはんだ付けの際に実装基板4の反り量が大きくなり、半導体チップ1がMEMS(Micro-Electro-Mechanical-System)構造などである場合にはデバイス特性へ与える影響が大きくなる。
一方、実装基板に対する半導体チップの実装をフリップチップマウンタのみ用いて行う方法がある(例えば下記特許文献2参照)。この方法は、フリップチップマウンタに半導体チップの加熱/冷却機構を備えさせ、実装基板に対して半導体チップを押圧保持しながら、はんだを溶融し凝固させることで、はんだ付けを完了させる方式で、ローカルリフロー(LR)法とも称される実装方法である。
このローカルリフロー法を用いた半導体チップの実装方法においては、実装基板に対して半導体チップが終始、フリップチップマウンタによって位置決め保持されているので、はんだバンプと接合端子間の高精度な位置合わせを実現できるとともに、セルフアライメント機能を必要としないので、デバイスの小型化、狭ピッチ化にも対応することが可能であるという利点がある。
しかしながら、上述したローカルリフロー法を用いた半導体装置の製造においては、処理時間が長いため、コンベア方式のリフロー炉を用いたバッチ処理に比べて生産性が劣るという問題がある。また、複数台のフリップチップマウンタを用いて生産性を確保することも可能であるが、装置価格が高いためコスト的に不利となる。
また、ローカルリフロー法を用いた半導体装置の製造においても、実装基板の薄型化による実装後の基板の反りの発生を抑制することができない。すなわち、基板の反りはリフロー温度に深く関係し、リフロー温度が高いと基板の反り量も大きくなる傾向にある。
そこで、低融点のはんだ材料(低温はんだ)を用いてリフロー温度を低温化し、これにより基板の反り量低減を図ることも可能である。しかし、この方法では、作製された半導体装置のはんだ接合部の融点が低温化するため、耐熱温度が低下して接合信頼性を確保できなくなり、また、使用環境に制限が生じる等の弊害が生じる。
本発明は上述の問題に鑑みてなされ、生産性が高く、実装基板の反りを低減でき、さらに接合信頼性の向上を図ることができる半導体装置の製造方法を提供することを課題とする。
以上の課題を解決するに当たり、本発明の半導体装置の製造方法は、半導体チップの電極パッドがはんだバンプを介して実装基板上の接合端子に接合されてなる半導体装置の製造方法であって、上記電極パッドおよび上記接合端子のうち、何れか一方に上記はんだバンプを形成し、他方に上記はんだバンプよりも低融点のはんだ層を形成する第1の工程と、上記はんだ層の融点より高く且つ上記はんだバンプの融点より低い温度に硬化開始温度を有する樹脂組成物で上記電極パッドまたは上記接合端子を被覆する第2の工程と、上記実装基板上に上記半導体チップをマウントし、上記樹脂組成物の硬化開始温度より低い温度に加熱して上記はんだ層を溶融させる第3の工程と、上記樹脂組成物を硬化させる第4の工程と、上記はんだバンプを溶融させて上記はんだ層と一体化させる第5の工程とを有することを特徴とする。
本発明では、はんだバンプよりも低融点のはんだ層を用い、半導体チップと実装基板との間の仮固定を当該はんだ層の溶融接合によって行うようにしている。この工程は、電極パッドまたは接合端子を被覆するように半導体チップまたは実装基板上に樹脂組成物層を形成した後、フリップチップマウンタ等を用いて半導体チップを実装基板上に押圧保持しながら半導体チップを上記はんだ層の融点以上に加熱して行う。この仮固定工程では、樹脂組成物層は硬化しないので、はんだ層の濡れ広がり性が阻害されることない。
次に、樹脂組成物層を硬化させた後、はんだバンプを溶融させることで、半導体チップと実装基板間の本接合を行う。この本接合工程では、はんだバンプの融点以上の温度に加熱されるが、先に硬化処理された樹脂組成物層の接着作用によって実装基板の反りが抑制される。また、はんだバンプの溶融時、はんだ層が再溶融してはんだバンプ内に拡散し、はんだバンプとはんだ層の混合はんだからなる接合部が形成される。その結果、実装後において低融点のはんだ層が単独で存在することがなくなるので、接合部の耐熱強度の低下を回避でき、接合信頼性の向上を図ることが可能となる。
はんだバンプは、リフロー(本接合)時に溶融してはんだ層と一体化する材料で形成される。具体的に、はんだバンプは、SnAg(錫−銀)系、SnCu(錫−銅)系、SnAgCu系などの融点が例えば216℃〜230℃のはんだ材料で形成することができる。はんだバンプは、上記はんだ材料で全体的に形成されていてもよいし、内部に高融点の不溶金属や樹脂コアが存在するものであってもよい。また、はんだバンプはボールバンプに限らず、めっきバンプであってもよい。なお、本接合工程を、リフロー炉を用いたバッチ処理で行うことにより、生産性の向上を図れるようになる。
一方、はんだ層は、はんだバンプよりも低融点のはんだ材料であれば特に制限されない。具体的に、はんだバンプがSn系の材料からなる場合、はんだ層を構成する材料は、融点が160℃以下の材料、例えば、SnBi(錫−ビスマス:融点139℃〜160℃)系、SnIn(錫−インジウム:融点117℃)、InAg(インジウム−錫:融点148℃)、In(融点156℃)等が挙げられる。特に、SnBiAg系はんだにCu、Ni(ニッケル)、Ge(ゲルマニウム)を添加したはんだ材料(融点137℃)が好適である。
はんだ層を160℃以下の低融点材料で形成することにより、マウンタを用いた半導体チップの仮固定を低温かつ短時間で行うことが可能となり、実装基板の反り量低減と処理能力の向上が図れるようになる。
また、はんだバンプとはんだ層とが混合されてなるはんだ材料の融点が上記樹脂組成物の硬化後のガラス転移温度よりも高くなるように、はんだバンプ及びはんだ層の材料の種類、混合割合などを設定することにより、作製される半導体装置のはんだ接合部の接合信頼性を大きく向上させることができる。
以上述べたように、本発明の半導体装置の製造方法によれば、チップ実装後の基板の反りを抑制できるとともに、接合信頼性の優れた半導体装置を生産性高く製造することができる。
以下、本発明の実施の形態について図面を参照して説明する。
図1は、本発明の実施形態による半導体装置の製造方法を説明するための工程断面図である。
まず、図1Aに示すように、複数の電極パッド22の上にはんだバンプ23が形成された半導体チップ21と、複数の接合端子(ランド)25の上にはんだ層26が形成された実装基板24を準備する(第1の工程)。
はんだバンプ23は、SnAg系やSnCu系(融点216〜230℃)等で構成されており、特に本実施形態では、融点が219℃のSn−3Ag−0.5Cu合金ではんだバンプ23が構成されている。一方、はんだ層26は、はんだバンプ23よりも低融点のはんだ材料で構成されている。
はんだ層26は、好適には、融点が160℃以下のいわゆる低温はんだ材料で構成される。例えば、In(融点156℃)、SnBi系(融点139℃〜160℃)、SnIn(融点117℃)、InAg(融点148℃)、InBi等が挙げられる。他の添加元素として、Ni、Ge、Al、Sbなどが挙げられる。また、インジウムとビスマスを併用したSnInBi系はんだも有用である。さらに、Ga(融点30℃)とSn、In、Bi、Agとの合金も使用可能である。特に本実施形態では、SnBiAg系はんだ材料にCu、Ni、Geが添加された材料が用いられ(特許第3386009号)、例えば、融点が137℃のSn−58Bi−2Ag−0.5Cu−0.1Ni−0.05Ge合金が用いられている。
半導体チップ21は、MPUやDRAM等の各種半導体素子、イメージャ等の光デバイスのほか、チップサイズパッケージ(CSP)等の半導体部品、更には、ジャイロ素子等のMEMS構造体が適用可能である。本実施形態では、5mm四方、厚さ600μmの半導体チップが用いられている。
実装基板24は、マザーボード基板やインターポーザ基板に用いられる有機配線基板や無機配線基板のほか、チップオンチップ構造の半導体装置においては下層側の半導体チップで構成することができる。本実施形態では、0.2mm厚の両面配線基板が用いられている。実装基板24の表面の接合端子25には、はんだ層26がスクリーン印刷法により形成されている。なお、はんだ層26の形成は、スクリーン印刷法のほか、堆積法、噴流あるいは浸漬法等を用いてもよい。
半導体チップ21と実装基板24、及びはんだバンプ23とはんだ層26の構成の具体例を図2に示す。Pcは電極パッド22のピッチ(100μm)、Dcは電極パッド22の形成幅(40μm)、hcは電極パッド22の形成厚(12μm)、Hcははんだバンプ23の形成高さ(30μm)である。また、Diは接合端子25の形成幅(30μm)、hiは接合端子25の形成厚(12μm)、Hiははんだ層26の形成厚(15μm)である。なお、これらの数値はあくまでも一例であり、上記の例に限定されない。
次に、図1Bに示すように、実装基板24の上に接合端子25を被覆するように、後にアンダーフィル層28を形成する樹脂組成物27を塗布する(第2の工程)。
この樹脂組成物27は、熱硬化性樹脂からなり、その硬化開始温度(重合開始温度)は、はんだ層26の融点より高く且つはんだバンプ23の融点よりも低い温度に設定されている。すなわち、樹脂組成物27の硬化開始温度をTr、はんだ層26の融点をTmL、はんだバンプ23の融点をTmHとしたとき、
TmL<Tr<TmH
の関係にある。なお、本実施形態では、TmL=137℃、Tr=175℃、TmH=219℃である。また、樹脂組成物27の硬化後のガラス転移温度(TrG)は、約155℃である。
TmL<Tr<TmH
の関係にある。なお、本実施形態では、TmL=137℃、Tr=175℃、TmH=219℃である。また、樹脂組成物27の硬化後のガラス転移温度(TrG)は、約155℃である。
また、この樹脂組成物27はフラックス機能を有する材料で構成されており、リフロー時(70℃〜150℃)に錫の酸化膜を除去する。この種の樹脂は、例えば、液状エポキシ樹脂と、フェノール性水酸基と芳香族カルボン酸を有する化合物からなる硬化剤とを含んでなる樹脂組成物が該当する(特開2001−106770号公報)。なお、樹脂組成物27には無機フィラー等が混入されていても構わない。
次に、図1Cに示すように、フリップチップマウンタ(以下「マウンタ」という。)30によって半導体チップ21の非能動面(電極パッド22が形成されていない面)を吸着保持し、半導体チップ21の電極パッド22(はんだバンプ23)と実装基板24の接合端子25(はんだ層26)とを各々位置あわせした上で、半導体チップ21を実装基板24上にマウントする。
マウンタ30は、半導体チップ21を所定温度に加熱し又は冷却するための加熱/冷却機構を具備している。半導体チップ21は、マウンタ30によって実装基板24に対して押圧保持された状態で、はんだ層26の融点(TmL)以上であり且つ樹脂組成物27の硬化開始温度(Tr)よりも低い温度(例えば160℃)に加熱される。これにより、はんだ層26が溶融し、はんだバンプ23の表面に濡れ広がる。その後、半導体チップ21を室温に冷却することで、溶融したはんだ層26を凝固させる。以上のようにして、実装基板24に対する半導体チップ21の仮固定(第3の工程)が行われる。
上述のように、半導体チップ21と実装基板24との間の仮固定をはんだ層26の溶融接合によって行うことで、仮固定を低温で行うことができるとともに、加熱時間を短くできるので、実装基板24の反りを効果的に抑制することができる。また、接合部の十分な仮固定性が得られるので、工程間の搬送時における半導体チップ21の位置ずれを防止でき、接合部の信頼性を高めることができる。
なお、この仮固定工程では、樹脂組成物27の硬化開始温度よりも低い温度で行われるので、樹脂組成物27は硬化せず、従って、はんだ層26の濡れ広がり性が阻害されることはない。また、はんだバンプ23の融点(TmH)より低温での処理なので、はんだバンプ23を溶融させることなくその形状を維持でき、はんだバンプ23の形成高さに相当する大きさのギャップを半導体チップ21と実装基板24との間に形成することができる。従って、マウンタ30による半導体チップの押圧荷重を制御することなく、半導体チップ21と実装基板24間の所定のギャップを確保できるとともに、接合信頼性の高い仮固定性を安定して得ることができる。
次に、マウンタ30による半導体チップ21の保持状態を解除して、図1Dに示すように、半導体チップ21と実装基板24の仮固定体を図示しない乾燥炉へ装填して樹脂組成物27の硬化処理を行う(第4の工程)。
この工程では、樹脂組成物27の硬化開始温度(Tr)以上の温度で且つはんだバンプ23の融点(TmH)より低い温度で上記仮固定体を加熱する。これにより、樹脂組成物27が硬化し、半導体チップ21と実装基板24との間にアンダーフィル層28が形成される。なお、樹脂組成物27の乾燥処理は、例えば窒素雰囲気中や減圧雰囲気中で行うことができる。硬化条件は、例えば175℃×60分とする。
ここで、樹脂組成物(層)27の硬化処理は、はんだ層26の融点(TmL)以上の温度で行われることで、はんだ層26が再溶融するが、上記仮固定工程における加熱処理で樹脂組成物28の粘度が上昇しているため、当該硬化処理に伴う加熱での実装基板24の熱膨張による半導体チップ21の位置ずれや実装基板24の反りが大きな問題となることはない。なお、樹脂組成物27に紫外線硬化型樹脂を添加しておき、熱硬化処理の前に当該樹脂組成物層に紫外線を照射して層表面の硬化処理を行うことで、上記問題の解消を図ることができる。この場合、紫外線硬化型樹脂としては、ラジカル重合型であることが好ましい。
次に、アンダーフィル層28を形成した上記仮固定体を、はんだバンプ23の融点(TmH)以上の温度(例えば250℃)に加熱することによって、図1Eに示すように、はんだ接合部31を介して、半導体チップ21の電極パッド22と実装基板24の接合端子25とを機械的かつ電気的に接続する本接合工程が行われる(第5の工程)。以上のようにして、半導体チップ21と実装基板24との実装体からなる半導体装置20が作製される。
本実施形態によれば、アンダーフィル層28の形成後に本接合を行っているので、はんだバンプ23のリフロー時における実装基板24の反りを効果的に抑制することができる。
また、本接合後のアンダーフィル層の形成工程が不要となるので、工程数減による製造コストの低減を図ることができるとともに、実装基板24上にアンダーフィル注入領域を設ける必要がなくなるので、実装基板24の小型化を図ることができる。
また、上述した本接合工程は、コンベア方式のリフロー炉を用いて行うことができるので、本接合工程の一括的なバッチ処理が可能となり、生産性の向上を図ることができる。
一方、上述した本接合工程においては、はんだバンプ23の溶融時、はんだ層26が再溶融してはんだバンプ23内に拡散し、はんだバンプ23とはんだ層26の混合はんだからなるはんだ接合部31が形成される。その結果、実装後において低融点のはんだ層26が単独で存在することがなくなるので、接合部の耐熱強度の低下を回避でき、接合信頼性の向上を図ることが可能となる。
ここで、本実施形態では、はんだ接合部31の融点が例えば200℃以上となるように、はんだバンプ23とはんだ層26の量的割合が設定されている。このように、はんだ接合部31の融点が、アンダーフィル層28のガラス転移温度(樹脂組成物27の硬化後のガラス転移温度:TrG=155℃)以上となるように構成することで、はんだ接合部31の接合信頼性を高めることができる。
なお、はんだバンプ23とはんだ層26の混合比率は、電極パッド22及び接合端子25上にあらかじめ形成されるはんだバンプ23及びはんだ層26の体積(大きさ)で調整することができる。はんだバンプ23及びはんだ層26の体積は、これらの下地となる電極パッド22及び接合端子24の大きさで任意に調整することができる。特に、図2に示したように、電極パッド22の形成幅(Dc)を接合端子25の形成幅(Di)よりも大きくすることにより、はんだ層26よりもはんだバンプ23の体積量を大きく形成できるので、はんだ接合部31の融点の高温化を容易に行うことができる。
以上、本発明の実施形態について説明したが、勿論、本発明はこれに限定されることはなく、本発明の技術的思想に基づいて種々の変形が可能である。
例えば以上の実施形態では、半導体チップ21の電極パッド22上にはんだバンプ23を形成するとともに、実装基板24の接合端子25上にはんだ層26を形成したが、これに代えて、電極パッド22上にはんだ層26を形成するとともに、接合端子25上にはんだバンプ23を形成してもよい。
また、以上の実施形態では、アンダーフィル層を構成する熱硬化性樹脂組成物27を実装基板24上の接合端子25を被覆するように形成したが、これに代えて、図3に示すように、樹脂組成物27を半導体チップ21上の電極パッド22を被覆するように形成してもよい。
20…半導体装置、21…半導体チップ、22…電極パッド、23…はんだバンプ、24…実装基板、25…接合端子、26…はんだ層、27…樹脂組成物、28…アンダーフィル層、30…フリップチップマウンタ、31…はんだ接合部
Claims (7)
- 半導体チップの電極パッドがはんだバンプを介して実装基板上の接合端子に接合されてなる半導体装置の製造方法であって、
前記電極パッドおよび前記接合端子のうち、何れか一方に前記はんだバンプを形成し、他方に前記はんだバンプよりも低融点のはんだ層を形成する第1の工程と、
前記はんだ層の融点より高く且つ前記はんだバンプの融点より低い温度に硬化開始温度を有する樹脂組成物で前記電極パッドまたは前記接合端子を被覆する第2の工程と、
前記実装基板上に前記半導体チップをマウントし、前記樹脂組成物の硬化開始温度より低い温度に加熱して前記はんだ層を溶融させる第3の工程と、
前記樹脂組成物を硬化させる第4の工程と、
前記はんだバンプを溶融させて前記はんだ層と一体化させる第5の工程とを有する
ことを特徴とする半導体装置の製造方法。 - 前記第5の工程を、リフロー炉を用いたバッチ処理で行う
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記はんだ層を160℃以下の融点をもつはんだ材料で形成する
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記はんだ層として、SnBi系はんだ材料を用いる
ことを特徴とする請求項3に記載の半導体装置の製造方法。 - 前記はんだ層として、SnBiAg系はんだにCu、Ni及びGeが添加された材料を用いる
ことを特徴とする請求項3に記載の半導体装置の製造方法。 - 前記樹脂組成物として、フラックス機能を有する樹脂組成物を用いる
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記はんだバンプと前記はんだ層とが混合されてなるはんだ材料の融点は、前記樹脂組成物の硬化後のガラス転移温度よりも高い
ことを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006292245A JP2008109009A (ja) | 2006-10-27 | 2006-10-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006292245A JP2008109009A (ja) | 2006-10-27 | 2006-10-27 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008109009A true JP2008109009A (ja) | 2008-05-08 |
Family
ID=39442096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006292245A Pending JP2008109009A (ja) | 2006-10-27 | 2006-10-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008109009A (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009283628A (ja) * | 2008-05-21 | 2009-12-03 | Tamura Seisakusho Co Ltd | 半導体素子実装方法 |
JP2010003878A (ja) * | 2008-06-20 | 2010-01-07 | Fujitsu Ltd | 回路基板及びその製造方法 |
JP2010205814A (ja) * | 2009-03-02 | 2010-09-16 | Panasonic Corp | 半導体装置及びその製造方法 |
JP2012044155A (ja) * | 2010-07-21 | 2012-03-01 | Sekisui Chem Co Ltd | 半導体チップ実装体の製造方法及び封止樹脂 |
KR20120068690A (ko) * | 2010-12-17 | 2012-06-27 | 소니 주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
JP2012124238A (ja) * | 2010-12-07 | 2012-06-28 | Namics Corp | 電子部品実装体、および電子部品の実装方法 |
US20140151096A1 (en) * | 2012-12-04 | 2014-06-05 | Hongjin Jiang | Low temperature/high temperature solder hybrid solder interconnects |
WO2014120592A1 (en) * | 2013-01-29 | 2014-08-07 | International Business Machines Corporation | 3d assembly for interposer bow |
JP2017045872A (ja) * | 2015-08-27 | 2017-03-02 | 日立化成株式会社 | 電子部品装置の製造方法及び電子部品装置 |
JP2017045891A (ja) * | 2015-08-27 | 2017-03-02 | 日立化成株式会社 | 半導体装置及びそれを製造する方法 |
US10669454B2 (en) | 2015-10-29 | 2020-06-02 | Hitachi Chemical Company, Ltd. | Method for manufacturing semiconductor device including heating and pressuring a laminate having an adhesive layer |
US10734350B2 (en) | 2016-05-09 | 2020-08-04 | Hitachi Chemical Company, Ltd. | Method for manufacturing semiconductor device |
CN112542428A (zh) * | 2020-12-01 | 2021-03-23 | 苏州通富超威半导体有限公司 | 一种芯片封装结构及芯片连接结构 |
WO2021256106A1 (ja) * | 2020-06-17 | 2021-12-23 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、半導体装置の製造方法、および充填樹脂 |
WO2022102660A1 (ja) * | 2020-11-12 | 2022-05-19 | パナソニックIpマネジメント株式会社 | 複合体の製造方法及び半導体装置の製造方法 |
-
2006
- 2006-10-27 JP JP2006292245A patent/JP2008109009A/ja active Pending
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009283628A (ja) * | 2008-05-21 | 2009-12-03 | Tamura Seisakusho Co Ltd | 半導体素子実装方法 |
JP2010003878A (ja) * | 2008-06-20 | 2010-01-07 | Fujitsu Ltd | 回路基板及びその製造方法 |
JP2010205814A (ja) * | 2009-03-02 | 2010-09-16 | Panasonic Corp | 半導体装置及びその製造方法 |
JP2012044155A (ja) * | 2010-07-21 | 2012-03-01 | Sekisui Chem Co Ltd | 半導体チップ実装体の製造方法及び封止樹脂 |
JP2012124238A (ja) * | 2010-12-07 | 2012-06-28 | Namics Corp | 電子部品実装体、および電子部品の実装方法 |
KR101998884B1 (ko) * | 2010-12-17 | 2019-07-10 | 소니 주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
JP2012129474A (ja) * | 2010-12-17 | 2012-07-05 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
KR20120068690A (ko) * | 2010-12-17 | 2012-06-27 | 소니 주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
US20140151096A1 (en) * | 2012-12-04 | 2014-06-05 | Hongjin Jiang | Low temperature/high temperature solder hybrid solder interconnects |
US9059241B2 (en) | 2013-01-29 | 2015-06-16 | International Business Machines Corporation | 3D assembly for interposer bow |
WO2014120592A1 (en) * | 2013-01-29 | 2014-08-07 | International Business Machines Corporation | 3d assembly for interposer bow |
JP2017045872A (ja) * | 2015-08-27 | 2017-03-02 | 日立化成株式会社 | 電子部品装置の製造方法及び電子部品装置 |
JP2017045891A (ja) * | 2015-08-27 | 2017-03-02 | 日立化成株式会社 | 半導体装置及びそれを製造する方法 |
US10669454B2 (en) | 2015-10-29 | 2020-06-02 | Hitachi Chemical Company, Ltd. | Method for manufacturing semiconductor device including heating and pressuring a laminate having an adhesive layer |
US11608455B2 (en) | 2015-10-29 | 2023-03-21 | Showa Denko Materials Co., Ltd. | Adhesive for semiconductor device, and high productivity method for manufacturing said device |
US10734350B2 (en) | 2016-05-09 | 2020-08-04 | Hitachi Chemical Company, Ltd. | Method for manufacturing semiconductor device |
WO2021256106A1 (ja) * | 2020-06-17 | 2021-12-23 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、半導体装置の製造方法、および充填樹脂 |
WO2022102660A1 (ja) * | 2020-11-12 | 2022-05-19 | パナソニックIpマネジメント株式会社 | 複合体の製造方法及び半導体装置の製造方法 |
CN112542428A (zh) * | 2020-12-01 | 2021-03-23 | 苏州通富超威半导体有限公司 | 一种芯片封装结构及芯片连接结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008109009A (ja) | 半導体装置の製造方法 | |
US6486411B2 (en) | Semiconductor module having solder bumps and solder portions with different materials and compositions and circuit substrate | |
JP3905100B2 (ja) | 半導体装置とその製造方法 | |
US7534715B2 (en) | Methods including fluxless chip attach processes | |
JP6057224B2 (ja) | 部品実装構造体 | |
JP4720438B2 (ja) | フリップチップ接続方法 | |
US20060043603A1 (en) | Low temperature PB-free processing for semiconductor devices | |
JP6004441B2 (ja) | 基板接合方法、バンプ形成方法及び半導体装置 | |
US7279359B2 (en) | High performance amine based no-flow underfill materials for flip chip applications | |
JP2011077398A (ja) | 半導体装置の製造方法 | |
US6979600B2 (en) | Apparatus and methods for an underfilled integrated circuit package | |
US6974765B2 (en) | Encapsulation of pin solder for maintaining accuracy in pin position | |
JP2009099669A (ja) | 電子部品の実装構造および実装方法 | |
JP6398499B2 (ja) | 電子装置及び電子装置の製造方法 | |
KR102006637B1 (ko) | 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법 | |
KR100568496B1 (ko) | 주석-인듐 합금층을 갖는 필름 회로 기판 | |
JP2007208056A (ja) | 半導体装置の製造方法 | |
JP2010123676A (ja) | 半導体装置の製造方法、半導体装置 | |
JP5245270B2 (ja) | 半導体装置及びその製造方法 | |
JP2019054115A (ja) | 半導体装置の製造方法 | |
US7727805B2 (en) | Reducing stress in a flip chip assembly | |
JP2018181939A (ja) | 半導体部品の実装構造体 | |
JP4940662B2 (ja) | はんだバンプ、はんだバンプの形成方法及び半導体装置 | |
US20060063305A1 (en) | Process of fabricating flip-chip packages | |
JP2000151086A (ja) | プリント回路ユニット及びその製造方法 |