JP2009283628A - 半導体素子実装方法 - Google Patents

半導体素子実装方法 Download PDF

Info

Publication number
JP2009283628A
JP2009283628A JP2008133274A JP2008133274A JP2009283628A JP 2009283628 A JP2009283628 A JP 2009283628A JP 2008133274 A JP2008133274 A JP 2008133274A JP 2008133274 A JP2008133274 A JP 2008133274A JP 2009283628 A JP2009283628 A JP 2009283628A
Authority
JP
Japan
Prior art keywords
solder
semiconductor element
resin substrate
mounting
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008133274A
Other languages
English (en)
Inventor
Masahiko Furuno
雅彦 古野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Original Assignee
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp filed Critical Tamura Corp
Priority to JP2008133274A priority Critical patent/JP2009283628A/ja
Publication of JP2009283628A publication Critical patent/JP2009283628A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】
樹脂製基板に半導体素子を実装する際の加熱温度を抑えることで、はんだ接合部の応力を低減して電子部品実装用基板と半導体素子との接続信頼性を高めることのできる半導体素子実装方法を提供する。
【解決手段】
電子部品実装用の樹脂製基板上に設けられた電極部に、Sn−Bi系はんだ組成物を供給する工程と、前記Sn−Bi系はんだ組成物が供給された電極部に、Sn−Ag系はんだボールを載置する工程と、前記Sn−Ag系はんだボールの位置に対向するように、Sn−Bi系はんだ組成物が供給された半導体素子の電極部を合わせて、該半導体素子を前記Sn−Ag系はんだボールに載置する工程と、前記Sn−Bi系はんだ組成物の融点以上前記Sn−Ag系はんだボールの融点未満の温度で加熱して、前記樹脂製基板側及び前記半導体素子側のSn−Bi系はんだ組成物を溶融させて、前記Sn−Ag系はんだボールを介して前記樹脂製基板に前記半導体素子を接合する工程と、を含むことを特徴とする半導体素子実装方法。
【選択図】図1

Description

本発明は、樹脂製基板に半導体素子を実装する方法に関し、特に、従来よりも低温条件下にてフリップチップを実装する方法に関する。
従来、電子部品実装用基板に設けられた電極と半導体素子表面の電極とを接合する場合、Sn‐Pb共晶はんだが用いられていた。しかし、Pbは人体に有毒な重金属であるため、環境配慮の観点から、Pbフリーのはんだの使用が進められ、代替材料としてSn−Ag系のはんだ合金が使用され始めている。このとき、Sn−Ag系はんだはSn‐Pb共晶はんだよりも融点が約40℃も高いことから、電子部品実装用基板上に半導体素子を実装する際に電子部品実装用基板の内部接合材料が融解することが問題となっている。
また、従来よりも高温にて半導体素子を実装することにより、電子部品実装用基板及び半導体素子にダメージを与えることとなる。さらに、半導体素子のチップの線膨張係数と電子部品実装用基板の線膨張係数の差から、従来よりも高温下で電子部品実装用基板に半導体素子をはんだ合金で接合する際に、はんだ接合部に高い応力が生じ接続信頼性に悪影響を与えることも問題となっている。特に、電子部品実装用基板に樹脂製基板を使用する場合には、前記線膨張係数の差が著しく、はんだ接合部にさらに大きな応力歪が生じることとなる。
さらに、近年、半導体素子自体の微細化に伴って配線間の静電容量が増大し、配線による不要な消費電力が増えていることから、その低減を図るためにLow-K材が用いられているが、Low-K材は機械的強度が低いことからも、はんだ接合部への応力を低減して接続信頼性を確保することが重要となっている。
そこで、特許文献1には、Sn−Pb共晶はんだの代替材料であるPbフリーはんだ合金として、従来のSn−Pb共晶はんだと同様に220〜230℃の温度ではんだ付けが可能である10重量%〜25重量%のBi、1.5重量%〜3重量%のAg、残りがSn、及び不可避不純物で構成されるSn−Ag−Bi系はんだが記載され、これにより回路基板の配線パターンと電子部品の電極とを接続するとしている。
しかし、特許文献1でも、依然として従来通りの温度にてはんだ付けを行うことから、はんだ接合部に生じる応力によって電子部品実装用基板と半導体素子との接続不良が生じ、また機械的強度が低いLow-K材が損傷するという問題がある。
さらに、Pbフリーに対応した電極部位へのはんだ合金の供給方法として、Sn−Ag系合金をはんだ材料としたボール搭載法が用いられることもある。ボール搭載法とは、ボール搭載部位にフラックスを供給した後に、はんだボールを搭載してはんだボールが溶融する温度以上に加熱してはんだボールを基板に接合するというものである。しかし、Sn−Ag系はんだの融点が219℃であることから、ボール搭載法には、はんだボールの基板への接合温度が250℃前後の高温となり、電子部品実装用基板にダメージを与えてしまうという問題がある。
また、電極の材質にCuを用いる場合には、はんだボールの接合の際に、Cuとはんだ中のSnとの金属間化合物が形成されるが、上記の通り、高温下での接合であるために金属間化合物層が厚くなり、原子の拡散速度の差異が原因で発生するカーケンダルボイドが生成しやすくなることからも、電子部品実装用基板と半導体素子との接続信頼性が得られない。
特開平10−166178
本発明は上記事情に鑑み、電子部品実装用基板、特に樹脂製基板に半導体素子を実装する際の加熱温度を抑えることで、はんだ接合部の応力を低減して電子部品実装用基板と半導体素子との接続信頼性を高めるとともに、電子部品実装用基板や半導体素子が熱により受けるダメージを減らすことのできる半導体素子実装方法を提供することを目的とする。
本発明の第1の態様は、電子部品実装用の樹脂製基板上に設けられた電極部に、Sn−Bi系はんだ組成物を供給する工程と、前記Sn−Bi系はんだ組成物が供給された電極部に、Sn−Ag系はんだボールを載置する工程と、前記Sn−Ag系はんだボールの位置に対向するように、Sn−Bi系はんだ組成物が供給された半導体素子の電極部を合わせて、該半導体素子を前記Sn−Ag系はんだボールに載置する工程と、前記Sn−Bi系はんだ組成物の融点以上前記Sn−Ag系はんだボールの融点未満の温度で加熱して、前記樹脂製基板側及び前記半導体素子側のSn−Bi系はんだ組成物を溶融させて、前記Sn−Ag系はんだボールを介して前記樹脂製基板に前記半導体素子を接合する工程と、を含むことを特徴とする半導体素子実装方法である。
上記態様は、Sn−Ag系はんだボールは溶融させずに、電子部品実装用の樹脂製基板側の電極部及び半導体素子側の電極部に供給されたSn−Bi系はんだ組成物を溶融させることで、Sn−Ag系はんだボールとSn−Bi系はんだ組成物とを接合させて、電子部品実装用の樹脂製基板に半導体素子を実装させるというものである。
本発明の第2の態様は、前記半導体素子を前記Sn−Ag系はんだボールに載置する前に、前記Sn−Ag系はんだボールの高さを同一にする平坦化処理を行うことを特徴とする半導体素子実装方法である。
本発明の第3の態様は、樹脂製基板に半導体素子を接合する際の温度が138〜200℃であることを特徴とする半導体素子実装方法である。
本発明の第4の態様は、前記Sn−Ag系はんだボールに代えてSn−Cu系はんだボールを用いることを特徴とする半導体素子実装方法である。
本発明の第1の態様によれば、電子部品実装用の樹脂製基板側の電極部及び半導体素子側の電極部に供給されたSn−Bi系はんだ組成物の融点以上Sn−Ag系はんだボールの融点未満の温度で加熱してSn−Bi系はんだ組成物を溶融させることにより、Sn−Ag系はんだボールを介して電子部品実装用の樹脂製基板と半導体素子と接合させるので、電子部品実装用の樹脂製基板への半導体素子の接合温度は低減されて、線膨張係数の大きい樹脂製基板であってもはんだ接合部の応力を抑制でき、接続信頼性を確保できる。また、従来例と比較して接合温度が低いので、樹脂製基板や半導体素子が熱によりダメージを受けることを抑制できる。
また、溶融しないSn−Ag系はんだボールを介して、樹脂製基板の電極部と半導体素子の電極部とを一度の加熱工程で接合できるので、パッケージングの作業効率が向上する。
さらに、電極部の材質がCuの場合、電極部上にはんだボールを接合する際に、電極部とはんだとの間にCuとはんだ中のSnとからなる金属間化合物が形成されるが、接合温度を低減できることからこの金属間化合物層は薄層化されるので、金属間化合物層におけるカーケンダルボイドの生成を抑制し、電子部品実装用の樹脂製基板に半導体素子を接合する際の接続信頼性が確保できる。また、はんだボールは溶融させないので、電子部品実装用の樹脂製基板と半導体素子との間隔の制御が容易であり、この間隔を十分確保することで構造上の信頼性も向上する。
本発明の第2の態様によれば、電子部品実装用の樹脂製基板に載置されるSn−Ag系はんだボールの高さを一定にできるので、Sn−Ag系はんだボールの大きさが相違しても電子部品実装用の樹脂製基板と半導体素子との間隔が均一化される。
本発明の第3の態様によれば、電子部品実装用の樹脂製基板への半導体素子の接合温度の上限値である200℃は、Sn−Ag系はんだボールの融点である219℃を大きく下回る温度であって、かつ従来例よりも低温なので、はんだ接合部における応力を確実に低減でき、さらに電子部品実装用の樹脂製基板や半導体素子への熱によるダメージを確実に抑制できる。また、前記接合温度の下限値が、Sn−Bi系はんだ組成物の融点である138℃なので、Sn−Bi系はんだ組成物を確実に溶融させて電子部品実装用の樹脂製基板に半導体素子を実装することができる。
本発明の第4の態様によれば、Sn−Ag系はんだボールよりも融点の高いSn−Cu系はんだボールを用いるので、はんだボールの溶融を確実に防止でき、電子部品実装用の樹脂製基板と半導体素子との間隔を的確に制御できる。
次に、本発明の実施形態例に係る半導体素子実装方法を図面を用いながら説明する。図1は、本発明の実施形態例に係る半導体素子実装方法を示す概略図である。
本発明の実施形態例に係る半導体素子実装方法は、まず、図1(a)に示すように、電子部品実装用の樹脂製基板1の表面を厚さ30μmのソルダーレジスト7でコーティングし、銅電極部2の部位についてはこのソルダーレジスト7を除去して、銅電極部2を露出させたソルダーレジスト開口部5を電子部品実装用の樹脂製基板1表面に形成する。なお、本実施形態例では、ソルダーレジスト開口部5は、直径130μm、深さ30μmの円柱状の空間であって、その底部から樹脂製基板1表面に配置された銅電極部2が露出している。
次に、図1(b)に示すように、Sn−Bi系はんだ組成物3をソルダーレジスト開口部5内に供給する。
本実施形態例では、Sn−Bi系はんだ組成物3として、低融点のはんだ合金であるSn42−Bi58はんだ粉をペースト成分であるビヒクルに50質量%含有させた、はんだペースト材料であるソルダーペーストを使用する。なお、Sn−Bi系はんだ組成物3には、機械的強度を高める等の目的で、必要に応じて、Ag、Cu、Ni、P、Zn、In、Geなどの元素を少量添加してもよい。また、ビヒクルには、ロジン(松やに)、レジン(合成樹脂)等の樹脂成分を主成分としたものを使用し、必要に応じて、有機酸(例えば、マロン酸、コハク酸など)、チクソ剤、耐酸化剤などを添加してもよい。
このSn−Bi系はんだ組成物3の供給方法は特に限定されないが、印刷法が簡易な点で優れている。印刷法には、例えば、印刷パターンを形成するためのマスクを電子部品実装用の樹脂製基板1にコンタクトさせて、この電子部品実装用の樹脂製基板1にソルダーペーストを転写により塗布するコンタクト印刷法がある。
Sn−Bi系はんだ組成物3の供給量は特に限定されないが、Sn−Bi系はんだ組成物3を溶融させたときに、ソルダーレジスト開口部5内壁とSn−Ag系はんだボール4との間に生じるソルダーレジスト開口部5内の空隙が、Sn−Bi系はんだ組成物3により全て埋められる量以下とするのが好ましい。この供給量を超えてSn−Bi系はんだ組成物3をソルダーレジスト開口部5に供給すると、Sn−Bi系はんだ組成物3を溶融させたときに硬くて脆いSn−Bi系はんだ組成物3がソルダーレジスト開口部5から溢れ出てしまい、Sn−Bi系はんだ組成物3とSn−Ag系はんだボール4との間の接続信頼性が低下し、さらに、溢れ出たSn−Bi系はんだ組成物3により隣接する銅電極部2同士が短絡するからである。
一方、Sn−Bi系はんだ組成物3の供給量が不足してはんだフィレットが形成されないと、Sn−Ag系はんだボール4と樹脂製基板1との接続強度が劣化するので、Sn−Bi系はんだ組成物3の供給量は、前記ソルダーレジスト開口部5に最低限のはんだフィレットを形成させる量以上とするのが好ましい。
次に、図1(c)に示すように、Sn−Ag系はんだボール4をSn−Bi系はんだ組成物3上に載置する。はんだボールの供給方法には、例えば、はんだボールを保持する保持ヘッドにより、はんだボールの貯留部から樹脂製基板1の直上まではんだボールを運び、この保持ヘッドから樹脂製基板1の銅電極部2上にSn−Ag系はんだボール4を載せる方法がある。
このとき、Sn−Ag系はんだボール4の大きさにばらつきがある場合には、樹脂製基板1とフリップチップ11との間隔を一定にするために、Sn−Ag系はんだボール4の載置後にSn−Ag系はんだボール4の平坦化処理を行ってもよい。平坦化処理には、例えば、ロールではんだボールを潰す方法、真上からはんだボールを押しつぶすスタンピング法、切削加工ではんだボールの先端部を平坦化する方法などがある。
本実施形態例で使用するSn−Ag系はんだボール4の組成は、Sn96.5−Ag3.0−Cu0.5であり、形状は直径160μmの球形である。また、機械的強度を高める等の目的で、必要に応じて、Ni、P、Zn、Bi、In、Geなどの元素を少量添加してもよい。
一方、半導体素子(例えばフリップチップ)には、バリア膜14に囲まれた電極部12に上記印刷法等にてSn−Bi系はんだ組成物13を供給して、電極部12上にSn−Bi系はんだ組成物膜を形成させる。このバリア膜14により、はんだ組成物13の電極部12周辺への拡散が防止される。
次に、図1(d)に示すように、フリップチップ11の回路面を下向きにして、この電極部12を電子部品実装用の樹脂製基板1に設けられた所定のSn−Ag系はんだボール4に対向させて載置する。
次に、フリップチップ11を搭載した樹脂製基板1を、例えばリフロー炉を用いて、Sn−Bi系はんだ組成物3、13の融点以上Sn−Ag系はんだボール4の融点未満の温度で加熱処理する。その結果、図1(e)に示すように、前記加熱温度により、Sn−Ag系はんだボール4は溶融させずに、樹脂製基板1側のSn−Bi系はんだ組成物3とフリップチップ11側のSn−Bi系はんだ組成物13とを一度の加熱処理で溶融させることで、樹脂製基板1側のSn−Bi系はんだ組成物3、Sn−Ag系はんだボール4及びフリップチップ11側のSn−Bi系はんだ組成物13から構成されるはんだ接合部6を一度の加熱工程で形成させて電子部品実装用の樹脂製基板1にフリップチップ11を実装する。
樹脂製基板1とフリップチップ11とを接合する際の加熱温度の下限は、Sn−Bi系はんだ組成物3、13の融点である138℃以上であり、溶融が不十分であることによる弱い接合状態を防ぐ点から、その下限は150℃が好ましい。また、加熱温度の上限は、Sn−Ag系はんだボール4の融点である219℃未満であり、熱により樹脂製基板1やフリップチップ11が損傷するのを抑制し、また線膨張係数の違いから生じる樹脂製基板1とフリップチップ11とのはんだ接合部6の応力歪を低減させる点から、その上限は200℃が好ましく、特に180℃が好ましい。
このように、従来よりも低温にて電子部品実装用の樹脂製基板1にフリップチップ11を実装できるので、加熱・冷却時における樹脂製基板1とフリップチップ11との線膨張係数の差異から生じるはんだ接合部6の応力を低減することができ、接続信頼性が向上する。さらに、一回の加熱処理工程でSn−Ag系はんだボール4に樹脂製基板1の銅電極部2とフリップチップ11の電極部12の両方を一括に接合させることで樹脂製基板1にフリップチップ11を実装するので、生産効率に優れている。
次に、本発明の他の実施形態例を説明する。前記実施形態例では、ソルダーレジスト開口部5は、直径130μm、深さ30μmの円柱状の空間であり、載置されるSn−Ag系はんだボール4の直径は160μmであったが、Sn−Ag系はんだボール4がソルダーレジスト開口部5に載置可能な限り、この寸法に限定されるものではない。例えば、樹脂製基板1とフリップチップ11との間隔を小さくして部品全体をコンパクトにしたい場合には、Sn−Ag系はんだボール4がソルダーレジスト開口部5の底部に当接するようソルダーレジスト開口部5の寸法を前記実施形態例より大きく(例えば180μm)、及び/またはSn−Ag系はんだボール4を前記実施形態例より小さく(例えば直径100μm)して、樹脂製基板1からのSn−Ag系はんだボール4の突出量を小さくしてもよい。
上記とは反対に、樹脂製基板1とフリップチップ11との間隔を空けて両者の接触を防止したい場合には、ソルダーレジスト開口部5の寸法を前記実施形態例より小さく(例えば80μm)、及び/またはSn−Ag系はんだボール4を前記実施形態例より大きく(例えば直径200μm)して、Sn−Bi系はんだ組成物3の溶融接合後にSn−Ag系はんだボール4がソルダーレジスト開口部5の底部に当接しない態様にして、樹脂製基板1からのSn−Ag系はんだボール4の突出量を大きくしてもよい。ただし、Sn−Ag系はんだボール4の大きさは、短絡を回避するために、隣接するはんだボールと接触しない寸法が上限となる。
このとき、ソルダーレジスト開口部5へのSn−Bi系はんだ組成物3の供給量は、前記実施形態例と同様に、Sn−Bi系はんだ組成物3が供給過剰となってソルダーレジスト開口部5から溢れ出ないように、また供給不足となってはんだフィレットが形成できなくならないように調節するのが好ましい。
前記実施形態例では、Sn−Bi系はんだ組成物3として、低融点のはんだ合金であるSn42−Bi58はんだ粉をペースト成分であるビヒクルに50質量%含有させた、はんだペースト材料であるソルダーペーストを使用したが、Sn−Bi系はんだ粉は低融点であれば上記組成に限定されるものではなく、またSn−Bi系はんだ組成物がペースト状であればビヒクルの含有量は上記に限定されない。また、前記実施形態例では、ペースト成分にビヒクルを用いたが、この代わりにフラックス成分を用い、これをはんだ粉と混練りしてはんだペーストを作成してもよい。
また、前記実施形態例では、融点219℃のSn−Ag系はんだボール4を用いたが、この代わりに、加熱処理工程におけるはんだボールの溶融を確実に抑えるために、融点227℃と、より融点の高いSn−Cu系はんだボールを用いてもよい。
従来よりも低温域で電子部品実装用の樹脂製基板に半導体素子を実装できるので、加熱・冷却時におけるはんだ接合部への応力を低減でき、また、樹脂製基板や半導体素子にかかる熱によるダメージを抑えることができるので、電子部品の分野で利用価値が高い。
本発明の実施形態例に係る半導体素子実装方法を示す概略図である。
符号の説明
1 樹脂製基板
2 銅電極部
3、13 Sn−Bi系はんだ組成物
4 Sn−Ag系はんだボール
5 ソルダーレジスト開口部
6 はんだ接合部
11 フリップチップ
12 電極部

Claims (4)

  1. 電子部品実装用の樹脂製基板上に設けられた電極部に、Sn−Bi系はんだ組成物を供給する工程と、
    前記Sn−Bi系はんだ組成物が供給された電極部に、Sn−Ag系はんだボールを載置する工程と、
    前記Sn−Ag系はんだボールの位置に対向するように、Sn−Bi系はんだ組成物が供給された半導体素子の電極部を合わせて、該半導体素子を前記Sn−Ag系はんだボールに載置する工程と、
    前記Sn−Bi系はんだ組成物の融点以上前記Sn−Ag系はんだボールの融点未満の温度で加熱して、前記樹脂製基板側及び前記半導体素子側のSn−Bi系はんだ組成物を溶融させて、前記Sn−Ag系はんだボールを介して前記樹脂製基板に前記半導体素子を接合する工程と、を含むことを特徴とする半導体素子実装方法。
  2. 前記半導体素子を前記Sn−Ag系はんだボールに載置する前に、前記Sn−Ag系はんだボールの高さを同一にする平坦化処理を行うことを特徴とする請求項1に記載の半導体素子実装方法。
  3. 前記温度が138〜200℃であることを特徴とする請求項1に記載の半導体素子実装方法。
  4. 前記Sn−Ag系はんだボールに代えてSn−Cu系はんだボールを用いることを特徴とする請求項1または2に記載の半導体素子実装方法。
JP2008133274A 2008-05-21 2008-05-21 半導体素子実装方法 Pending JP2009283628A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008133274A JP2009283628A (ja) 2008-05-21 2008-05-21 半導体素子実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008133274A JP2009283628A (ja) 2008-05-21 2008-05-21 半導体素子実装方法

Publications (1)

Publication Number Publication Date
JP2009283628A true JP2009283628A (ja) 2009-12-03

Family

ID=41453792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008133274A Pending JP2009283628A (ja) 2008-05-21 2008-05-21 半導体素子実装方法

Country Status (1)

Country Link
JP (1) JP2009283628A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016013A (ja) * 2008-06-30 2010-01-21 Sharp Corp 半導体デバイスの実装方法、半導体素子モジュールおよび電子情報機器
JP2011204988A (ja) * 2010-03-26 2011-10-13 Fujitsu Ltd 半導体装置及び電子機器
CN102931107A (zh) * 2011-08-09 2013-02-13 财团法人交大思源基金会 用于减缓金属间化合物成长的方法
JP2013041966A (ja) * 2011-08-15 2013-02-28 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び電子機器
EP2908612A1 (en) * 2012-10-15 2015-08-19 Senju Metal Industry Co., Ltd. Soldering method for low-temperature solder paste
JP2019087700A (ja) * 2017-11-10 2019-06-06 三菱電機株式会社 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08116169A (ja) * 1994-09-29 1996-05-07 Motorola Inc 合金はんだ接続アセンブリおよび接続方法
JP2003060336A (ja) * 2001-08-08 2003-02-28 Sony Corp 半導体装置及び半導体パッケージの実装方法
JP2006237472A (ja) * 2005-02-28 2006-09-07 Yamaha Corp 半導体装置及びその製造方法
JP2008109009A (ja) * 2006-10-27 2008-05-08 Sony Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08116169A (ja) * 1994-09-29 1996-05-07 Motorola Inc 合金はんだ接続アセンブリおよび接続方法
JP2003060336A (ja) * 2001-08-08 2003-02-28 Sony Corp 半導体装置及び半導体パッケージの実装方法
JP2006237472A (ja) * 2005-02-28 2006-09-07 Yamaha Corp 半導体装置及びその製造方法
JP2008109009A (ja) * 2006-10-27 2008-05-08 Sony Corp 半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016013A (ja) * 2008-06-30 2010-01-21 Sharp Corp 半導体デバイスの実装方法、半導体素子モジュールおよび電子情報機器
JP2011204988A (ja) * 2010-03-26 2011-10-13 Fujitsu Ltd 半導体装置及び電子機器
CN102931107A (zh) * 2011-08-09 2013-02-13 财团法人交大思源基金会 用于减缓金属间化合物成长的方法
JP2013038418A (ja) * 2011-08-09 2013-02-21 National Chiao Tung University 金属間化合物の成長の阻害方法
JP2013041966A (ja) * 2011-08-15 2013-02-28 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び電子機器
EP2908612A1 (en) * 2012-10-15 2015-08-19 Senju Metal Industry Co., Ltd. Soldering method for low-temperature solder paste
EP2908612A4 (en) * 2012-10-15 2016-06-22 Senju Metal Industry Co SOLDERING PROCESS FOR A LOW TEMPERATURE SOLVENT
JP2019087700A (ja) * 2017-11-10 2019-06-06 三菱電機株式会社 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
JP7033889B2 (ja) 2017-11-10 2022-03-11 三菱電機株式会社 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置

Similar Documents

Publication Publication Date Title
JP5724411B2 (ja) はんだ、はんだ付け方法及び半導体装置
EP2908612B1 (en) Soldering method for low-temperature solder paste
JP4200325B2 (ja) 半田接合用ペーストおよび半田接合方法
JP2008098212A (ja) 電子装置およびその製造方法
JP4356581B2 (ja) 電子部品実装方法
JP2007287712A (ja) 半導体装置、半導体装置の実装構造、及びそれらの製造方法
JP2009283628A (ja) 半導体素子実装方法
JP5004549B2 (ja) 電子部品の基板への搭載方法及びはんだ面の形成方法
JP4211828B2 (ja) 実装構造体
WO2008056676A1 (fr) Pâte à braser sans plomb, carte de circuit électronique utilisant cette pâte à braser sans plomb, et procédé de fabrication de carte de circuit électronique
JP2006173143A (ja) 配線基板及びその製造方法
JP2009277777A (ja) はんだボール搭載方法及び電子部品実装用部材
TWI334752B (en) Manufacturing method of circuit device
JP5169354B2 (ja) 接合材料及びそれを用いた接合方法
JP2015008254A (ja) 回路基板、回路基板の製造方法、半導体装置の製造方法および実装基板の製造方法
JP2009009994A (ja) 半導体装置およびその製造方法
JP4134976B2 (ja) 半田接合方法
JP4940662B2 (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置
JP2014146635A (ja) はんだ接合方法およびはんだボールと電極との接合構造体
JP4940758B2 (ja) はんだボール、半導体装置及びはんだボールの製造方法
JP2005297011A (ja) ソルダーペーストおよび半田付け物品
WO2009150759A1 (ja) はんだ接合方法及びはんだ継手
JP4259431B2 (ja) 半田ペーストおよび半田接合方法
JP2008218483A (ja) 半導体装置及びその製造方法
JP2004031724A (ja) ワークの半田付け方法及び半田付け実装体

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100908

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100908

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100908

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110426

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110817

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120523

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120921