JP5613100B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5613100B2 JP5613100B2 JP2011095385A JP2011095385A JP5613100B2 JP 5613100 B2 JP5613100 B2 JP 5613100B2 JP 2011095385 A JP2011095385 A JP 2011095385A JP 2011095385 A JP2011095385 A JP 2011095385A JP 5613100 B2 JP5613100 B2 JP 5613100B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- metal substrate
- bonding
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 104
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 229910052751 metal Inorganic materials 0.000 claims description 229
- 239000002184 metal Substances 0.000 claims description 229
- 239000000758 substrate Substances 0.000 claims description 141
- 229910000765 intermetallic Inorganic materials 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 32
- 238000007789 sealing Methods 0.000 claims description 32
- 239000011347 resin Substances 0.000 claims description 31
- 229920005989 resin Polymers 0.000 claims description 31
- 238000005304 joining Methods 0.000 claims description 26
- 230000008569 process Effects 0.000 claims description 23
- 229910020830 Sn-Bi Inorganic materials 0.000 claims description 21
- 229910018728 Sn—Bi Inorganic materials 0.000 claims description 21
- 229910045601 alloy Inorganic materials 0.000 claims description 19
- 239000000956 alloy Substances 0.000 claims description 19
- 238000003825 pressing Methods 0.000 claims description 17
- 229910018471 Cu6Sn5 Inorganic materials 0.000 claims description 12
- 238000009713 electroplating Methods 0.000 claims description 5
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- 239000004579 marble Substances 0.000 claims description 3
- 229910052797 bismuth Inorganic materials 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 34
- 239000012071 phase Substances 0.000 description 12
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 238000000465 moulding Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052582 BN Inorganic materials 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- WFOVEDJTASPCIR-UHFFFAOYSA-N 3-[(4-methyl-5-pyridin-4-yl-1,2,4-triazol-3-yl)methylamino]-n-[[2-(trifluoromethyl)phenyl]methyl]benzamide Chemical compound N=1N=C(C=2C=CN=CC=2)N(C)C=1CNC(C=1)=CC=CC=1C(=O)NCC1=CC=CC=C1C(F)(F)F WFOVEDJTASPCIR-UHFFFAOYSA-N 0.000 description 1
- 229910001152 Bi alloy Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
封止金型内で、第一の金属基板の一部に、第二の金属基板の一部である、又は前記第二の金属基板に接続された金属部材である、接合対象金属部材の一部を、金属接合材料を介して押圧しつつ、前記封止金型内にモールド樹脂を充填させる充填工程と、
前記モールド樹脂を硬化するとともに、前記金属接合材料を用いて前記第一の金属基板の一部と前記接合対象金属部材の一部の間を接合する硬化接合工程とを備え、
前記第一の金属基板及び前記第二の金属基板の少なくともいずれかには半導体素子が搭載されており、
前記充填工程において、前記封止金型に配置された押圧ピンによって前記押圧が行われ、前記封止樹脂が注入されている途中で、前記押圧ピンが前記封止金型内から引き抜かれる、
半導体装置の製造方法である。
前記硬化接合工程は、
前記封止金型内で、前記モールド樹脂を仮硬化するとともに、前記金属接合材料を用いて前記第一の金属基板の一部と前記接合対象金属部材の一部の間を仮接合する仮硬化接合工程と、
前記モールド樹脂を本硬化するとともに、前記金属接合材料を用いて前記第一の金属基板の一部と前記接合対象金属部材の一部の間を本接合する本硬化接合工程とを有する、第1の本発明の半導体装置の製造方法である。
前記金属接合材料は、Sn−Bi合金膜である、第2の本発明の半導体装置の製造方法である。
前記仮硬化接合工程において、
前記第一の金属基板の一部と、前記接合対象金属部材の一部は、Cu合金によって形成されており、
前記第一の金属基板の前記一部側に、金属間化合物であるCu6Sn5の仮第1接合層が形成され
前記接合対象金属部材の前記一部側に、金属間化合物であるCu6Sn5の仮第2接合層が形成され、
前記仮第1接合層と前記仮第2接合層の間に、マーブル状にSn−BiとBiが配置された仮第3接合層が形成され、
前記本硬化接合工程において、
前記第一の金属基板の前記一部側に、金属間化合物であるCu6Sn5の本第1接合層が形成され、
前記接合対象金属部材の前記一部側に、金属間化合物であるCu6Sn5の本第2接合層が形成され、
前記本第1接合層と前記本第2接合層の間に、Biの本第3接合層が形成される、第3の本発明の半導体装置の製造方法である。
前記Sn―Bi合金は、Snが25atm%〜60atm%含まれている、第3又は4の本発明の半導体装置の製造方法である。
前記硬化接合工程は、170℃〜180℃で行われる、第1〜5のいずれかの本発明の半導体装置の製造方法である。
前記金属接合材料は、前記第一の金属基板の一部と前記第二の金属基板の一部に、電解メッキによって、予め形成されている、第1〜6のいずれかの本発明の半導体装置の製造方法である。
前記金属部材は、前記第二の金属基板に前記金属接合材料を介して接続されている、第1〜7のいずれかの本発明の半導体装置の製造方法である。
以下に、本発明にかかる実施の形態1における半導体装置について説明する。
以下に、本発明にかかる実施の形態2における半導体装置について説明する。本実施の形態2の半導体装置は、実施の形態1と基本的な構造は同じであるが、放熱板が設けられている点等が異なっている。そのため、本相違点を中心に説明する。尚、実施の形態1と同様の構成については、同一の符号が付されている。
以下に、本発明にかかる実施の形態3における半導体装置について説明する。本実施の形態3の半導体装置は、実施の形態1と基本的な構成は同じであるが、金属クリップを介して第一の金属基板と第二の金属基板が接続されている点が異なっている。そのため、本相違点を中心に説明する。尚、実施の形態3と同様の構成については実施の形態1と同じ符号が付されている。
2 第一の金属基板
3 第二の半導体素子
4、400 第二の金属基板
5 封止金型
6 接合材料
7 押圧ピン
8、33、35 接合部
9 金属ワイヤー
10 モールド樹脂
11a、11b 金属間化合物層
12 単一金属層
13 放熱板
14 絶縁シート
15 金属クリップ
100 金属間化合物
101 ヒートシンク
102 パワー素子
103 リードフレーム
104 制御素子
105 受動部品
106 パンチ
121 金属単相
Claims (8)
- 封止金型内で、第一の金属基板の一部に、第二の金属基板の一部である、又は前記第二の金属基板に接続された金属部材である、接合対象金属部材の一部を、金属接合材料を介して押圧しつつ、前記封止金型内にモールド樹脂を充填させる充填工程と、
前記モールド樹脂を硬化するとともに、前記金属接合材料を用いて前記第一の金属基板の一部と前記接合対象金属部材の一部の間を接合する硬化接合工程とを備え、
前記第一の金属基板及び前記第二の金属基板の少なくともいずれかには半導体素子が搭載されており、
前記充填工程において、前記封止金型に配置された押圧ピンによって前記押圧が行われ、前記封止樹脂が注入されている途中で、前記押圧ピンが前記封止金型内から引き抜かれる、
半導体装置の製造方法。 - 前記硬化接合工程は、
前記封止金型内で、前記モールド樹脂を仮硬化するとともに、前記金属接合材料を用いて前記第一の金属基板の一部と前記接合対象金属部材の一部の間を仮接合する仮硬化接合工程と、
前記モールド樹脂を本硬化するとともに、前記金属接合材料を用いて前記第一の金属基板の一部と前記接合対象金属部材の一部の間を本接合する本硬化接合工程とを有する、請求項1記載の半導体装置の製造方法。 - 前記金属接合材料は、Sn−Bi合金膜である、請求項2に記載の半導体装置の製造方法。
- 前記仮硬化接合工程において、
前記第一の金属基板の一部と、前記接合対象金属部材の一部は、Cu合金によって形成されており、
前記第一の金属基板の前記一部側に、金属間化合物であるCu6Sn5の仮第1接合層が形成され
前記接合対象金属部材の前記一部側に、金属間化合物であるCu6Sn5の仮第2接合層が形成され、
前記仮第1接合層と前記仮第2接合層の間に、マーブル状にSn−BiとBiが配置された仮第3接合層が形成され、
前記本硬化接合工程において、
前記第一の金属基板の前記一部側に、金属間化合物であるCu6Sn5の本第1接合層が形成され、
前記接合対象金属部材の前記一部側に、金属間化合物であるCu6Sn5の本第2接合層が形成され、
前記本第1接合層と前記本第2接合層の間に、Biの本第3接合層が形成される、請求項3に記載の半導体装置の製造方法。 - 前記Sn―Bi合金は、Snが25atm%〜60atm%含まれている、請求項3又は4に記載の半導体装置の製造方法。
- 前記硬化接合工程は、170℃〜180℃で行われる、請求項1〜5のいずれかに記載の半導体装置の製造方法。
- 前記金属接合材料は、前記第一の金属基板の一部と前記第二の金属基板の一部に、電解メッキによって、予め形成されている、請求項1〜6のいずれかに記載の半導体装置の製造方法。
- 前記金属部材は、前記第二の金属基板に前記金属接合材料を介して接続されている、請求項1〜7のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011095385A JP5613100B2 (ja) | 2011-04-21 | 2011-04-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011095385A JP5613100B2 (ja) | 2011-04-21 | 2011-04-21 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012227438A JP2012227438A (ja) | 2012-11-15 |
JP2012227438A5 JP2012227438A5 (ja) | 2014-03-20 |
JP5613100B2 true JP5613100B2 (ja) | 2014-10-22 |
Family
ID=47277248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011095385A Expired - Fee Related JP5613100B2 (ja) | 2011-04-21 | 2011-04-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5613100B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116982153A (zh) | 2021-03-17 | 2023-10-31 | 三菱电机株式会社 | 半导体装置以及半导体装置的制造方法 |
CN117012656B (zh) * | 2023-09-20 | 2023-12-05 | 广东气派科技有限公司 | 高密度大矩阵sot89封装结构的制备方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275481A (ja) * | 1992-03-30 | 1993-10-22 | Nec Corp | 半導体装置の製造方法 |
JPH08288324A (ja) * | 1995-04-15 | 1996-11-01 | Toshiba Corp | 樹脂封止型半導体装置及びその製造方法 |
JP3299421B2 (ja) * | 1995-10-03 | 2002-07-08 | 三菱電機株式会社 | 電力用半導体装置の製造方法およびリードフレーム |
JP2001024012A (ja) * | 1999-07-06 | 2001-01-26 | Hitachi Cable Ltd | モールド成型パッケージ及びその製造方法 |
JP3761857B2 (ja) * | 2002-10-11 | 2006-03-29 | 三菱電機株式会社 | 半導体装置 |
JP2008041851A (ja) * | 2006-08-04 | 2008-02-21 | Hitachi Ltd | パワー半導体装置 |
JP5035134B2 (ja) * | 2008-06-20 | 2012-09-26 | 富士通株式会社 | 電子部品実装装置及びその製造方法 |
JP5465942B2 (ja) * | 2009-07-16 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP5576627B2 (ja) * | 2009-07-31 | 2014-08-20 | 富士通株式会社 | 半導体装置の製造方法 |
-
2011
- 2011-04-21 JP JP2011095385A patent/JP5613100B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012227438A (ja) | 2012-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10770380B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US10462921B2 (en) | Method for producing an electronic module assembly and electronic module assembly | |
US10297522B2 (en) | Semiconductor package structure and manufacturing method thereof | |
US8981552B2 (en) | Power converter, semiconductor device, and method for manufacturing power converter | |
AU2017248560B2 (en) | Semiconductor device and manufacturing method for the semiconductor device | |
US9324684B2 (en) | Semiconductor device and manufacturing method thereof | |
CN104485321A (zh) | 半导体管芯封装件及其制造方法 | |
CN111276447B (zh) | 双侧冷却功率模块及其制造方法 | |
JP2015144216A (ja) | 半導体装置及びその製造方法 | |
JP5613100B2 (ja) | 半導体装置の製造方法 | |
JP2013058645A (ja) | 半導体装置および半導体装置の製造方法 | |
CN114303237A (zh) | 电路基板及功率模块 | |
US20180090420A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
JP2015018860A (ja) | 半導体パッケージの製造方法 | |
JP2007251218A (ja) | パワーmosfetの製造方法およびパワーmosfet | |
CN116913885A (zh) | 半导体器件组件 | |
JP2022165097A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4431193B2 (ja) | 絶縁型大電力用半導体装置 | |
JP2014120717A (ja) | 電子装置およびその製造方法 | |
JP2001250880A (ja) | 金属ベース回路基板と電子モジュールの製造方法 | |
JP2004260205A (ja) | パワーmosfetの製造方法 | |
JP2002124613A (ja) | パワーmosfetの製造方法 | |
JP2002141454A (ja) | パワーmosfet | |
JP2002124614A (ja) | パワーmosfet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140129 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140708 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140905 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5613100 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |