JP2001250880A - 金属ベース回路基板と電子モジュールの製造方法 - Google Patents
金属ベース回路基板と電子モジュールの製造方法Info
- Publication number
- JP2001250880A JP2001250880A JP2000060034A JP2000060034A JP2001250880A JP 2001250880 A JP2001250880 A JP 2001250880A JP 2000060034 A JP2000060034 A JP 2000060034A JP 2000060034 A JP2000060034 A JP 2000060034A JP 2001250880 A JP2001250880 A JP 2001250880A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- circuit board
- metal plate
- resin
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
ドされた電子モジュールを安価に製造する技術を提供す
る。 【解決手段】スリットを設けた金属板1の一主面に熱伝
導のよい絶縁層8を介して電気部品を搭載し、端子を残
して樹脂モールドされたリードフレーム2を端子部の一
部がスリットにはみ出す形で、積層し回路基板母板10
とする工程及び、その回路基板母板10をスリット部で
分断し、個々の回路基板とする工程とからなる金属ベー
ス回路基板の製造方法。
Description
化製品用途のインバータに好適な樹脂モールドされた電
子モジュールに関し、特に、この用途に好適な、安価で
放熱性に優れる樹脂モールド用回路基板に関する。
度実装化および高性能化が要求され、また、半導体素子
の小型化、高性能化、更に配線の微細化、高密度化にと
もない、半導体素子から発生した熱を如何に放散するか
ということが問題となっている。
く、従来アルミナDBC基板で使用していたハイパワー
分野の製品においても、材料及びアッセンブリのコスト
が優位な金属ベース回路基板での製品化が検討されい
る。
られる低コストインバータ用途の電子モジュールについ
ては、主として、長期信頼性の向上とコストダウンのた
めに、樹脂トランスファーモールド化が急ピッチで進ん
でいる。
子モジュールの一例を示したものであり、その構造にお
いて、トランスファー成形の技術的制約から、2種類の
樹脂が用いられている。即ち、先端部が折り曲げられた
リードフレーム2からなる回路上に半導体素子7を搭載
し、ワイヤーボンディング5を行って回路結線した後、
第1の樹脂3でトランスファーモールドした後、更に、
アルミニウム等からなる金属板1とともに第2の樹脂4
でトランスファーモールドすることで樹脂モールドされ
た電子モジュールが得られている。
板との間の樹脂厚さを薄くする事が難しく、放熱性が不
十分であり、ハイパワーモジュール用途に適用する際に
制限を受けるという問題がある。また、トランスファー
モールドを2回以上行う必要があり、多大な工数を必要
とし、プロセス的にコストがかかっているという問題が
ある。
技術における問題点に鑑みてなされたものであって、熱
放散性に優れた電子モジュールを安価に安定して提供す
ることを目的としている。
位置にスリットを設けた金属板の一主面に絶縁層を介し
てリードフレームを、該リードフレームを構成する端子
となる部分が前記スリットの少なくとも一部を覆うよう
に、積層し回路基板母板とする工程、(2)前記回路基
板母板のスリット部で分断し、リードフレームより回路
を形成して、個々の回路基板とする工程とからなること
を特徴とする金属ベース回路基板の製造方法であり、好
ましくは、前記スリットの絶縁層に対しない側の周縁部
に段差がある金属板を用いることを特徴とする前記の金
属ベース回路基板の製造方法である。
板の製造方法で得た金属ベース回路基板を用い、(3)
リードフレーム上に電気部品を搭載し、回路間をワイヤ
ーボンディングする工程、(4)金属板裏面とリードフ
レームの端子となる部分とを除いた部分を樹脂モールド
する工程、(5)露出しているリードフレーム端子部
を、金属板の表裏いずれか一方向に折り曲げる工程、と
を順次経ることを特徴とする電子モジュールの製造方法
である。
詳細に説明する。図1は、本発明の金属ベース回路基板
の製造方法の一例を説明する図である。
にスリットを設けた金属板の一主面に絶縁層を介してリ
ードフレームを、該リードフレームを構成する端子とな
る部分が前記スリットの少なくとも一部を覆うように、
積層し回路基板母板とする工程である。即ち、図1
(a)に例示するとおりに、金属板1にプレス法等の従
来公知の方法で金属板1の所望の位置にスリットを設け
た後、該金属板の一主面上に無機充填材を含有する樹脂
からなる層を塗布してBステージ状態とした後(図1
(b)参照)に、リードフレームを、該リードフレーム
を構成している端子となる部分が前記スリットの少なく
とも一部を覆うように配置、積層し、加圧加熱操作を加
えて前記樹脂を硬化し、一体化して、回路基板母板(図
1(c)参照)とする工程である。尚、図1(d)は回
路基板母板を真上から見た図である。本工程に代えて、
予め絶縁層を設けた金属板を後加工してスリットを設け
ることも考えられるが、スリット加工において前記絶縁
層にクラックが発生する或いは絶縁層と金属板との密着
が悪くなるなどの問題が発生しやすい。本発明に於いて
は、前記の工程順序を採用することで、他の順序で行う
ときに発生しやすい前記問題の発生を防止することがで
きる。
基板母板を用い、スリット部で分断し(図1(e)参
照)、リードフレームより回路を形成して、個々の回路
基板とする工程である。分断に際しては、従来公知の金
型を用いるプレス法やカッターを用いる方法等を採用で
きるが、このうちプレス法は、切断屑の発生が無く、清
浄な製品が得やすいことから好ましい。そして、前記第
1の工程と前記第2の工程を組み合わせるときに、外部
の電気部品との接続に用いられる端子となる部分を含む
回路を有する回路基板(樹脂モールド用の、いわゆる、
リードフレーム付き回路基板)を多量に、生産性高く得
ることができる。
(c)に例示する通りに、金属板1に設けるリードフレ
ームのスリットの絶縁層に対しない側の周縁部に、段差
を設けていることが好ましい。その理由は、最終的に電
子パッケージとした際に、モールドされる樹脂3と金属
板1との接合が極めて良く密着でき、樹脂と金属板との
界面部から湿気等が侵入することを防ぐ効果が期待され
るからである。
は、良熱伝導性を持つアルミニウム及びアルミニウム合
金、銅及び銅合金、鉄及び鉄合金等、あるいは銅/鉄−
ニッケル系合金/銅、アルミニウム/鉄−ニッケル系合
金/アルミニウム等の複合材料等が使用可能である。ま
た、金属板1の厚みとしては、特に制限はないが0.5
mm〜3.0mmが一般に用いられる。また、金属板1
のリードフレームが設けられていない側の面に酸化物膜
を設けるとき、他部材との接触で傷が付きにくいし、着
色して放熱を助長できることなどの利点があり、一層好
ましい。
板1とリードフレーム2とを接着しながらも電気絶縁性
と熱伝導性に富むものが選択されるが、例えば、各種セ
ラミックス、無機粉体を含有する樹脂絶縁層、ガラス繊
維を含有する樹脂絶縁層、及び耐熱性樹脂絶縁層が挙げ
られる。その厚みは20〜200μmが一般的である。
状態の絶縁シートをプレス圧着する方法、或いはスクリ
ーン印刷法で塗布した後Bステージ状態に硬化する方法
等が挙げられる。トランスファーモールド法では、リー
ドフレーム2と金属板1との間隔が熱抵抗を低減する目
的で狭いことが望まれ、このため絶縁層8を構成する樹
脂組成物の流動性が十分でなくボイド等の欠陥が発生し
易くなり、電気的な信頼性も懸念される。前記の塗布方
法によればこれらの問題を発生することなく絶縁層8を
設けることができるので好ましい。
体としては、アルミナ、ベリリヤ、窒化ホウ素、マグネ
シア、シリカ、窒化ケイ素、窒化アルミ等が好ましく用
いられ、樹脂としては、エポキシ樹脂、フェノール樹
脂、ポリイミド樹脂、各種エンジニアプラスチックが好
ましく用いられる。
た回路基板を用い、(3)リードフレーム上に電気部品
を搭載し、回路間をワイヤーボンディングする工程、
(4)金属板裏面とリードフレームの端子となる部分と
を除いた部分を樹脂モールドする工程、(5)露出して
いるリードフレーム端子部を、金属板の表裏いずれか一
方向に折り曲げる工程、とを順次経ることを特徴とする
電子パッケージの製造方法である。前記の製造方法で得
られた回路基板は、その構造故に、上記の工程を順次経
るのみで電子パッケージを容易に、安定して得ることが
できる。特に、樹脂モールドにトランスファーモールド
法を適用する際に、従来公知技術で用いられているよう
な金型内形状が複雑なものを用いる必要が無く、生産性
が一層高められる効果がある。
ジは、図1(c)に例示したとおりに、金属板1上に絶
縁層8を介してリードフレーム2を張り合わせた構造を
有していて、リードフレーム2上には、半導体素子6等
の各種の電子、電気部品が必要に応じていろいろに組み
合わされて搭載され、また必要に応じて、前記の半導体
素子や回路はワイヤーボンディング5されている。そし
て、上述したとおりに、回路基板を一度のトランスファ
ーモールド法にて樹脂モールドされ、従って1種の樹脂
3により封止されている。また、リードフレームのワイ
ヤーボンディングされる位置の表面はワイヤーボンディ
ング性を高める目的でNiメッキ等の表面処理がされて
いることが望ましい。なお、本発明の電子パッケージ
は、上記構成を有しているので、電子部品からの熱放散
性に優れ、電気信頼性に優れる特徴を有している。
ウムとの複合箔、銅合金又は鉄/ニッケル合金が一般的
に用いられる。又、リードフレームの加工方法は金型に
よる打ち抜きでも、エッチングで作製したものでもよ
く、リードフレーム上にはNiめっき、Ni+Auめっ
き、はんだめっきなどの金属めっきが施されていてもか
まわない。
明する。
のスリットを4個有し、片面がアルマイト処理された、
100mm×100mm×3mmのアルミニウム板を用
意し、そのアルマイト処理されていない面側の前記スリ
ットの周縁部に幅1mmの段差を設けた。
ていない面上に、アルミナを充填したエポキシ樹脂を硬
化後の厚さが125μmとなるように塗布し、Bステー
ジ状態に硬化した後に、リードフレームを真空プレスに
て圧着した。このとき、リードフレームの電子パッケー
ジにしたときに端子部となる部分は、前記金属板に明け
られたスリットの一部を覆うように搭載した。また、リ
ードフレームには予め10mm×15mmのパッド部を
形成しておいた。
ス法により、前記金属板をスリット部分を利用して分割
し、個々の金属ベース回路基板を得た。得られた回路基
板の熱抵抗は、前述のパッドを利用して、以下の方法に
より測定した。その結果、熱抵抗は0.9℃/Wであっ
た。
−220タイプトランジスター(株式会社東芝製)をは
んだ付けし、金属板裏面側を冷却しながら、トランジス
ターに通電して、トランジスタのコレクター損失(消費
電力)と、トランジスター側と金属板面側との温度差を
測定し、前記消費電力と温度差とより熱抵抗を算出する
(この方法は、デンカHITTプレートカタログに記載
されている金属ベース基板を本回路基板で置き換えたも
のに相当する)。
体素子をアッセンブリし、半導体素子とリードフレーム
とはアルミニウムワイヤーを用いてボンディングし回路
化した。その後、樹脂成形金型を使用してシリカが90
質量%充填されたクレゾールノボラック樹脂を用いてト
ンラスファーモールド法にて樹脂封埋を行い、電子パッ
ケージ(インバータモジュール)を作製した。この電子
パッケージは放熱性が良好であり、実用上何ら問題なく
動作した。また、この電子パッケージ1000個製造す
るに要した実働時間は、延べ10時間を要した。
同一のTO−220タイプトランジスターを搭載し、シ
リカを90質量%充填したクレゾールノボラックエポキ
シ樹脂を用いてトランスファーモールド法で前記リード
フレームを包埋した。その後、段差加工を施したアルミ
ニウム板上に、前記の樹脂包埋したリードフレームを、
樹脂が充填される最小の距離(0.3mm)の空間距離
を保ちながら配置し、窒化珪素フィラーを80質量%充
填したクレゾールノボラック樹脂を用いて、トランスフ
ァーモールドして包埋することで、従来公知の構造を有
する評価サンプルを作製した。実施例と同じ方法で測定
した結果、熱抵抗は2.0℃/Wであった。また、この
電子パッケージ1000個製造するに要した実働時間
は、延べ30時間であった。
は、予めリードフレームを金属板上に絶縁層を介して配
設した構造を有しているので、一回の樹脂モールド操作
により、従来よりも熱放散性に優れる電子パッケージを
容易に生産性良く得ることができるという特徴を有して
おり、産業上非常に有用である。
は、予めリードフレームを金属板上に絶縁層を介して配
設してなる構造の回路基板を用いて、一度のトランスフ
ァー成形によって樹脂封止されているので、電子部品か
ら金属板への熱放散が従来公知のものより優れ、例えば
冷蔵庫等の家庭電化製品を始めとする、広範囲の用途分
野に適用可能であり、産業上非常に有用である。
を示す図。
図。
Claims (3)
- 【請求項1】(1)所望の位置にスリットを設けた金属
板の一主面に絶縁層を介してリードフレームを、該リー
ドフレームを構成し端子となる部分が前記スリットの少
なくとも一部を覆うように、積層して回路基板母板とす
る工程、(2)前記回路基板母板のスリット部で分断
し、リードフレームより回路を形成して、個々の回路基
板とする工程とからなることを特徴とする金属ベース回
路基板の製造方法。 - 【請求項2】前記スリットの絶縁層に対しない側の周縁
部に段差がある金属板を用いることを特徴とする請求項
1記載の金属ベース回路基板の製造方法。 - 【請求項3】請求項1又は請求項2に記載の金属ベース
回路基板の製造方法で得た金属ベース回路基板を用い、
(3)リードフレーム上に電気部品を搭載し、回路間を
ワイヤーボンディングする工程、(4)金属板裏面とリ
ードフレームの端子になる部分とを除いた部分を樹脂モ
ールドする工程、(5)露出しているリードフレームの
端子となる部分を、金属板の表裏いずれか一方向に折り
曲げる工程、とを順次経ることを特徴とする電子モジュ
ールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000060034A JP4249366B2 (ja) | 2000-03-06 | 2000-03-06 | 金属ベース回路基板と電子モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000060034A JP4249366B2 (ja) | 2000-03-06 | 2000-03-06 | 金属ベース回路基板と電子モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001250880A true JP2001250880A (ja) | 2001-09-14 |
JP4249366B2 JP4249366B2 (ja) | 2009-04-02 |
Family
ID=18580410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000060034A Expired - Fee Related JP4249366B2 (ja) | 2000-03-06 | 2000-03-06 | 金属ベース回路基板と電子モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4249366B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003124400A (ja) * | 2001-10-10 | 2003-04-25 | Fuji Electric Co Ltd | 半導体パワーモジュールおよびその製造方法 |
JP2007194425A (ja) * | 2006-01-19 | 2007-08-02 | Nitto Denko Corp | タブレット状半導体封止材料およびその製法ならびにそれを用いた半導体装置 |
-
2000
- 2000-03-06 JP JP2000060034A patent/JP4249366B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003124400A (ja) * | 2001-10-10 | 2003-04-25 | Fuji Electric Co Ltd | 半導体パワーモジュールおよびその製造方法 |
JP2007194425A (ja) * | 2006-01-19 | 2007-08-02 | Nitto Denko Corp | タブレット状半導体封止材料およびその製法ならびにそれを用いた半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4249366B2 (ja) | 2009-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6507102B2 (en) | Printed circuit board with integral heat sink for semiconductor package | |
JP4569473B2 (ja) | 樹脂封止型パワー半導体モジュール | |
US20100134979A1 (en) | Power semiconductor apparatus | |
JP2002203942A (ja) | パワー半導体モジュール | |
JP2009536458A (ja) | 半導体モジュール及びその製造方法 | |
WO2007117819A2 (en) | Molded semiconductor package with integrated through hole heat spreader pin(s) | |
JP4220641B2 (ja) | 樹脂モールド用回路基板と電子パッケージ | |
JP4385324B2 (ja) | 半導体モジュールおよびその製造方法 | |
JP6308780B2 (ja) | パワーモジュール | |
CN111276447B (zh) | 双侧冷却功率模块及其制造方法 | |
JP5262983B2 (ja) | モールドパッケージおよびその製造方法 | |
JP2010192591A (ja) | 電力用半導体装置とその製造方法 | |
JP3816821B2 (ja) | 高周波用パワーモジュール基板及びその製造方法 | |
JP2013138087A (ja) | 半導体モジュール及びその製造方法 | |
CN111834346A (zh) | 晶体管功率模块封装结构及其封装方法 | |
JP2013058645A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2001118961A (ja) | 樹脂封止型電力用半導体装置及びその製造方法 | |
JP4249366B2 (ja) | 金属ベース回路基板と電子モジュールの製造方法 | |
JP4039196B2 (ja) | 半導体モジュールの製造方法 | |
JP5613100B2 (ja) | 半導体装置の製造方法 | |
JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
CN216145615U (zh) | 半导体电路 | |
WO2022162871A1 (ja) | 両面冷却パワーモジュール | |
CN212392243U (zh) | 晶体管功率模块封装结构 | |
JPS6329413B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080111 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090107 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |