JP4220641B2 - 樹脂モールド用回路基板と電子パッケージ - Google Patents
樹脂モールド用回路基板と電子パッケージ Download PDFInfo
- Publication number
- JP4220641B2 JP4220641B2 JP2000004651A JP2000004651A JP4220641B2 JP 4220641 B2 JP4220641 B2 JP 4220641B2 JP 2000004651 A JP2000004651 A JP 2000004651A JP 2000004651 A JP2000004651 A JP 2000004651A JP 4220641 B2 JP4220641 B2 JP 4220641B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead frame
- circuit board
- manufacturing
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
【０００１】
【発明の属する技術分野】
本発明は、冷蔵庫等の家庭電化製品用途に用いられるインバータに用いることのできる樹脂モールドされた電子モジュールに関し、特に、この用途に好適な、安価で放熱性に優れる樹脂モールド用回路基板に関する。
【０００２】
【従来の技術】
近年、半導体搭載用の回路基板では高密度実装化および高性能化が要求され、半導体素子の小型化、高性能化、更に配線の微細化、高密度化にともない、半導体素子から発生した熱を如何に放散するかということが問題となっている。
【０００３】
これに加えて、コストダウンの要求も強く、従来アルミナＤＢＣ基板で使用していたハイパワー分野の製品においても、材料及びアッセンブリのコストが優位な金属ベース回路基板での製品化が検討されいる。
【０００４】
さらに、冷蔵庫等家庭電化製品用途に用いられる低コストインバータ用途の電子モジュールについては、主として、長期信頼性の向上とコストダウンのために、樹脂トランスファーモールド化が急ピッチで進んでいる。
【０００５】
図２は従来公知の樹脂モールドされた電子モジュールの一例を示したものであり、その構造においては、トランスファー成形の技術的制約から、２種類の樹脂が用いられている。即ち、先端部が折り曲げられたリードフレーム２の××上に半導体素子７を搭載し、ワイヤーボンディング５を行って回路形成した後、第１の樹脂３でトランスファーモールドした後、更に、アルミニウム等からなる金属板１とともに第２の樹脂４でトランスファーモールドすることで電子モジュールが得られている。
【０００６】
このため、トランスファーモールドを２回行う必要があり、工数及びプロセス的にコストがかかっているという問題がある。更に、リードフレームとアルミニウム板との間の樹脂厚さを薄くする事が難しいために、放熱性が不十分であり、ハイパワーモジュール用途に適用する際に制限を受けるという問題がある。
【０００７】
【発明が解決しようとする課題】
本発明は、かかる従来技術における問題点に鑑みてなされたものであって、熱放散性に優れた電子モジュールを安価に提供することを目的としている。
【０００８】
【課題を解決するための手段】
本発明は、金属板上に、リードフレームを樹脂絶縁層を介して設けた、半導体素子が未接着の樹脂モールド用回路基板の製造方法であって、第１の面の周縁部には段差が設けられており、第１の面の裏側に相当する第２の面には酸化物層が設けられている金属板の、該酸化物層が設けられている第２の面上に、樹脂絶縁層を塗布してＢステージ状態に硬化させる工程と、樹脂絶縁層をＢステージ状態に硬化した後に、半導体素子が未接着の状態でリードフレームを樹脂絶縁層を介して金属板上の前記第２の面側に圧着させて張り合わせる工程と、を含むことを特徴とする樹脂モールド用回路基板の製造方法である。
【０００９】
本発明は、金属板のリードフレームが設けられている側の面に酸化物層を設けていることを特徴とする前記の回路基板の製造方法であり、好ましくは、リードフレームが、銅とアルミニウムとの複合箔、銅合金又は鉄−ニッケル合金からなることを特徴とする前記の回路基板の製造方法であり、更に好ましくは、リードフレームの半導体素子搭載面と金属板裏面との間の熱抵抗が１．５℃／Ｗ以下であることを特徴とする前記の回路基板の製造方法である。
【００１０】
また、本発明は、上述の製造方法によって樹脂モールド用回路基板を製造する工程と、上述の樹脂モールド用回路基板のリードフレーム上に半導体素子を搭載し、上述の半導体素子と上述のリードフレームとをボンディングワイヤーにより電気的に接続し回路化する工程と、樹脂成形金型を使用して、上述のリードフレームの一部と上述の金属板の一部とを露出し、該半導体素子、該ボンディングワイヤー、並びに該リードフレームからなる回路とを包埋するように、包埋樹脂によりトンラスファーモールド法によって樹脂包埋を行う工程と、を含むことを特徴とする電子パッケージの製造方法であり、好ましくは、樹脂が、酸化アルミニウム、窒化珪素、窒化アルミニウム、酸化珪素からなる群の１種類以上を含有するエポキシ樹脂からなることを特徴とする前記の電子パッケージの製造方法である。
【００１１】
【発明の実施の形態】
以下、図を用いて本発明について詳細に説明する。
図１は、本発明の電子パッケイジの一例について、その構造を示す図である。本発明の回路基板は、金属板１上に絶縁層８を介してリードフレーム２を張り合わせた構造を有している。前記リードフレーム２上には、半導体素子６等の各種の電子、電気部品が必要に応じていろいろに組み合わされ搭載され、また必要の応じて前記半導体素子や回路はワイヤーボンディング５されている。前記回路基板を一度のトランスファーモールド法にて樹脂成形され、従って１種の樹脂３により封止されている。また、前記リードフレームのワイヤーボンディングされる位置の表面はワイヤーボンディング性を高める目的でＮｉメッキ等の表面処理がされている。
【００１２】
本発明の回路基板に用いる金属板１としては、良熱伝導性を持つアルミニウム及びアルミニウム合金、銅及び銅合金、鉄及び鉄合金等、あるいは銅／鉄−ニッケル系合金／銅、アルミニウム／鉄−ニッケル系合金／アルミニウム等の複合材料等が使用可能である。また、金属板１の厚みとしては、特に制限はないが０．５ｍｍ〜３．０ｍｍが一般に用いられる。
【００１３】
本発明に於いて、前記金属板１のリードフレームが設けられていない側の面の周縁部に段差を設けるとき、トランスファーモールド樹脂３と金属板１の密着性を一層向上させることができ、好ましい。また、金属板１のリードフレームが設けられていない側の面に酸化物膜を設けるとき、他部材との接触で傷が付きにくいし、着色して放熱を助長できることなどの利点があり、一層好ましい。
【００１４】
前記金属板１上に設ける絶縁層８は、金属板１とリードフレーム２とを接着しながらも電気絶縁性と熱伝導性に富むものが選択されるが、例えば、各種セラミックス、無機粉体を含有する樹脂絶縁層、ガラス繊維を含有する樹脂絶縁層、及び耐熱性樹脂絶縁層が挙げられる。その厚みは２０〜２００μｍが一般的である。
【００１５】
絶縁層８の塗布方法としては、Ｂステージ状態の絶縁シートをプレス圧着する方法、或いはスクリーン印刷法で塗布した後Ｂステージ状態に硬化する方法等が挙げられる。トランスファーモールド法では、リードフレーム２と金属板１との間隔が熱抵抗を低減する目的で狭いことが望まれ、このため絶縁層８を構成する樹脂組成物の流動性が十分でなくボイド等の欠陥が発生し易くなり、電気的な信頼性も懸念される。前記の塗布方法によればこれらの問題を発生することなく絶縁層８を設けることができるので好ましい。
【００１６】
また、絶縁層８に含有される前記の無機粉体としては、アルミナ、ベリリヤ、ボロンナイトライド、マグネシア、シリカ、窒化ケイ素、窒化アルミ等が好ましく用いられ、樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、各種エンジニアプラスチックが用いられる。
【００１７】
リードフレーム２の材質は、銅とアルミニウムとの複合箔、銅合金又は鉄／ニッケル合金が用いられる。又、リードフレームの加工方法は金型による打ち抜きでもエッチングで作製したものでもよく、リードフレーム上にはＮｉめっき、Ｎｉ＋Ａｕめっき、はんだめっきなどの金属めっきが施されていてもかまわない。
【００１８】
以下、実施例に基づき、発明を更に詳細に説明する。
【００１９】
【実施例】
〔実施例１〕７０ｍｍ×３０ｍｍ×３．０ｍｍtの片面がアルマイト処理されたアルミニウム板のアルマイト処理されていない面側の周縁部に段差を設けた。前記アルミニウム板のアルマイト処理されていない面上に、アルミナを充填したエポキシ樹脂を硬化後の厚さが１２５μｍとなるように塗布し、Ｂステージ状態に硬化した後に、リードフレームを真空プレスにて圧着した。尚、リードフレームには予め１０ｍｍ×１５ｍｍのパッド部を形成しておいた。得られた回路基板の熱抵抗は、前記パッドを利用して、以下の方法により測定した。その結果、熱抵抗は０．９℃／Ｗであった。
【００２０】
＜熱抵抗の測定方法＞
１０ｍｍ×１５ｍｍのパッド部を形成し、この上にトランジスター（ＴＯ−２２０、株式会社東芝製）をはんだ付けする。金属板面側を冷却し、トランジスターに通電して、トランジスタのコレクター損失（消費電力）とトランジスター側と金属板面側の温度差を測定し、前記温度差と消費電力より熱抵抗を算出する（この方法は、デンカＨＩＴＴプレートカタログに記載されている金属ベース基板を本回路基板で置き換えたものに相当する）。
【００２１】
前記回路基板上に、ベアーチップ型の半導体素子をアッセンブリし、半導体素子とリードフレームはアルミワイヤーボンディングにより接続し回路化した。その後、樹脂成形金型を使用してシリカが９０ｍａｓｓ％充填されたクレゾールノボラック樹脂によりトンラスファーモールド法に樹脂封埋を行い、インバータモジュールを作製した。このモジュールは放熱性が良好であり、実用上何ら問題なく動作した。
【００２２】
〔比較例〕リードフレーム上に、実施例と同一のＴＯ２２０トランジスタを搭載し、シリカを９０ｗｔ％充填したクレゾールノボラックエポキシ樹脂をトランスファーモールド法でリードフレームを包埋し、その後、段差加工を施したアルミニウム板上に樹脂包埋したリードフレームを樹脂が充填される最小の距離（０．３ｍｍ）の空間距離を保ち、窒化珪素フィラーを８０ｍａｓｓ％充填したクレゾールノボラック樹脂をトランスファーモールドにて包埋して、市販品と同じ構造をを有する評価サンプルを作製した。実施例と同じ方法で測定した結果、熱抵抗は２．０℃／Ｗであった。
【００２３】
【発明の効果】
本発明の回路基板は、予めリードフレームを金属板上に絶縁層を介して配設してなる構造を有しているので、一回の樹脂封止操作により、従来よりも熱放散性に優れる電子パッケージを容易に得ることができるという特徴を有しており、産業上非常に有用である。
【００２４】
本発明の電子パッケージは、予めリードフレームを金属板上に絶縁層を介して配設してなる構造の回路基板を用いて、一度のトランスファー成形によって樹脂封止されているので、電子部品から金属板への熱放散が従来公知のものより優れ、例えば冷蔵庫等の家庭電化製品を始めとする、広範囲の用途分野に適用可能であり、産業上非常に有用である。
【図面の簡単な説明】
【図１】 本発明の電子パッケージの一例の構造を示す図。
【図２】 従来公知の電子パッケージの構造を示す図。
【符号の説明】
１ 金属板
２ リードフレーム
３ 樹脂
４ 樹脂
５ ボンディングワイヤー
６ 半導体素子
７ メッキ等の表面処理部
８ 絶縁層
【発明の属する技術分野】
本発明は、冷蔵庫等の家庭電化製品用途に用いられるインバータに用いることのできる樹脂モールドされた電子モジュールに関し、特に、この用途に好適な、安価で放熱性に優れる樹脂モールド用回路基板に関する。
【０００２】
【従来の技術】
近年、半導体搭載用の回路基板では高密度実装化および高性能化が要求され、半導体素子の小型化、高性能化、更に配線の微細化、高密度化にともない、半導体素子から発生した熱を如何に放散するかということが問題となっている。
【０００３】
これに加えて、コストダウンの要求も強く、従来アルミナＤＢＣ基板で使用していたハイパワー分野の製品においても、材料及びアッセンブリのコストが優位な金属ベース回路基板での製品化が検討されいる。
【０００４】
さらに、冷蔵庫等家庭電化製品用途に用いられる低コストインバータ用途の電子モジュールについては、主として、長期信頼性の向上とコストダウンのために、樹脂トランスファーモールド化が急ピッチで進んでいる。
【０００５】
図２は従来公知の樹脂モールドされた電子モジュールの一例を示したものであり、その構造においては、トランスファー成形の技術的制約から、２種類の樹脂が用いられている。即ち、先端部が折り曲げられたリードフレーム２の××上に半導体素子７を搭載し、ワイヤーボンディング５を行って回路形成した後、第１の樹脂３でトランスファーモールドした後、更に、アルミニウム等からなる金属板１とともに第２の樹脂４でトランスファーモールドすることで電子モジュールが得られている。
【０００６】
このため、トランスファーモールドを２回行う必要があり、工数及びプロセス的にコストがかかっているという問題がある。更に、リードフレームとアルミニウム板との間の樹脂厚さを薄くする事が難しいために、放熱性が不十分であり、ハイパワーモジュール用途に適用する際に制限を受けるという問題がある。
【０００７】
【発明が解決しようとする課題】
本発明は、かかる従来技術における問題点に鑑みてなされたものであって、熱放散性に優れた電子モジュールを安価に提供することを目的としている。
【０００８】
【課題を解決するための手段】
本発明は、金属板上に、リードフレームを樹脂絶縁層を介して設けた、半導体素子が未接着の樹脂モールド用回路基板の製造方法であって、第１の面の周縁部には段差が設けられており、第１の面の裏側に相当する第２の面には酸化物層が設けられている金属板の、該酸化物層が設けられている第２の面上に、樹脂絶縁層を塗布してＢステージ状態に硬化させる工程と、樹脂絶縁層をＢステージ状態に硬化した後に、半導体素子が未接着の状態でリードフレームを樹脂絶縁層を介して金属板上の前記第２の面側に圧着させて張り合わせる工程と、を含むことを特徴とする樹脂モールド用回路基板の製造方法である。
【０００９】
本発明は、金属板のリードフレームが設けられている側の面に酸化物層を設けていることを特徴とする前記の回路基板の製造方法であり、好ましくは、リードフレームが、銅とアルミニウムとの複合箔、銅合金又は鉄−ニッケル合金からなることを特徴とする前記の回路基板の製造方法であり、更に好ましくは、リードフレームの半導体素子搭載面と金属板裏面との間の熱抵抗が１．５℃／Ｗ以下であることを特徴とする前記の回路基板の製造方法である。
【００１０】
また、本発明は、上述の製造方法によって樹脂モールド用回路基板を製造する工程と、上述の樹脂モールド用回路基板のリードフレーム上に半導体素子を搭載し、上述の半導体素子と上述のリードフレームとをボンディングワイヤーにより電気的に接続し回路化する工程と、樹脂成形金型を使用して、上述のリードフレームの一部と上述の金属板の一部とを露出し、該半導体素子、該ボンディングワイヤー、並びに該リードフレームからなる回路とを包埋するように、包埋樹脂によりトンラスファーモールド法によって樹脂包埋を行う工程と、を含むことを特徴とする電子パッケージの製造方法であり、好ましくは、樹脂が、酸化アルミニウム、窒化珪素、窒化アルミニウム、酸化珪素からなる群の１種類以上を含有するエポキシ樹脂からなることを特徴とする前記の電子パッケージの製造方法である。
【００１１】
【発明の実施の形態】
以下、図を用いて本発明について詳細に説明する。
図１は、本発明の電子パッケイジの一例について、その構造を示す図である。本発明の回路基板は、金属板１上に絶縁層８を介してリードフレーム２を張り合わせた構造を有している。前記リードフレーム２上には、半導体素子６等の各種の電子、電気部品が必要に応じていろいろに組み合わされ搭載され、また必要の応じて前記半導体素子や回路はワイヤーボンディング５されている。前記回路基板を一度のトランスファーモールド法にて樹脂成形され、従って１種の樹脂３により封止されている。また、前記リードフレームのワイヤーボンディングされる位置の表面はワイヤーボンディング性を高める目的でＮｉメッキ等の表面処理がされている。
【００１２】
本発明の回路基板に用いる金属板１としては、良熱伝導性を持つアルミニウム及びアルミニウム合金、銅及び銅合金、鉄及び鉄合金等、あるいは銅／鉄−ニッケル系合金／銅、アルミニウム／鉄−ニッケル系合金／アルミニウム等の複合材料等が使用可能である。また、金属板１の厚みとしては、特に制限はないが０．５ｍｍ〜３．０ｍｍが一般に用いられる。
【００１３】
本発明に於いて、前記金属板１のリードフレームが設けられていない側の面の周縁部に段差を設けるとき、トランスファーモールド樹脂３と金属板１の密着性を一層向上させることができ、好ましい。また、金属板１のリードフレームが設けられていない側の面に酸化物膜を設けるとき、他部材との接触で傷が付きにくいし、着色して放熱を助長できることなどの利点があり、一層好ましい。
【００１４】
前記金属板１上に設ける絶縁層８は、金属板１とリードフレーム２とを接着しながらも電気絶縁性と熱伝導性に富むものが選択されるが、例えば、各種セラミックス、無機粉体を含有する樹脂絶縁層、ガラス繊維を含有する樹脂絶縁層、及び耐熱性樹脂絶縁層が挙げられる。その厚みは２０〜２００μｍが一般的である。
【００１５】
絶縁層８の塗布方法としては、Ｂステージ状態の絶縁シートをプレス圧着する方法、或いはスクリーン印刷法で塗布した後Ｂステージ状態に硬化する方法等が挙げられる。トランスファーモールド法では、リードフレーム２と金属板１との間隔が熱抵抗を低減する目的で狭いことが望まれ、このため絶縁層８を構成する樹脂組成物の流動性が十分でなくボイド等の欠陥が発生し易くなり、電気的な信頼性も懸念される。前記の塗布方法によればこれらの問題を発生することなく絶縁層８を設けることができるので好ましい。
【００１６】
また、絶縁層８に含有される前記の無機粉体としては、アルミナ、ベリリヤ、ボロンナイトライド、マグネシア、シリカ、窒化ケイ素、窒化アルミ等が好ましく用いられ、樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、各種エンジニアプラスチックが用いられる。
【００１７】
リードフレーム２の材質は、銅とアルミニウムとの複合箔、銅合金又は鉄／ニッケル合金が用いられる。又、リードフレームの加工方法は金型による打ち抜きでもエッチングで作製したものでもよく、リードフレーム上にはＮｉめっき、Ｎｉ＋Ａｕめっき、はんだめっきなどの金属めっきが施されていてもかまわない。
【００１８】
以下、実施例に基づき、発明を更に詳細に説明する。
【００１９】
【実施例】
〔実施例１〕７０ｍｍ×３０ｍｍ×３．０ｍｍtの片面がアルマイト処理されたアルミニウム板のアルマイト処理されていない面側の周縁部に段差を設けた。前記アルミニウム板のアルマイト処理されていない面上に、アルミナを充填したエポキシ樹脂を硬化後の厚さが１２５μｍとなるように塗布し、Ｂステージ状態に硬化した後に、リードフレームを真空プレスにて圧着した。尚、リードフレームには予め１０ｍｍ×１５ｍｍのパッド部を形成しておいた。得られた回路基板の熱抵抗は、前記パッドを利用して、以下の方法により測定した。その結果、熱抵抗は０．９℃／Ｗであった。
【００２０】
＜熱抵抗の測定方法＞
１０ｍｍ×１５ｍｍのパッド部を形成し、この上にトランジスター（ＴＯ−２２０、株式会社東芝製）をはんだ付けする。金属板面側を冷却し、トランジスターに通電して、トランジスタのコレクター損失（消費電力）とトランジスター側と金属板面側の温度差を測定し、前記温度差と消費電力より熱抵抗を算出する（この方法は、デンカＨＩＴＴプレートカタログに記載されている金属ベース基板を本回路基板で置き換えたものに相当する）。
【００２１】
前記回路基板上に、ベアーチップ型の半導体素子をアッセンブリし、半導体素子とリードフレームはアルミワイヤーボンディングにより接続し回路化した。その後、樹脂成形金型を使用してシリカが９０ｍａｓｓ％充填されたクレゾールノボラック樹脂によりトンラスファーモールド法に樹脂封埋を行い、インバータモジュールを作製した。このモジュールは放熱性が良好であり、実用上何ら問題なく動作した。
【００２２】
〔比較例〕リードフレーム上に、実施例と同一のＴＯ２２０トランジスタを搭載し、シリカを９０ｗｔ％充填したクレゾールノボラックエポキシ樹脂をトランスファーモールド法でリードフレームを包埋し、その後、段差加工を施したアルミニウム板上に樹脂包埋したリードフレームを樹脂が充填される最小の距離（０．３ｍｍ）の空間距離を保ち、窒化珪素フィラーを８０ｍａｓｓ％充填したクレゾールノボラック樹脂をトランスファーモールドにて包埋して、市販品と同じ構造をを有する評価サンプルを作製した。実施例と同じ方法で測定した結果、熱抵抗は２．０℃／Ｗであった。
【００２３】
【発明の効果】
本発明の回路基板は、予めリードフレームを金属板上に絶縁層を介して配設してなる構造を有しているので、一回の樹脂封止操作により、従来よりも熱放散性に優れる電子パッケージを容易に得ることができるという特徴を有しており、産業上非常に有用である。
【００２４】
本発明の電子パッケージは、予めリードフレームを金属板上に絶縁層を介して配設してなる構造の回路基板を用いて、一度のトランスファー成形によって樹脂封止されているので、電子部品から金属板への熱放散が従来公知のものより優れ、例えば冷蔵庫等の家庭電化製品を始めとする、広範囲の用途分野に適用可能であり、産業上非常に有用である。
【図面の簡単な説明】
【図１】 本発明の電子パッケージの一例の構造を示す図。
【図２】 従来公知の電子パッケージの構造を示す図。
【符号の説明】
１ 金属板
２ リードフレーム
３ 樹脂
４ 樹脂
５ ボンディングワイヤー
６ 半導体素子
７ メッキ等の表面処理部
８ 絶縁層
Claims (5)
- 金属板上に、リードフレームを樹脂絶縁層を介して設けた、半導体素子が未接着の樹脂モールド用回路基板の製造方法であって、第１の面の周縁部には段差が設けられており、前記第１の面の裏側に相当する第２の面には酸化物層が設けられている金属板の、該酸化物層が設けられている前記第２の面上に、前記樹脂絶縁層を塗布してＢステージ状態に硬化させる工程と、前記樹脂絶縁層をＢステージ状態に硬化した後に、前記半導体素子が未接着の状態で前記リードフレームを前記樹脂絶縁層を介して前記金属板上の前記第２の面側に圧着させて張り合わせる工程と、を含むことを特徴とする樹脂モールド用回路基板の製造方法。
- 前記リードフレームが、銅とアルミニウムとの複合箔、銅合金又は鉄−ニッケル合金からなることを特徴とする請求項１記載の樹脂モールド用回路基板の製造方法。
- 前記リードフレームの半導体素子搭載面と前記金属板裏面との間の熱抵抗が１．５℃／Ｗ以下であることを測定する工程をさらに含むことを特徴とする請求項１または２記載の樹脂モールド用回路基板の製造方法。
- 請求項１乃至３いずれかに記載の製造方法によって樹脂モールド用回路基板を製造する工程と、前記樹脂モールド用回路基板のリードフレーム上に半導体素子を搭載し、前記半導体素子と前記リードフレームとをボンディングワイヤーにより電気的に接続し回路化する工程と、樹脂成形金型を使用して、前記リードフレームの一部と前記金属板の一部とを露出し、該半導体素子、該ボンディングワイヤー、並びに該リードフレームからなる回路とを包埋するように、包埋樹脂によりトンラスファーモールド法によって樹脂包埋を行う工程と、を含むことを特徴とする電子パッケージの製造方法。
- 前記包埋樹脂が、酸化アルミニウム、窒化珪素、窒化アルミニウム、酸化珪素からなる群の１種類以上を含有するエポキシ樹脂からなることを特徴とする請求項４に記載の電子パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000004651A JP4220641B2 (ja) | 2000-01-13 | 2000-01-13 | 樹脂モールド用回路基板と電子パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000004651A JP4220641B2 (ja) | 2000-01-13 | 2000-01-13 | 樹脂モールド用回路基板と電子パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001196495A JP2001196495A (ja) | 2001-07-19 |
| JP4220641B2 true JP4220641B2 (ja) | 2009-02-04 |
Family
ID=18533411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000004651A Expired - Fee Related JP4220641B2 (ja) | 2000-01-13 | 2000-01-13 | 樹脂モールド用回路基板と電子パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4220641B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11152275B2 (en) | 2016-03-07 | 2021-10-19 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4850216B2 (ja) * | 2002-04-24 | 2012-01-11 | 三洋電機株式会社 | 混成集積回路装置の製造方法 |
| JP4089636B2 (ja) | 2004-02-19 | 2008-05-28 | 三菱電機株式会社 | 熱伝導性樹脂シートの製造方法およびパワーモジュールの製造方法 |
| DE112008000229B4 (de) | 2007-01-22 | 2014-10-30 | Mitsubishi Electric Corp. | Leistungshalbleitervorrichtung |
| JP4576448B2 (ja) | 2008-07-18 | 2010-11-10 | 三菱電機株式会社 | 電力用半導体装置 |
| JP4567773B2 (ja) | 2008-07-18 | 2010-10-20 | 三菱電機株式会社 | 電力用半導体装置 |
| JP4658268B2 (ja) | 2008-11-26 | 2011-03-23 | 三菱電機株式会社 | 電力用半導体モジュール |
| JP4634498B2 (ja) | 2008-11-28 | 2011-02-16 | 三菱電機株式会社 | 電力用半導体モジュール |
| US20120039045A1 (en) * | 2009-04-22 | 2012-02-16 | Mitsubishi Electric Corporation | Power module and method for detecting insulation degradation thereof |
| JP6057498B2 (ja) * | 2011-03-09 | 2017-01-11 | 株式会社三社電機製作所 | 半導体装置 |
| WO2014141346A1 (ja) * | 2013-03-15 | 2014-09-18 | 三菱電機株式会社 | 半導体装置 |
| DE102015112450B3 (de) * | 2015-07-30 | 2016-12-29 | Danfoss Silicon Power Gmbh | Leistungshalbleiterbaugruppe und Verfahren zum Herstellen eines Leistungsmoduls und der Leistungshalbleiterbaugruppe |
| KR101875873B1 (ko) | 2016-12-20 | 2018-07-09 | 한국기계연구원 | 열전도성 고분자 복합체 및 이의 제조방법 |
| JP6879834B2 (ja) * | 2017-06-21 | 2021-06-02 | 日本発條株式会社 | 回路基板およびその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3427492B2 (ja) * | 1993-07-08 | 2003-07-14 | セイコーエプソン株式会社 | 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法 |
| JPH10125826A (ja) * | 1996-10-24 | 1998-05-15 | Hitachi Ltd | 半導体装置及びその製法 |
| JP2934421B2 (ja) * | 1997-09-02 | 1999-08-16 | 株式会社後藤製作所 | ヒートシンクを備えた樹脂封止型半導体装置 |
-
2000
- 2000-01-13 JP JP2000004651A patent/JP4220641B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11152275B2 (en) | 2016-03-07 | 2021-10-19 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001196495A (ja) | 2001-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4220641B2 (ja) | 樹脂モールド用回路基板と電子パッケージ | |
| US20100134979A1 (en) | Power semiconductor apparatus | |
| JP2002203942A (ja) | パワー半導体モジュール | |
| JP2009536458A (ja) | 半導体モジュール及びその製造方法 | |
| JP4385324B2 (ja) | 半導体モジュールおよびその製造方法 | |
| US20090243079A1 (en) | Semiconductor device package | |
| JP2003124400A (ja) | 半導体パワーモジュールおよびその製造方法 | |
| JPH11150135A (ja) | 熱伝導性が良好な導電性ペースト及び電子部品 | |
| JPH10242333A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4967701B2 (ja) | 電力半導体装置 | |
| JP5262983B2 (ja) | モールドパッケージおよびその製造方法 | |
| JP2010192591A (ja) | 電力用半導体装置とその製造方法 | |
| JP3816821B2 (ja) | 高周波用パワーモジュール基板及びその製造方法 | |
| JP4249366B2 (ja) | 金属ベース回路基板と電子モジュールの製造方法 | |
| US20220208661A1 (en) | Qfn/qfp package with insulated top-side thermal pad | |
| JP4039196B2 (ja) | 半導体モジュールの製造方法 | |
| JPS622587A (ja) | ハイパワ−用混成集積回路 | |
| JP3862632B2 (ja) | 金属ベース多層回路基板とそれを用いた混成集積回路 | |
| JP2003068954A (ja) | 半導体素子収納用パッケージ | |
| JP2002151619A (ja) | 回路基板の製造方法 | |
| JPS63284831A (ja) | 混成集積回路の製造方法 | |
| KR20010057046A (ko) | 캐비티를 갖는 패키지 기판 | |
| JP2002335056A (ja) | 金属ベース基板及びその製造方法 | |
| JPH08255868A (ja) | 半導体装置およびその製造方法 | |
| JPH04144162A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080131 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080710 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081023 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |