JPH10242333A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法

Info

Publication number
JPH10242333A
JPH10242333A JP9061848A JP6184897A JPH10242333A JP H10242333 A JPH10242333 A JP H10242333A JP 9061848 A JP9061848 A JP 9061848A JP 6184897 A JP6184897 A JP 6184897A JP H10242333 A JPH10242333 A JP H10242333A
Authority
JP
Japan
Prior art keywords
sealing resin
metal foil
semiconductor device
wiring
resin material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9061848A
Other languages
English (en)
Inventor
Yuji Hotta
祐治 堀田
Shu Mochizuki
周 望月
Yukie Sakamoto
享枝 坂本
Masahiro Yoshioka
昌宏 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP9061848A priority Critical patent/JPH10242333A/ja
Priority to US09/032,758 priority patent/US6023096A/en
Publication of JPH10242333A publication Critical patent/JPH10242333A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】封止樹脂層が吸湿水分のはんだ付け時の蒸発に
よる水蒸気圧で破壊する現象を金属箔の遮水作用による
吸湿の低減で抑制するにあたり、封止樹脂層の成形熱応
力履歴に起因する残留応力がはんだ付け時の加熱で応力
フリ−になることの有利性を、金属箔遮水層の使用にも
かかわらず有効に確保し得、封止樹脂層のはんだ付け時
の加熱によるクラック破壊を合理的に防止できる半導体
装置を製造する。 【解決手段】半導体装置の樹脂封止において、封止樹脂
材と共に金属箔42を配し、加熱・加圧で金属箔42を
封止樹脂層41に一体的に設ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、詳しくは、絶縁フィルム上に導体配線
を有する配線基材を半導体素子から外部への電気的経路
として用いる半導体装置を、実装時のはんだ付けに対し
優れた耐クラック性で樹脂封止することを可能にする方
法である。
【0002】
【従来の技術】絶縁フィルム上に導体配線を有する配線
基材を半導体素子から外部への電気的経路として用いる
半導体装置として、テ−プキャリア型半導体装置やテ−
プボ−ルグリップアレイ型半導体装置が知られている。
図4はテ−プキャリア型半導体装置の一例を示し、開口
部20’を有するキャリアフィルム2’の配線導体2
2’に半導体素子1’の電極をバンプ方式で接合して配
線基材付き半導体素子を得(図4において、22’は絶
縁フィルム)、更に、注型法等で配線基材2’の開口部
20’から封止樹脂材41’を充填硬化して半導体素子
1’の電極面側11’を封止している。この樹脂封止に
おいて、封止樹脂材に作用する応力は樹脂の溶融時では
実質的に零であるが、すなわち、応力フリ−の状態であ
るが、封止樹脂材の熱収縮率が半導体素子の熱収縮率に
較べて著しく大きいので、溶融樹脂の冷却固化、すなわ
ち封止の終結に至るにつれて封止樹脂層に引っ張り応力
が発生し、最終的に、封止樹脂層に残量応力が内在され
るに至る。
【0003】図5は上記半導体装置の使用状態(実装状
態)を示し、回路板5’の導体51’に半導体装置にお
ける配線基材2’の配線導体22’をフロ−法またはリ
フロ−法によりはんだ付けしている。
【0004】周知の通り、樹脂封止した半導体装置のは
んだ付けにおいては、半導体装置の保管中に封止樹脂層
に吸湿された水分がはんだ付け時の加熱で蒸発し、この
水蒸気圧で封止樹脂層にクラックが生じる畏れがある。
この現象は、はんだ付け温度に加熱された封止樹脂材の
強度(高温強度)が水蒸気圧に耐え切れなくなる結果で
ある。而るに、上記封止樹脂層のクラック発生を防止す
るために、封止樹脂材の高温強度を高くすると、これに
伴い封止樹脂材のガラス転移温度が高くなって吸湿率が
高くなり、上記した水蒸気圧の上昇が余儀なくされ、他
方、封止樹脂材の吸湿率を低くすると、これ伴いガラス
転移温度が低くなって封止樹脂材の高温強度の後退が余
儀なくされる。従って、はんだ付け時の加熱に起因する
封止樹脂層のクラック発生の防止を封止樹脂材自体の選
択に求めることには限度がある。
【0005】ところで、金属箔は極めて優れた遮水性を
呈し、プラスチック絶縁体、例えば水トリ−が問題とな
るプラスチック電力ケ−ブルの遮水層として汎用されて
いる。
【0006】
【発明が解決しようとする課題】しかしながら、上記半
導体装置の封止樹脂層の遮水層として金属箔を使用する
と次のような不合理が懸念される。すなわち、上記半導
体装置の封止樹脂層には、前述した通り、成形熱応力履
歴上、引っ張り残留応力の内在が避けられない。この引
っ張り残留応力は、封止樹脂層の加熱が進むにつれて減
少し、前記はんだ付け時の加熱に伴い応力フリ−の状態
に向かうから、はんだ付け時の加熱による封止樹脂層の
熱応力的挙動が前記水蒸気圧に起因する封止樹脂層のク
ラック発生を促すようなことはなく、むしろ、クラック
発生の抑制に寄与することが期待される。
【0007】しかし、図4における半導体装置の封止樹
脂層41’、すなわち、成形熱応力履歴に起因する引っ
張り応力が残留しているけれど、はんだ付けでの加熱に
よりその残留応力が減少していく内部力学的状態の封止
樹脂層41’に、応力が零乃至は前記残留応力とは無関
係の残留応力状態の金属箔が積層一体化された構造系を
想定すると、はんだ付け時の加熱で封止樹脂層が応力フ
リ−に向かうのを金属箔が阻害し、その結果、封止樹脂
層に熱応力が発生し、この熱応力と前記水蒸気圧を荷重
とする応力との重畳でそれだけ応力が増し、金属箔の遮
水作用による吸湿減少で水蒸気圧を低減できても、重畳
による応力増加がない場合に較べ、封止樹脂層のクラッ
ク防止効果の後退が懸念される。
【0008】本発明の目的は、絶縁フィルムの片面上に
導体配線を有し、かつ中央に開口部を備えた配線基材の
片面側の中央に半導体素子を配し、該素子の電極と上記
配線導体とを接合し、更に、上記開口部に封止樹脂材を
充填し、この充填封止樹脂材を硬化して半導体素子の電
極面側が封止された半導体装置を対象とし、封止樹脂層
が吸湿水分のはんだ付け時の蒸発による水蒸気圧で破壊
することを金属箔の遮水作用による吸湿の低減で抑制す
るにあたり、封止樹脂層の成形熱応力履歴に起因する残
留応力がはんだ付け時の加熱で応力フリ−になることの
有利性を、金属箔遮水層の使用にもかかわらず有効に確
保し得、封止樹脂層のはんだ付け時の加熱による破壊を
合理的に防止できる手段を提供することにある。
【0009】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、絶縁フィルムの片面上に導体配線を有
し、かつ中央に開口部を備えた配線基材の片面側の中央
に半導体素子を配し、該素子の電極と上記配線導体とを
接合し、更に、上記開口部に封止樹脂材を加熱・加圧に
より充填して半導体素子の電極面側を封止する半導体装
置の製造方法において、上記封止樹脂材と共に金属箔を
配し、上記加熱・加圧で金属箔を封止樹脂層に一体的に
設けることを特徴とする構成であり、配線基材として、
絶縁フィルムの片面上の絶縁フィルムを貫通する導体に
より絶縁フィルムの他面側に導出し、その導出端に金属
ボ−ルグリッドを接合してなる金属ボ−ルグリッド付き
配線基材を使用することもでき、上記封止樹脂材と共に
金属箔を配し、上記加熱・加圧で金属箔を封止樹脂層に
一体的に設ける工程を、封止樹脂材と金属箔との積層物
を封止樹脂材において配線基材の開口部に当接し、つい
で加熱加圧することにより行うことができ、上記封止樹
脂材としては、ポリカルボジイミドが好適である。 更
に、半導体素子の電極面と反対側に、封止樹脂材と共に
金属箔を配し加熱加圧によりその金属箔を封止樹脂層に
一体的することもできる。
【0010】
【発明の実施の形態】以下、図面を参照しつつ本発明の
実施の形態を説明する。図1は本発明に係る製造方法に
より製造したテ−プキャリア型半導体装置の一例を示し
ている。図1において、1は半導体素子であり、11は
電極側面を示している。2は中央に開口部20を備えた
配線基材であり、絶縁フィルム21の片面に導体配線2
2を有し、半導体素子1の各電極を各導体配線にバンプ
接合(符号3で示してある)してある。バンプには金バ
ンプやはんだバンプを用いることができる。41は開口
部21から硬化性の封止樹脂材を充填硬化してなる封止
樹脂層、42は封止樹脂層41に一体の金属箔であり、
未硬化の封止樹脂材と共に金属箔を配し、加熱・加圧し
封止樹脂材を溶融・流展させて所要空間に充填させ、次
いで常温に冷却してあり、加熱温度、時間を適宜選択す
ることにより、封止樹脂の硬化も同時に行わせることが
できる。
【0011】この場合、半導体素子の厚みをt1、同じ
くヤング率をE1、同じく熱収縮率をα1、封止樹脂層の
厚みをt2、同じくヤング率をE2、同じく熱収縮率をα
2、金属箔の厚みをt3、同じくヤング率をE3、同じく
熱収縮率をα3とし、加熱温度と常温との温度差をΔT
とすれば、封止樹脂材の熱収縮率をα2が半導体素子の
熱収縮率α1や金属箔の熱収縮率α3と異なるから、樹脂
封止の終了後、すなわち常温への冷却により、封止樹脂
層には引っ張り応力δ2が残留し、半導体素子には圧縮
応力δ1が残留し、金属箔には式〜で示す圧縮応力
δ3が残留するようになる。
【0012】 δ3=ΔT・A/B ただし、A=〔(α1−α3)t11/t22−(α2−α3)〕 B=〔1/E2・(t3/t2+t11/t22)−1/E3
【0013】本発明により製造した半導体装置において
は、保管中、金属箔42が遮水層として作用するから、
封止樹脂層41の吸湿を少なくでき、リフロ−またはフ
ロ−はんだ付け時での加熱による水分の蒸発を減少で
き、発生する水蒸気圧を低減できる。また、上記封止樹
脂層41の残留応力δ2がはんだ付け時の加熱で減少し
て熱応力フリ−の状態に向かっていく。従って、水蒸気
圧の作用により封止樹脂層41に応力が発生しても、こ
の応力に熱応力が重畳されることによる過酷な応力状態
を回避でき、かつ金属箔42の遮水作用のために封止樹
脂層41の吸湿量を充分に低減できて水蒸気圧を低くで
きるので、封止樹脂層41の吸湿に起因するクラック破
壊を効果的に防止できる。
【0014】かかる効果が本発明により製造した半導体
装置において得られるのは、金属箔42が一体化された
封止樹脂層41の成形熱応力履歴のために、金属箔42
に上記〜式で示す圧縮応力δ3が残留している結果
であり、この金属箔42の残留応力が零乃至は上記式
より外れた応力であれば、金属箔42が封止樹脂層41
に熱応力を発生させるように作用し、かかる効果はとう
てい望めない。
【0015】本発明に係る製造方法により図1に示す半
導体装置を製造するには、キャリアテ−プを間歇的に走
行させ、半導体素子マウントステ−ジで半導体素子の電
極をキャリアテ−プの導体配線にバンプ接合し、マウン
ト素子の下の開口に次の樹脂封止ステ−ジで封止樹脂材
と共に金属箔を配し、その封止樹脂材の硬化により金属
箔を封止樹脂層に一体的に設け、次の打ち抜きステ−ジ
でキャリアテ−プを打ち抜き、この一連の作業をキャリ
アテ−プを間歇的に送りつつ行っていく。
【0016】本発明は図2に示すようなテ−プボ−ルグ
リップアレイ型半導体装置の製造にも使用できる。図2
において、2は金属ボ−ルグリッド付き配線基材を示
し、絶縁フィルム21の片面上の導体配線22を貫通導
体23により絶縁フィルム21の他面に導出し、この導
出端に金やはんだのボ−ルグリッド24を接合してあ
る。図2において、図1と同一符号は同一構成要素を示
しており、1は半導体素子、3はバンプ接合部位、20
は配線基材の開口部である。41は開口部20から硬化
性の封止樹脂材を充填硬化してなる封止樹脂層、42は
封止樹脂層41に一体の金属箔であり、未硬化の封止樹
脂材と共に金属箔42を配し、加熱により封止樹脂材を
一旦溶融させ、所定時間にて加熱硬化後、常温に冷却し
てある。
【0017】図3は本発明により製造した上記とは別の
テ−プボ−ルグリップアレイ型半導体装置を示し、半導
体素子1をバンプ接合3によりマウントした金属ボ−ル
グリッド付き配線基材2の開口部20に未硬化の封止樹
脂材と金属箔42を配し、同配線基材2の片面上に半導
体素子1を囲んで高剛性絶縁スペ−サ111を配し、更
に半導体素子1の表面側(電極側面と反対側の面)に絶
縁スペ−サ10にわたって未硬化の封止樹脂材と金属箔
420を配し、両封止樹脂材を同時に加熱・加圧して半
導体素子を両面から金属箔41(42)が一体化された
封止樹脂層41(410)で封止してある。
【0018】本発明において、金属箔一体封止樹脂層の
形成には、金属箔と未硬化封止樹脂材との積層物を用
い、その未硬化封止樹脂材面を被封止面に当接し、加熱
・加圧して樹脂材を充填・硬化させる方法を使用でき、
図1に示す半導体装置や図2に示す半導体装置の場合、
半導体素子1の電極面側からの搭載加圧の他、電極面側
と反対側からの減圧吸引によって樹脂の充填を行うこと
もできる。
【0019】本発明において、封止樹脂層の厚みは一般
に80〜400μmとされ、封止樹脂材としては、エポ
キシ樹脂系、ポリエステル樹脂系、ポリイミド樹脂系等
も使用できるが、特に、特開平2−292316号公報
や特開平4−275359号公報に開示されている方法
で得られるポリカルボジイミド系が低吸湿性、柔軟性、
高接着性、高耐熱性等の特性を有し好適である。これら
の封止樹脂材には、必要に応じて、充填材、カップリン
グ材、顔料、難燃剤、粘度調整剤等を適宜添加できる。
充填材の添加量は90重量%以内であり、好適な充填材
は溶融シリカ粒である。また、封止樹脂材は取扱の便宜
上シ−ト状で使用することが好ましいが、ペ−スト状で
使用することも可能である。
【0020】本発明において、配線基材の開口部の封止
に使用する金属箔は、開口部を完全に閉塞し得る平面寸
法とすることが好ましいが、少なくとも開口部の50〜
70%以上であれば、本発明の目的を達成可能である。
この金属箔の厚みが薄すぎると取扱に不利であり、厚す
ぎると半導体装置の厚肉化が招来されるので、30〜3
00μmとすることが好ましい。また、金属箔には封止
樹脂層との接着強度を高めるために、厚み0.1〜50
μmのアンダコ−トを施しておくことが好ましく、その
材質としては、例えば、エポキシ樹脂、ポリイミド、カ
ルボジイミド樹脂、ポリエ−テルイミド等の耐熱性有機
材料を挙げることができる。
【0021】本発明において使用する金属箔の材質とし
ては、耐食性を有するものであれば特に限定されず、例
えば、Al、Cu、50Ni−鉄、42Ni−鉄等を挙
げることができる。特に、磁石を用いれば、金属箔の仮
固定、例えば、金型キャビティ面への仮固定に便利であ
る。
【0022】本発明において、配線基材の絶縁フィルム
には、厚み15〜150μmのポリイミド系フィルム、
ポリエステル系フィルム、ポリスルフォン系フィルム、
ガラスクロス含浸エポキシ樹脂薄葉材等の耐熱性フィル
ムを使用できる。配線基材の導体配線の形成には、金属
箔と絶縁フィルムとを貼り合わせたのち、金属箔を所定
の配線パタ−ンにエッチングする方法、金属箔に絶縁フ
ィルム素材のワニスを溶工し溶剤を乾燥させて金属箔上
に絶縁フィルムを形成した後、金属箔を所定の配線パタ
−ンにエッチングする方法、絶縁フィルム上に無電解メ
ッキにより導体配線を薄付けした後、電気メッキにより
導体配線を厚膜化する方法等を使用できる。導体配線の
材質としては、通常、銅が使用され、その導体厚みは通
常15〜80μmとされる。
【0023】
【実施例】
〔実施例1〕封止樹脂材には、ビスフェノ−ルA型エポ
キシ樹脂とテトラヒドロ無水フタル酸とからなるエポキ
シ系封止樹脂を使用し、このエポキシ系封止樹脂を厚み
35μmの銅箔に厚み250μmで塗布してエポキシ系
封止樹脂・銅箔積層物を得た。製造した半導体装置は図
3に示す構成であり、配線基材が打ち抜かれるまえのボ
−ルグリッドアレイテ−プの導体配線に、約6mm×6
mmの半導体素子をバンプ接合によりマウントし、半導
体素子の電極側であるボ−ルグリッドアレイテ−プの開
口部に10mm×10mmのエポキシ系封止樹脂・銅箔
積層物をエポキシ系封止樹脂面において当接し、半導体
素子の電極側と反対側の面に20mm×20mmのエポ
キシ系封止樹脂・銅箔積層物をエポキシ系封止樹脂面に
おいて当接し、加熱加圧してエポキシ系封止樹脂を所要
空間に流展・充填させ、更に180℃×2時間の条件で
充填樹脂を硬化させた。
【0024】〔比較例1〕実施例1に対し銅箔を使用し
ない以外、実施例1に同じとした。 〔比較例2〕実施例1に対し銅箔を使用せずにエポキシ
系封止樹脂を充填硬化したのた、各硬化封止樹脂層に銅
箔をエポキシ系接着剤で固着した。
【0025】これらの実施例品及び比較例品について
(試料数は、何れも10箇)、はんだ付け時での封止樹
脂層の耐クラック性を評価するために、試料を温度85
℃,湿度85%で480時間放置後、215℃の蒸気で
加熱してクラック発生の有無を調べたところ、実施例品
ではクラックの発生が全く観られなかった。これに対
し、比較例1では10箇中5箇にクラックの発生が認め
られ、比較例2では10箇中2箇にクラックの発生が認
められた。この試験結果、特に実施例1の試験結果と比
較例2の試験結果との比較から、本発明による半導体装
置では、封止樹脂材の成形熱応力履歴の有利性(はんだ
付け加熱で封止樹脂層の残留応力が応力フリ−に向か
う)確保のために、金属箔の一体化にもかかわらず、は
んだ付け加熱時での封止樹脂層の熱応力の発生をよく排
除でき、これが耐クラック性の向上に反映されていると
推定できる。実施例1では、金属箔を面板として封止樹
脂を効率良く加圧でき、ボイドレスにでき、かかる面か
らも低吸湿性にでき耐クラック性を向上できると共に生
産性に優れている。
【0026】〔実施例2〕封止樹脂材には、ポリカルボ
ジイミド組成物を使用し、このポリカルボジイミド組成
物の合成においては、温度計、撹拌機及び塩化カルシウ
ム管を備えた5000mリットルの四口フラスコに、
2,2−ビス〔4−(4−イソシアナ−トフェノキシ)
フェニル〕ヘキサフルオロプロパン500gとテトラヒ
ドロフラン2500mリットル、カルボジイミド化触媒
1.35gを仕込み、60℃×6.5時間で撹拌して分
子量約8,300のポリカルボイミド溶液を得、この反
応液をイソプロパノ−ルに注入し、沈殿したポリマ−を
濾過により分離し、乾燥することによりポリカルボジイ
ミド組成物を得た。製造した半導体装置は図1に示す構
成であり、配線基材が打ち抜かれるまえのキャリアテ−
プの導体配線に、約6mm×6mmの半導体素子をバン
プ接合によりマウントし、半導体素子の電極側であるキ
ャリアテ−プの開口部に平面寸法7mm×7mm,樹脂
厚み250μm,銅箔厚み150μmのポリカルボジイ
ミド封止樹脂・銅箔積層物を樹脂面において当接し、加
熱加圧して封止樹脂を所要空間に流展・充填させ、更に
250℃×30分の条件で充填樹脂を硬化させた。 〔実施例3〕実施例2に対し、ポリカルボジイミド組成
物に平均粒子径3μmの溶融シリカを60重量%添加し
たこと、配線基材にテ−プボ−ルグリッドアレイを使用
したこと、銅箔に平面寸法8×8mm,厚み75μmの
ものを使用したこと以外は実施例2と同じとした。
【0027】これらの実施例品2及び3は、ポリカルボ
ジイミド封止樹脂の優れた低吸湿性のために、半導体素
子の電極面側のみの封止にもかかわらず、両面封止の実
施例品1と同等のはんだ付け耐クラック性を呈した。
【0028】
【発明の効果】本発明によれば、半導体装置の封止樹脂
層の外面に金属箔を一体化して遮水層を設けるにもかか
わらず、封止樹脂層の成形熱応力履歴の有利性、すなわ
ち、封止樹脂層の残留応力が応力フリ−の状態に向かう
有利性を保持できるから、金属箔遮水層による封止樹脂
層の吸湿低減のみならず、熱応力面からも、封止樹脂層
の吸湿水分のはんだ付け時加熱で発生する水蒸気圧応力
と熱応力との重畳に起因する封止樹脂層のクラック破壊
を効果的に抑制できる。
【図面の簡単な説明】
【図1】本発明により製造したテ−プキャリア型半導体
装置の一例を示す図面である。
【図2】本発明により製造したテ−プボ−ルグリップア
レイ型半導体装置の一例を示す図面である。
【図3】本発明により製造したテ−プボ−ルグリップア
レイ型半導体装置の上記とは異なる例を示す図面であ
る。
【図4】従来のテ−プキャリア型半導体装置の一例を示
す図面である。
【図5】従来のテ−プキャリア型半導体装置の実装状態
を示す図面である。
【符号の説明】
1 半導体素子 2 配線基材 20 開口部 21 絶縁フィルム 22 導体配線 23 貫通導体 24 金属ボ−ルグリッド 3 バンプ接合部 41 封止樹脂層 410 封止樹脂層 42 金属箔 420 金属箔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉岡 昌宏 大阪府茨木市下穂積1丁目1番2号 日東 電工株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】絶縁フィルムの片面上に導体配線を有し、
    かつ中央に開口部を備えた配線基材の片面側の中央に半
    導体素子を配し、該素子の電極と上記配線導体とを接合
    し、更に、上記開口部に封止樹脂材を加熱・加圧により
    充填して半導体素子の電極面側を封止する半導体装置の
    製造方法において、上記封止樹脂材と共に金属箔を配
    し、上記加熱・加圧で金属箔を封止樹脂層に一体的に設
    けることを特徴とする半導体装置の製造方法。
  2. 【請求項2】絶縁フィルムの片面上の導体配線を絶縁フ
    ィルムを貫通する導体により絶縁フィルムの他面側に導
    出し、その導出端に金属ボ−ルグリッドを接合してなる
    金属ボ−ルグリッド付き配線基材を配線基材として使用
    する請求項1記載の半導体装置の製造方法。
  3. 【請求項3】封止樹脂材と共に金属箔を配し、上記加熱
    ・加圧で金属箔を封止樹脂層に一体的に設ける工程を、
    封止樹脂材と金属箔との積層物を封止樹脂面において配
    線基材の開口部に当接し、ついで加熱加圧することによ
    り行う請求項1または2記載の半導体装置の製造方法。
  4. 【請求項4】封止樹脂材にポリカルボジイミドを使用す
    る請求項1〜3何れか記載の半導体装置の製造方法。
  5. 【請求項5】半導体素子の電極面と反対側に、封止樹脂
    材と共に金属箔を配し加熱加圧によりその金属箔を封止
    樹脂層に一体化する請求項1〜4何れか記載の半導体装
    置の製造方法。
  6. 【請求項6】絶縁フィルムの片面上に導体配線を有し、
    かつ中央に開口部を備えた配線基材の片面側の中央に半
    導体素子を配し、該素子の電極と上記配線導体とを接合
    し、更に、上記開口部に封止樹脂材を加熱・加圧により
    充填して半導体素子の電極面側を封止せる半導体装置に
    おいて、上記加熱・加圧で金属箔を封止樹脂層に一体的
    に設けたことを特徴とする半導体装置。
  7. 【請求項7】絶縁フィルムの片面上の導体配線を絶縁フ
    ィルムを貫通する導体により絶縁フィルムの他面側に導
    出し、その導出端に金属ボ−ルグリッドを接合してなる
    金属ボ−ルグリッド付き配線基材を配線基材として使用
    する請求項6記載の半導体装置。
  8. 【請求項8】半導体素子の電極面と反対側に、封止樹脂
    材と共に金属箔を配し加熱加圧によりその金属箔を封止
    樹脂層に一体化した請求項6または7記載の半導体装
    置。
JP9061848A 1997-03-01 1997-03-01 半導体装置及び半導体装置の製造方法 Pending JPH10242333A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9061848A JPH10242333A (ja) 1997-03-01 1997-03-01 半導体装置及び半導体装置の製造方法
US09/032,758 US6023096A (en) 1997-03-01 1998-02-27 Semiconductor device having metal foil integral with sealing resin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9061848A JPH10242333A (ja) 1997-03-01 1997-03-01 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10242333A true JPH10242333A (ja) 1998-09-11

Family

ID=13182932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9061848A Pending JPH10242333A (ja) 1997-03-01 1997-03-01 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6023096A (ja)
JP (1) JPH10242333A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624504B1 (en) 1999-10-29 2003-09-23 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
US6770547B1 (en) 1999-10-29 2004-08-03 Renesas Technology Corporation Method for producing a semiconductor device
US6791195B2 (en) 2000-04-24 2004-09-14 Nec Electronics Corporation Semiconductor device and manufacturing method of the same
US6822317B1 (en) 1999-10-29 2004-11-23 Renesas Technology Corporation Semiconductor apparatus including insulating layer having a protrusive portion
US7038322B2 (en) 2000-10-05 2006-05-02 Hitachi, Ltd. Multi-chip module
JP2009260359A (ja) * 2008-04-17 2009-11-05 Samsung Electronics Co Ltd 放熱部材を具備したcof型半導体パッケージ
CN107124835A (zh) * 2017-05-25 2017-09-01 杭州晶志康电子科技有限公司 回流焊贴片工艺

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0886313A4 (en) * 1996-12-04 2001-02-28 Shinko Electric Ind Co RESIN SEALED SEMICONDUCTOR DEVICE, MANUFACTURE OF SUCH DEVICE
US6180261B1 (en) * 1997-10-21 2001-01-30 Nitto Denko Corporation Low thermal expansion circuit board and multilayer wiring circuit board
JP3832102B2 (ja) * 1998-08-10 2006-10-11 ソニー株式会社 半導体装置の製造方法
JP3517374B2 (ja) * 1999-05-21 2004-04-12 新光電気工業株式会社 非接触型icカードの製造方法
JP4190111B2 (ja) * 1999-10-29 2008-12-03 富士通株式会社 高周波モジュール
FR2805392B1 (fr) * 2000-02-17 2003-08-08 Bull Sa Boitier de circuit integre surmoule
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US6734534B1 (en) * 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US6577004B1 (en) * 2000-08-31 2003-06-10 Micron Technology, Inc. Solder ball landpad design to improve laminate performance
US6486554B2 (en) * 2001-03-30 2002-11-26 International Business Machines Corporation Molded body for PBGA and chip-scale packages
CN100409430C (zh) * 2002-04-17 2008-08-06 松下电器产业株式会社 半导体器件和半导体器件的组装方法
JP2004221232A (ja) * 2003-01-14 2004-08-05 Nitto Denko Corp 半導体装置および半導体装置の製造方法
FI125526B (fi) * 2008-08-25 2015-11-13 Ge Embedded Electronics Oy Sähköisiä komponentteja sisältävä paketoitu piirilevyrakenne ja menetelmä sähköisiä komponentteja sisältävän paketoidun piirilevyrakenteen valmistamiseksi

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0740600A (ja) * 1993-07-30 1995-02-10 Fuji Xerox Co Ltd 画像処理装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624504B1 (en) 1999-10-29 2003-09-23 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
US6770547B1 (en) 1999-10-29 2004-08-03 Renesas Technology Corporation Method for producing a semiconductor device
US6822317B1 (en) 1999-10-29 2004-11-23 Renesas Technology Corporation Semiconductor apparatus including insulating layer having a protrusive portion
US7057283B2 (en) 1999-10-29 2006-06-06 Hitachi, Ltd. Semiconductor device and method for producing the same
US6791195B2 (en) 2000-04-24 2004-09-14 Nec Electronics Corporation Semiconductor device and manufacturing method of the same
US7038322B2 (en) 2000-10-05 2006-05-02 Hitachi, Ltd. Multi-chip module
US7388295B2 (en) 2001-11-19 2008-06-17 Renesas Technology Corp. Multi-chip module
JP2009260359A (ja) * 2008-04-17 2009-11-05 Samsung Electronics Co Ltd 放熱部材を具備したcof型半導体パッケージ
CN107124835A (zh) * 2017-05-25 2017-09-01 杭州晶志康电子科技有限公司 回流焊贴片工艺
CN107124835B (zh) * 2017-05-25 2019-08-30 杭州晶志康电子科技有限公司 回流焊贴片工艺

Also Published As

Publication number Publication date
US6023096A (en) 2000-02-08

Similar Documents

Publication Publication Date Title
JPH10242333A (ja) 半導体装置及び半導体装置の製造方法
JP4362366B2 (ja) 半導体回路素子のエアキャビティパッケージの形成方法
KR0171438B1 (ko) 반도체 장치를 회로 기판상에 장착하는 방법 및 반도체 장치가 장착된 회로 기판
US20060272150A1 (en) Module and method for fabricating the same
KR20000029261A (ko) 반도체장치, 반도체 웨이퍼, 반도체 모듈 및 반도체장치의제조방법
TW200830490A (en) High thermal performance packaging for circuit dies
JP2011060927A (ja) 半導体装置
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
JP2004342988A (ja) 半導体パッケージの製造方法、及び半導体装置の製造方法
JP2001230341A (ja) 半導体装置
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JP4939916B2 (ja) 多層プリント配線板およびその製造方法
JPH09505444A (ja) 接着シートを用いたマルチチップ電子パッケージモジュール
JP4220641B2 (ja) 樹脂モールド用回路基板と電子パッケージ
JPH10289969A (ja) 半導体装置およびそれに用いる封止用樹脂シート
JP2001223227A (ja) 半導体封止用樹脂組成物および半導体装置
JP3205686B2 (ja) 実装用半導体装置とその実装方法
JP5509461B2 (ja) パワー半導体装置およびその製造方法
US6975512B1 (en) Thermally enhanced heat sink BGA package
JP4381630B2 (ja) 自動車制御用樹脂封止型モジュール装置
JP2003078250A (ja) 部品内蔵モジュールおよびその製造方法
WO2000007234A1 (en) Semiconductor device and method for manufacturing the same
JP2001068604A (ja) 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器
KR101526568B1 (ko) 세라믹 기판과 금속막의 접합방법, 발광 다이오드 패키지및 그 제조방법
JP3155811B2 (ja) 樹脂封止型半導体装置の製造方法