JPH09505444A - 接着シートを用いたマルチチップ電子パッケージモジュール - Google Patents

接着シートを用いたマルチチップ電子パッケージモジュール

Info

Publication number
JPH09505444A
JPH09505444A JP7514448A JP51444895A JPH09505444A JP H09505444 A JPH09505444 A JP H09505444A JP 7514448 A JP7514448 A JP 7514448A JP 51444895 A JP51444895 A JP 51444895A JP H09505444 A JPH09505444 A JP H09505444A
Authority
JP
Japan
Prior art keywords
module
substrate
semiconductor device
perforated
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7514448A
Other languages
English (en)
Inventor
アール. ホフマン,ポール
リアング,デクシン
Original Assignee
オリン コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリン コーポレイション filed Critical オリン コーポレイション
Publication of JPH09505444A publication Critical patent/JPH09505444A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49531Additional leads the additional leads being a wiring board
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01058Cerium [Ce]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

(57)【要約】 電子パッケージ内に複数の半導体装置を支持するためのモジュール10が設けられている。モジュール10は支持基板20と、ポリマ接着材44により互いに積層化された穿孔基板42を有する。複数個の半導体装置は穿孔基板42内に形成された孔38内に配設され、同一のポリマ接着材44によって支持基板20に接合されている。

Description

【発明の詳細な説明】 接着シートを用いたマルチチップ電子 パッケージモジュール 本発明は電子パッケージモジュールに関するものである。より具体的には、穿 孔された基板が支持基板に接着材接合されている。前記孔内に配設された1つま たはそれ以上の半導体装置が同一の接着材を用いて前記支持基板に接合される。 接着材でシールされた金属パッケージは半導体装置を封止するためにしばしば 用いられる。モーリカー他の米国特許第4939316号に記載されたパッケー ジは陽極酸化処理されたアルミニウム基体とカバー部品で中央キャビティ(空所 )を画成している。半導体装置がこの基体またはリードフレームパドルに接合さ れる。基体とカバーの間にリードフレームが配設され、典型的には熱硬化性エポ キシ樹脂である接着材がリードフレームの中央部分を前記基体と、半導体を封止 するカバーとの両者に接合する。細い接続ワイヤが、半導体装置をリードフレー ムの内側部分へと電気的に接続する一方、リードフレームの外側部分は印刷回路 基盤のような外部装置に電気的に接続される。 半導体装置の寸法が小さくなり、作動速度の高い装置への需要が増大するにつ れて、複数の半導体装置を同一モジュールに収容することが望ましくなっている 。1つのそのようなモジュールがサヤマ氏の米国特許第5124783号に開示 されており、該特許は中央に配置された支持基板に接着接合された絶縁基板を開 示している。絶縁基板内に形成された孔は半導体装置をして銀充填エポキシ樹脂 のような導電性接着材をもって支持基板に直接接合せしめることを許容している 。このパッケージにおいては、ダイ・アタッチ(die attach)用導電性接着材プ リフォーム(予備成形体)を各半導体装置に被着する必要があり、各プリフォー ムは正確に整合され、接着材の体積も正確にコントロールする必要がある。もし も小さ過ぎる体積の接着材が用いられた時には、半導体装置は支持基板から離脱 する可能性がある。もしも過剰な接着材が存在する場合には、接着材は半導体装 置の電気的に活性な表面上に広がり、ワイヤ接合と干渉する可能性がある。前記 熱 硬化性エポキシダイ・アタッチ・プリフォームは、硬化後これを除去して欠陥半 導体装置を交換するべく正確な再位置決めを行うことは困難である。モジュール の半導体数が増大するにつれて、欠陥装置に関連して発生するコストは極めて大 きくなる。 複数の半導体装置を収納するための別のタイプのパッケージがコンテ氏の米国 特許第5121293号に開示されている。ここでは非導電性の基板が金属製の ヒートシンク上に圧着されている。前記非導電性の基板は半導体装置並びにこれ ら装置をテープ自動ボンディング電気接続するための回路軌道用孔を含んでいる 。半導体装置は前記孔内に配置され、該孔は半導体装置を金属製のヒートシンク に近接して支持するべく熱硬化性樹脂によって部分的に充填される。熱硬化性樹 脂の使用は欠陥半導体装置の交換を容易ならしめるが、各孔は個別に充填される ので、接着材の配置を正確に行い、接着材のコントロールを正確に行なう必要が ある。 したがって、複数の半導体装置を収納することができる電子パッケージモジュ ールであって、再加工が可能であるとともに、接着材の配置または体積を正確に コントロールする必要がないパッケージモジュールに対するニーズが存在する。 したがって、本発明の1つの目的は複数の半導体装置を収納することのできる 電子パッケージ用モジュールを提供することである。本発明の特徴とするところ は、モジュールが再加工可能であり、ポリマ接着材の配置または体積を正確にコ ントロールする必要がないという点である。本発明の別の特徴とするところは、 穿孔された基板が接着材シートにより支持基板に積層化されているという点であ る。本発明の更に別の特徴とする所は、複数の半導体装置が同一の接着材シート を利用して支持基板に接合されているという点である。本発明の更に別の特徴と して、組立てられたモジュールはリードフレームに電気的に連結して、電子パッ ケージ内に封止してやることが可能である。 本発明の1つの利点とする所は、単一シートの接着材が穿孔された基板を支持 基板へと積層化すると同時に、半導体装置をも接合するので、接着材の正確な位 置決めが必要とされないという事である。別の利点は接着材シートの厚味がペー ストを使う場合よりも正確にコントロールされているという事である。すなわち 、 コントロールされた体積の接着材が所望の位置において容易に得られる。本発明 の追加の利点は、もしも半導体装置が熱硬化性樹脂によって接合される場合、同 装置は欠陥のある部品を取換えるべく容易に除去可能であるという点である。熱 硬化性樹脂が用いられる時には、前記装置は接着材をガラス遷移点を超える温度 に加熱してやることにより除去し、取換えてやることが可能である。更なる利点 は、接着材が実質的に全支持基板へと付加されるので、配分位置をコントロール するための高価な設備に対する必要性や異なる寸法のダイ・アタッチ材料に対す る複数の配分装置に対する必要性もないという点である。 本発明によれば、電子パッケージのためのモジュールが提供されている。この モジュールは1つの支持基板と、この支持基板付近における穿孔基板とを備えて いる。前記穿孔基板は少なくとも1つの貫通孔を含んでいる。支持基板と穿孔基 板の両者間にはポリマ接着材が配設され、これらを接合せしめている。少なくと も1つの半導体装置が少なくとも1つの穿孔内に配設され、ポリマ接着材によっ て支持基板へと接合されている。 前述の目的、特徴および利点は以下の詳細説明および付図からより明らかにな るであろう。 第1図は従来技術によって支持基板に接着接合された電子パッケージ用マルチ チップモジュールを上平面図で示している。 第2図は第1図の従来技術マルチチップモジュールの第1の実施例の横断面図 。 第3図は第1図の従来技術マルチチップモジュールの第2の実施例の横断面図 。 第4図は本発明のモジュールの半導体装置接合に先立つ状態の上平面図。 第5図は半導体装置の第4図電子モジュール上への配置を示す横断面図。 第6図は別個のベースおよびカバー部品を有する電子パッケージ内に本発明の モジュールを封止した状況を示す横断面図。 第7図はモールド成形したプラスチック半導体パッケージ内に設けた本発明の モジュールをあらわす横断面図。 第1図は従来技術により知られたマルチチップモジュール12を内蔵したリー ドフレーム組立体10の上平面図を示している。 リードフレーム組立体はリード内側端部16において終結している複数のリー ド14を含んでいる。リード内側端部16は1つ以上の側から中央領域18に接 近している。典型的には、リード内側端部16は2つの側(デュアルインライン パッケージ)または4つの側(クォドパッケージ)から中央領域18に接近して いる。中央領域内には支持基板20が配設されており、該基板20はタイバース トラット(支柱)22によって支持されたダイ・アタッチパドルとすることがで きる。 前記マルチチップモジュール12はポリイミドフィルムまたはセラミックのよ うな電気的に絶縁性の材料から形成されている。前記電気的に絶縁性の材料は典 型的にはエポキシシートである熱硬化性ポリマによって支持基板20に接合され ている。 半導体装置26を収納するために、前記絶縁性材料の表面にはチップ取付けサ イト(位置)が形成されている。電気回路軌道28は半導体装置26を電気的に 連結している。介挿回路30を設けて、半導体装置26をリードフレームのリー ド内側端部16に電気的に連結するボンドワイヤ32の長さを短かくすることが 可能である。 第2図は従来技術のマルチチップモジュールの第1の例の横断面図を例示して いる。複数の半導体装置26が支持基板20上に支持されている。支持基板20 には絶縁性材料34が熱硬化性ポリマ接着材24を介して接着的に接合されてい る。半導体装置26を取付けるために絶縁性材料の反対側には導電性ボンドパッ ド36が形成されている。典型的には、導電性ボンドパッド36と半導体装置2 6の間の接合は銀充填エポキシのような導電性熱硬化性接着材によって行なわれ る。接合手段装置は近接するボンドパッド間の電気的短絡を防止するために導電 性ボンドパッド上に正確に位置決めされる必要がある。さらに、半導体装置が絶 縁性材料34に付着するのを保証するために十分な体積の接合手段が供給されね ばならない。 従来技術に係るマルチチップモジュールの第2の例が横断面図により第3図に おいて例示されている。誘電性の非伝導体材料34′は複数の孔38を含んでい る。孔38と整合した孔を含んだ熱硬化性ポリマ接着材24′が前記絶縁材料3 4′を支持基板20に接合せしめている。かくして、複数の半導体装置26がダ イ・アタッチ40によって支持基板20に接合される。ダイ・アタッチ40は任 意の適当に電気的および(または)熱的に伝導性の材料とすることができる。典 型的には、充填されたエポキシ樹脂が用いられる。エポキシ樹脂は電気的および 熱的伝導性の両者が必要とされる時には銀薄片のような金属性材料で充填される し、あるいは熱的伝導性と電気抵抗が要求される場合には炭化けい素のようなセ ラミック粒子で充填される。 前記ダイ・アタッチ材料40は典型的には液体として孔38に提供される。ダ イ・アタッチ材料40の位置決めおよびその体積は正確にコントロールし、半導 体装置26が支持基板20に接合され、ダイ・アタッチ材料が半導体装置26の 頂部面を覆わないようにする必要がある。半導体装置26の頂部面の付近にダイ ・アタッチ材料があると、これはワイヤ接合に干渉する可能性を生ずる。 本出願人の発明はダイ・アタッチ材料の配置および体積の両者を正確にコント ロールする必要性を排除している。第4図において上平面図で例示するように、 リードフレーム組立体10が提供されている。リードフレーム組立体10はリー ド内側端部16において終結している。複数のリード14を含んでいる。リード 内側端部16は1つ以上の側から中央領域18に接近している。中央領域18内 には支持基板20が配設されている。好ましくは、支持基板20はタイバースト ラット22によって支持されたダイ・アタッチパドル(die attach paddle)で ある。別法として、支持基板20は半導体パッケージのベースの隆起部分とする こともできる。穿孔された基板42がポリマ接着材44によって支持基板20に 接合されている。 穿孔された基板42は(図示せぬ)半導体装置を収納するための複数の孔38 を含んでいる。好ましくは、ポリマ接着材44は穿孔された基板42の実質的に 全表面下を延び、孔38中のみ露出しているような一体のシートである。ポリマ 接着材は適当な熱硬化性または熱可塑性のポリマ樹脂とすることができる。 好ましい熱硬化性接着材は約80℃〜約300℃の硬化温度を有するエポキシ 樹脂である。硬化圧力は約7mPa〜約35mPa(1〜5psi)であり、硬化時間は 約10秒〜約8時間である。熱硬化性接着材は充填を行って特性を変化させるこ とができる。例えば、銀の薄片は電気的および熱的導伝性を増大させることがで きる。 Al23の粒子は熱的伝導性を増大させるであろう。 好ましい熱可塑性接着材は約250℃〜約375℃の硬化温度を有するポリエ ーテルケトン樹脂である。熱可塑性樹脂の最低硬化温度を高くするのは半導体装 置が作動中またはワイヤ接合中または他の組立作業中に熱を発生した時に接着材 が軟化するのを防止するためである。典型的な硬化時間は約7mPa〜約70mPaの 硬化圧力において約10秒〜約2分である。熱可塑性接着材は充填することによ り特性を変化させることができる。銀の薄片は電気的および熱的伝導性を増大さ せるであろう。Al23、AlNおよびダイヤモンド粒子は熱的伝導性を増大さ せるであろう。 好ましくは、前記熱可塑性材料は約200℃〜約400℃の範囲、好ましくは 約250℃〜約375℃の範囲の軟化温度を有している。最低温度が半導体装置 の作動温度および最大組立温度によって決められ、装置が作動中ゆるんだり、変 位位置に動いたりしないようにされる。最大温度は悪影響なしに半導体装置を短 時間加熱してもよい温度によって決定される。 ポリマ接着材44の厚さは約0.025mm〜約0.25mm、好ましくは約0. 075mm〜約0.13mmである。ポリマ接着材44は支持基板20または穿孔基 板42を予熱し、ポリマ樹脂44のフィルムをこの予熱された基板上に配置して やることのような適当な手段により添加してやることができる。別法として、も しもポリマ樹脂44が液体またはペーストである場合には、ポリマはいづれの基 板かにスクリーン印刷されるかまたはスプレイ添加される。スクリーン印刷、ス プレイ法または類似の手法が用いられる時には、積層化に先立って溶媒は気化さ せ除去しておかねばならない。 2つの基板は次に所望の圧力(典型的には約7mPa〜約70mPa(1〜10psi) )、適当な硬化温度(典型的には約250℃〜約375℃)において適当な時間 (典型的には約10秒〜約10分)硬化を行なうことにより積層化される。積層 化が行なわれると、第4図に示すように、ポリマ接着材44は穿孔基板42を支 持基板20に接合され、孔38を通して見える。 穿孔基板42はセラミック、ポリマまたは金属のような任意の適当な材料とす ることができる。適当なセラミックスには酸化アルミニウム、窒化アルミニウム 、 炭化ケイ素および窒化ケイ素が含まれる。高分子基板は硬質であってもよいし、 可撓的であってもよく、ポリイミドおよびエポキシを含むことができる。好まし い金属基板は銅、アルミニウム、その合金並びに鋼および鉄−ニッケル合金のよ うな低膨脹材料である。穿孔基板42は電気的に非伝導性である。もしもセラミ ックまたはポリマが用いられる場合には電気絶縁性は固有のものである。もしも 金属が用いられる場合には穿孔基板は有機または無機誘電体層によって被覆され る。典型的な誘電体層にはエポキシ樹脂のコーティング、またはもしも穿孔基板 がアルミニウムまたはアルミニウム合金である場合には陽極酸化層となる。 回路軌道28および(または)介挿回路30が次に穿孔基板42の電気的に非 伝導性の面上に形成される。電気的に伝導性の特徴は当業界周知の任意の手段装 置によって得ることができる。1つの方法はパラジウムニッケル金属化ペースト (metallization paste)をスクリーン印刷する方法である。ペーストは焼成さ れ、銅がこの焼成された金属化層の上に所望の厚さだけ電解法により被着される 。穿孔された基板は典型的に単一層またはマルチ層回路と称される、誘電体層に よって隔離された1つ以上の回路層を有することかできる。 第5図は第4図の実施例に孔38内に配設された半導体装置26を追加したも のを横断面図にて示している。半導体装置26はポリマ接着材44に接合されて いる。典型的には、熱可塑性ポリマ接着材が支持基板20を加熱することによっ て軟化温度にまで予熱される。熱硬化性ポリマ接着材はガラス遷移温度を超えて 加熱される。ポリマ接着材44は多数回軟化点まで再加熱することが可能であり 、こうすることにより半導体装置26の接合と欠陥装置の除去とを順番に実施す ることが可能となる。典型的には、ポリマ接着材44を軟化させ、半導体装置2 6を受入れるために約250℃〜約375℃の温度へと加熱される。かくして半 導体装置26を介挿回路30に電気的に連結するか、または直接リードフレーム (図示せず)のリード内側端部16に電気的に連結してやることによりマルチチ ップモジュール組立体が完成する。電気的連結、接続はボンドワイヤ32を使用 するかまたはテープ自動化ボンディング(TAB)において用いられているよう な銅箔の薄肉ストリップを使用することにより実施される。 別法として、組立プロセスを修整して、半導体装置26の接合を穿孔基板42 の支持基板20へと積層化と同時に実施することもできる。 次にマルチチップモジュール組立体は第6図および第7図において横断面で示 すように電子パッケージ内に収納される。第6図において、マルチチップモジュ ール組立体46はポリマ接着材49によって電子パッケージベース48に接合さ れる。ポリマ接着材49は例えばエポキシのような適当な熱可塑性または熱硬化 性ポリマ樹脂とすることができる。カバー50はベース48と組合わさってマル チチップモジュール46を収納するためのキャビティ(空洞)52を画成する。 ベース48およびカバー50は典型的には熱可塑性または熱硬化性樹脂、好まし くはエポキシであるポリマ接着材54によって互いに締結される。リードフレー ムのリード14はリード内側端部16がキャビティ52内にある状態でベース4 8とカバー50の間に配設される。ベースをカバーに接合することにより電子パ ッケージ56の組立が完了する。 前記ベース48およびカバー50は、セラミック、ポリマ、金属、合金または 金属化合物のような任意の材料で形成することができる。ベース48のための好 ましい材料はアルミニウム合金である。アルミニウム合金は軽量であり、マルチ チップモジュール46から熱を効率的に伝導せしめる。前記アルミニウム合金は 電気絶縁性および耐腐蝕性を付与するために陽極酸化被膜層で覆われる。カバー 50は加熱または冷却中における曲がりを防止するためにベース48の熱膨脹係 数に近い該係数を有する任意の材料とすることができる。典型的には、カバー5 0はベースと同一の材料から形成される。 第7図に例示された実施例においては、電子パッケージ58はポリマ樹脂60 をマルチチップモジュール46およびリード内側端部16のまわりにモールド成 形することにより完成される。エポキシまたはポリエーテルサルフォンのような 任意の慣用的モールド成形用樹脂を用いることができる。 本発明は特にリード式マルチチップ電子パッケージに関連して説明されたが、 同発明はまた単一チップリードパッケージのみならず表面実装およびピングリッ ド列のような他のタイプのパッケージにも等しく適用可能である。 本発明によれば、前述の目的、手段および利点を完全に満足する電気的コネク タシステムが提供されていることは明白である。本発明はその実施例と関連して 説明されてきたが、前述の記載を参考にすれば当業者が多くの代替例、修正例お よび変形例を案出可能なることは明白であろう。かくして、そのような全ての代 替例、修正例および変形例は付記された請求の範囲の精神および広い範囲内に含 まれるものと理解されたい。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FR,GB,GR,IE,IT,LU,M C,NL,PT,SE),OA(BF,BJ,CF,CG ,CI,CM,GA,GN,ML,MR,NE,SN, TD,TG),AM,AU,BB,BG,BR,BY, CA,CN,CZ,EE,FI,GE,HU,JP,K E,KG,KP,KR,KZ,LK,LR,LT,LV ,MD,MG,MN,MW,NO,NZ,PL,RO, RU,SD,SI,SK,TJ,TT,UA,UZ,V N

Claims (1)

  1. 【特許請求の範囲】 1.電子パッケージ(56,58)のためのモジュール(10)において、 支持基板(20)と、 前記支持基板(20)近傍の穿孔基板(42)にして、該基板は少なくとも1 つの孔(38)を有している穿孔基板(42)と、 前記支持基板(20)および穿孔基板(42)の両者の間に配設され、両者に 接合されたポリマ接着材(44)と、 少なくとも1つの半導体装置(26)にして、前記少なくとも1つの孔(38 )内に配設され、前記ポリマ接着材(44)によって前記支持基板(20)に接 合された半導体装置(26)とが含まれていることを特徴とするモジュール(1 0)。 2.請求の範囲第1項に記載のモジュール(10)において、前記ポリマ接着 材(44)が穿孔基板(42)の実質的に全表面にわたって広がっている一体層 であることを特徴とするモジュール(10)。 3.請求の範囲第2項に記載のモジュール(10)において、前記ポリマ接着 材(44)には銀、酸化アルミニウム、窒化アルミニウム、炭化ケイ素およびダ イヤモンドからなるグループより選択された1つの材料によって充填されている ことを特徴とするモジュール(10)。 4.請求の範囲第3項に記載のモジュール(10)において、前記ポリマ接着 材(44)が熱硬化性ポリマ樹脂であることを特徴とするモジュール(10)。 5.請求の範囲第3項に記載のモジュール(10)において、前記ポリマ接着 材(44)が熱可塑性ポリマ樹脂であることを特徴とするモジュール(10)。 6.請求の範囲第5項に記載のモジュール(10)において、前記支持基板( 20)がリードフレームのダイパドルであることを特徴とするモジュール(10 )。 7.請求の範囲第5項に記載のモジュール(10)において、前記支持基板( 20)が電子パッケージ(56)のベースの延長部であることを特徴とするモジ ュール(10)。 8.請求の範囲第1項、第4項、第6項、第7項のうちいずれか1項に記載さ れたモジュール(10)において、ベース部品(48)およびカバー部品(50 )は個々にアルミニウム、アルミニウム合金、アルミニウム複合材およびアルミ ニウム化合物からなるグループから選択されたものであり、前記穿孔支持基板を 封止していることを特徴とするモジュール(10)。 9.請求の範囲第8項に記載のモジュール(10)において、前記ベース部品 (48)および前記カバー部品(50)は陽極酸化被膜層で覆われたアルミニウ ム合金であることを特徴とするモジュール(10)。 10.請求の範囲第1項、第4項および第6項のうちのいづれか1項に記載され たモジュール(10)において、モールド樹脂(60)が前記穿孔基板(42) を封止していることを特徴とするモジュール(10)。 11.電子モジュール(10)の組立方法において、 少なくとも1つの孔(38)を有する穿孔基板(42)を第1のポリマ接着材 (44)により支持基板(20)に接合せしめる段階と、 少なくとも1つの半導体装置(26)を前記少なくとも1つの孔(38)内に 配設する段階と、 前記半導体装置(26)を前記第1のポリマ接着材(44)により前記支持基 板(20)に接合せしめる段階とが含まれていることを特徴とする電子モジュー ル(10)の組立方法。 12.請求の範囲第11項に記載の方法において、前記穿孔基板(42)および 前記半導体装置(26)の両者が同一熱サイクル内で前記支持基板(20)に接 合されることを特徴とする電子モジュール(10)の組立方法。 13.請求の範囲第11項に記載の方法において、前記穿孔基板(42)および 前記半導体装置(26)が別個の熱サイクルにおいて前記支持基板(20)に接 合されることを特徴とする電子モジュール(10)の組立方法。
JP7514448A 1993-11-16 1994-10-19 接着シートを用いたマルチチップ電子パッケージモジュール Pending JPH09505444A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/153,240 US5360942A (en) 1993-11-16 1993-11-16 Multi-chip electronic package module utilizing an adhesive sheet
US153,240 1993-11-16
PCT/US1994/011896 WO1995014309A1 (en) 1993-11-16 1994-10-19 Multi-chip electronic package module utilizing an adhesive sheet

Publications (1)

Publication Number Publication Date
JPH09505444A true JPH09505444A (ja) 1997-05-27

Family

ID=22546355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7514448A Pending JPH09505444A (ja) 1993-11-16 1994-10-19 接着シートを用いたマルチチップ電子パッケージモジュール

Country Status (8)

Country Link
US (1) US5360942A (ja)
EP (1) EP0729644A4 (ja)
JP (1) JPH09505444A (ja)
KR (1) KR960706192A (ja)
AU (1) AU1083095A (ja)
PH (1) PH30714A (ja)
TW (1) TW296472B (ja)
WO (1) WO1995014309A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0645805B1 (en) * 1993-09-29 2000-11-29 Matsushita Electric Industrial Co., Ltd. Method for mounting a semiconductor device on a circuit board, and a circuit board with a semiconductor device mounted thereon
DE4443567A1 (de) * 1994-12-07 1996-06-13 Basf Ag Azamethinfarbstoffe auf Basis von Formylaminopyridonen
KR100450004B1 (ko) 1994-12-26 2004-09-24 히다치 가세고교 가부시끼가이샤 필름 형상의 유기 다이본딩재의 라미네이트 방법,다이본딩 방법, 라미네이트 장치, 다이본딩 장치, 반도체장치 및 반도체 장치의 제조 방법
US7012320B2 (en) * 1995-07-06 2006-03-14 Hitachi Chemical Company, Ltd. Semiconductor device and process for fabrication thereof
TW310481B (ja) * 1995-07-06 1997-07-11 Hitachi Chemical Co Ltd
US6861290B1 (en) 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US6099678A (en) * 1995-12-26 2000-08-08 Hitachi Chemical Company Ltd. Laminating method of film-shaped organic die-bonding material, die-bonding method, laminating machine and die-bonding apparatus, semiconductor device, and fabrication process of semiconductor device
US6339875B1 (en) 1996-04-08 2002-01-22 Heat Technology, Inc. Method for removing heat from an integrated circuit
SE509570C2 (sv) * 1996-10-21 1999-02-08 Ericsson Telefon Ab L M Temperaturkompenserande organ och förfarande vid montering av elektronik på ett mönsterkort
US5912282A (en) * 1996-12-16 1999-06-15 Shell Oil Company Die attach adhesive compositions
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6048755A (en) * 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area
US7003970B2 (en) * 2001-07-09 2006-02-28 Daikin Industries, Ltd. Power module and air conditioner
US6900525B2 (en) * 2003-05-21 2005-05-31 Kyocera America, Inc. Semiconductor package having filler metal of gold/silver/copper alloy
JP2005080370A (ja) * 2003-08-29 2005-03-24 Auto Network Gijutsu Kenkyusho:Kk 回路構成体及び防水処理された回路構成体の製造方法
US20060051912A1 (en) * 2004-09-09 2006-03-09 Ati Technologies Inc. Method and apparatus for a stacked die configuration
US7911053B2 (en) * 2007-04-19 2011-03-22 Marvell World Trade Ltd. Semiconductor packaging with internal wiring bus
US20090188105A1 (en) * 2008-01-28 2009-07-30 Ming-Chin Chien Slim battery packaging method

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3784440A (en) * 1969-12-31 1974-01-08 Macdermid Inc Aluminum-clad plastic substrate laminates
US3793064A (en) * 1971-11-15 1974-02-19 Du Pont Product and process for cavity metallization of semiconductor packages
US4042952A (en) * 1976-06-09 1977-08-16 Motorola, Inc. R. F. power transistor device with controlled common lead inductance
JPS5679457A (en) * 1979-12-03 1981-06-30 Matsushita Electric Ind Co Ltd Power type hybrid integrated circuit
DE3035749A1 (de) * 1980-09-22 1982-05-06 Siemens AG, 1000 Berlin und 8000 München Waermeableitende leiterplatten
JPS58446U (ja) * 1981-06-25 1983-01-05 富士通株式会社 混成集積回路装置
US4461924A (en) * 1982-01-21 1984-07-24 Olin Corporation Semiconductor casing
US4561006A (en) * 1982-07-06 1985-12-24 Sperry Corporation Integrated circuit package with integral heating circuit
US4480262A (en) * 1982-07-15 1984-10-30 Olin Corporation Semiconductor casing
US4633573A (en) * 1982-10-12 1987-01-06 Aegis, Inc. Microcircuit package and sealing method
GB8304890D0 (en) * 1983-02-22 1983-03-23 Smiths Industries Plc Chip-carrier substrates
US4630172A (en) * 1983-03-09 1986-12-16 Printed Circuits International Semiconductor chip carrier package with a heat sink
US4767674A (en) * 1984-01-27 1988-08-30 Dainichi-Nippon Cables, Ltd. Metal cored board and method for manufacturing same
JPH0810710B2 (ja) * 1984-02-24 1996-01-31 株式会社東芝 良熱伝導性基板の製造方法
US4607276A (en) * 1984-03-08 1986-08-19 Olin Corporation Tape packages
US4622433A (en) * 1984-03-30 1986-11-11 Diacon, Inc. Ceramic package system using low temperature sealing glasses
US4542439A (en) * 1984-06-27 1985-09-17 At&T Technologies, Inc. Surface mount component
US4873566A (en) * 1985-10-28 1989-10-10 American Telephone And Telegraph Company Multilayer ceramic laser package
US4754317A (en) * 1986-04-28 1988-06-28 Monolithic Memories, Inc. Integrated circuit die-to-lead frame interconnection assembly and method
US4761518A (en) * 1987-01-20 1988-08-02 Olin Corporation Ceramic-glass-metal packaging for electronic components incorporating unique leadframe designs
US4827376A (en) * 1987-10-05 1989-05-02 Olin Corporation Heat dissipating interconnect tape for use in tape automated bonding
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
US4924590A (en) * 1988-01-08 1990-05-15 Siemens Aktiengesellschaft Method for making metal core printed circuit board
US4967260A (en) * 1988-05-04 1990-10-30 International Electronic Research Corp. Hermetic microminiature packages
US4939316A (en) * 1988-10-05 1990-07-03 Olin Corporation Aluminum alloy semiconductor packages
US4943468A (en) * 1988-10-31 1990-07-24 Texas Instruments Incorporated Ceramic based substrate for electronic circuit system modules
JPH02201948A (ja) * 1989-01-30 1990-08-10 Toshiba Corp 半導体装置パッケージ
US5068708A (en) * 1989-10-02 1991-11-26 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
US5077595A (en) * 1990-01-25 1991-12-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
FR2672427A1 (fr) * 1991-02-04 1992-08-07 Schiltz Andre Procede et dispositif d'insertion de puces dans des logements d'un substrat par film intermediaire.
US5121293A (en) * 1991-08-08 1992-06-09 Sun Microsystems, Inc. Method and apparatus for interconnecting devices using tab in board technology
JP2808952B2 (ja) * 1991-11-27 1998-10-08 日立電線株式会社 半導体素子搭載用基板
TW238419B (ja) * 1992-08-21 1995-01-11 Olin Corp

Also Published As

Publication number Publication date
EP0729644A4 (en) 1998-10-07
AU1083095A (en) 1995-06-06
TW296472B (ja) 1997-01-21
US5360942A (en) 1994-11-01
EP0729644A1 (en) 1996-09-04
WO1995014309A1 (en) 1995-05-26
PH30714A (en) 1997-09-23
KR960706192A (ko) 1996-11-08

Similar Documents

Publication Publication Date Title
JP3962449B2 (ja) 基板を結合する方法および構造
US5840417A (en) Multilayer electrical devices comprising area bonding conductive adhesive preforms
US6544428B1 (en) Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer
JPH09505444A (ja) 接着シートを用いたマルチチップ電子パッケージモジュール
CN100397963C (zh) 电子电路装置及其制造方法
US6118183A (en) Semiconductor device, manufacturing method thereof, and insulating substrate for same
JPH1050886A (ja) グリッドアレイ半導体パッケージへの導電ポリマボールの接着
US9082706B2 (en) Semiconductor device with a semiconductor chip and electrical connecting elements to a conductor structure
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
EP1448745B1 (en) Anisotropically electroconductive adhesive film, method for the production thereof, and semiconductor devices
JP2003007921A (ja) 回路装置およびその製造方法
JP2003007918A (ja) 回路装置の製造方法
KR100644977B1 (ko) 회로 장치의 제조 방법
JP2003007916A (ja) 回路装置の製造方法
JP2003007917A (ja) 回路装置の製造方法
JP3632882B2 (ja) 半導体装置及びその製造方法
JP2001068604A (ja) 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器
JPH0951018A (ja) 半導体装置およびその製造方法
JPH0974149A (ja) 小型パッケージ及びその製造方法
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP3457547B2 (ja) 半導体装置およびその製造方法ならびにフィルムキャリア
JP2000174066A (ja) 半導体装置の実装方法
JP2570123B2 (ja) 半導体装置及びその製造方法
JPH08255868A (ja) 半導体装置およびその製造方法
JPH09307019A (ja) 半導体パッケージの製造方法及び半導体パッケージ