SE509570C2 - Temperaturkompenserande organ och förfarande vid montering av elektronik på ett mönsterkort - Google Patents

Temperaturkompenserande organ och förfarande vid montering av elektronik på ett mönsterkort

Info

Publication number
SE509570C2
SE509570C2 SE9603863A SE9603863A SE509570C2 SE 509570 C2 SE509570 C2 SE 509570C2 SE 9603863 A SE9603863 A SE 9603863A SE 9603863 A SE9603863 A SE 9603863A SE 509570 C2 SE509570 C2 SE 509570C2
Authority
SE
Sweden
Prior art keywords
layer
module
temperature compensating
coefficient
upper side
Prior art date
Application number
SE9603863A
Other languages
English (en)
Other versions
SE9603863L (sv
SE9603863D0 (sv
Inventor
Leif Bergstedt
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE9603863A priority Critical patent/SE509570C2/sv
Publication of SE9603863D0 publication Critical patent/SE9603863D0/sv
Priority to AU47314/97A priority patent/AU4731497A/en
Priority to PCT/SE1997/001700 priority patent/WO1998018302A1/en
Priority to JP51927698A priority patent/JP2001508235A/ja
Priority to EP97909792A priority patent/EP0956746A1/en
Priority to US08/953,916 priority patent/US6108205A/en
Publication of SE9603863L publication Critical patent/SE9603863L/sv
Publication of SE509570C2 publication Critical patent/SE509570C2/sv

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

15 20 25 509 570 för att skydda detaljerna mot korrosion och för att skapa lödbara ytor.
Mönsterkortet används som en bärare för att hålla elektronik- komponenter på plats och mönsterkortet innefattar ovan nämnda ledare som förbinder dessa komponenter elektriskt med varandra på önskat sätt. Exempel på komponenter kan vara chips, förstär- kare, transformatorer, resistorer, kapacitanser, och spolar.
Anslutningsytorna på mönsterkortet används till att ansluta kom- ponenterna till ledarna på mönsterkortet och mönsterkortet inne- fattar anslutningskontakter till vilka utomstående komponenter kan förbindas till mönsterkortet och därmed vidare till önskade komponenter på mönsterkortet.
Mönsterkort kan tillverkas med flera mönsterskikt (multilayer) och kallas då flerlagerkort (multilayerkort). Flerlagerkorten består av metallskikt, även kallade mönsterplan, åtskilda från av exempelvis koppar, vilka metallskikt är varandra av isolerande dielektrika skikt, exempelvis av PTFE (PolyTetra- FluoroEthylene). Metallskikten förbinds elektriskt med varandra via pläterade genomgående urtag, även kallade via-hål, vilka urtag löper mellan de skikt vilka ska förbindas med varandra.
Isoleringsskikten isolerar nætallskikten från varandra för att förhindra att dessa kortsluts vid etsning på metallskikten. En lamineringsfolie mellan metallskikten och isoleringsskikten fäster dessa mot varandra, varvid de ej glider mot varandra.
Lamineringsfolien kan exempelvis bestå av ett PFA-material (PerFluoroA1koxy).
Ett chips är en elektronikkrets som är placerat på avsedd anslutningsyta på mönsterkortet. Chipset innefattar anslutningar 10 15 20 25 3 509 570 vilka ansluter chipset till anslutningsytan. Anslutningarna kan exempelvis bestå av fästytor, även kallade bondytor, eller av upphöjningar på chipset.
Chipset förbinds till ledare på mönsterskiktet med trådar, så kallade bondtràdar, av exempelvis aluminium. Bondtrådarna ansluts mellan chipsets fästytor och mönsterkortets ledare.
I det fall chipset är ett så kallat flip-chips, vilket inne- fattar upphöjningar, så kallade “bumpar", i flip-chipsets fäst- ytor, placeras flip-chipset med upphöjningarna direkt pà mönsterskiktets ledare.
En MCM-modul (Multi-Chips-Modul) innefattar ett antal chips, exempelvis fem till sex stycken chips. En eller flera MCM- moduler kan integreras på ett större mönsterkort, det så kallade moderkortet.
MCM-modulen kan vara inkapslad i en kåpa, vilken kåpa innefattar urtag belägna över chipsens anslutningar.
Chips är generellt sett känsliga för längdutvidgningar i under- laget, vilka längdutvidgningar uppkommer i chipset och under- laget när temperaturen varierar.
Temperaturvariationer uppkommer t ex när ström som cirkulerar i kretsarna pà mönsterkortet åstadkommer uppvärmning av kretsarna.
Detta värmer upp kretsarna och värme överförs även till kretsarnas underlag.
Generellt är längdutvidgningskoefficienten hos chipset och underlaget olika stora, olika mycket då temperaturen varierar, vilket leder till att stora spänningar alstras i chipset som då kan spricka. varvid chipset och underlaget utvidgas 10 15 20 25 30 509 570 4 Ett chips placerat direkt på en bärare, med en längdutvidgnings- koefficient skild från chipsets längdutvidgningskoefficient, i ett mönsterkort spricker särskilt lätt vid. en. kallstart när strömmen slås på genom chipset och värme alstras i chipset.
För att hindra chips från att spricka är det känt att anordna ett material med en lika stor eller något större längdutvidg- ningskoefficient som chipset mellan chipset och bäraren, varvid en temperaturkompenserande yta skapas mellan chipset och bäraren.
Teoretiskt är idealförhållandet att använda ett material med en lika stor längdutvidgningskoefficient som chipset, men det är mest praktiskt att använda ett material med en något större längdutvidgningskoefficient än chipset. Chipset tål nämligen att tryckas ihop men inte att dras ut. Den resulterande längdutvidg- ningskoefficienten i. underlaget kan därför ej vara mindre än chipsets längdutvidgningskoefficient eftersom chipsets underlag då ej utvidgar sig lika mycket som chipset då temperaturen varierar, varvid chipset dras ut.
Chipset monteras mot underlaget vid hög temperatur i samband med att chipset fästes exempelvis genom lödning eller limning mot underlaget, varvid chipset och underlaget vid denna temperatur är spänningslösa i. förhållande till varandra. Vid avsvalning drar underlaget ihop sig mer än chipset då underlaget har en något större längdutvidgningskoefficient än chipset, varvid underlaget påverkar chipset att tryckas ihop så att chipset befinner sig i ett ihoptryckt tillstånd vid normal rums- temperatur. Detta medför att chipset ej kommer att dras ut då temperaturen ökar, och underlaget därmed utvidgar sig mer än chipset, eftersom chipset redan från början befinner sig i det ihoptryckta tillståndet. 10 15 20 25 .Den bildade 5 509 570 Chips av GaAs (Galium Arsenid), så kallade GaAs-chips, är mycket spröda och därmed betydligt mer känsliga för långdutvidgningar i underlaget än vad chips av exempelvis kisel (Si-chips) är. GaAs- chips används framförallt i högfrekventa system där ingående elektronik arbetar vid frekvenser större än 1 GHz.
Enligt känd teknik kan den temperaturkompenserande ytan skapas genom att exempelvis koppar pläteras på båda sidor av antingen en molybdenplatta eller en wolframplatta, där materialen molybden och wolfram har en làg längdutvidgningskoefficient (mellan 4 och 5 ppm/WS), varvid materialen utvidgas mycket lite dä temperaturen varierar.
Cu-Mo-Cu-modulen eller Cu-Wo-Cu-modulen har en resulterande längdutvidgningskoefficient pà exempelvis 6,5 ppm/°C, vilken är närliggande GaAs-chipsets längdutvidgnings- koefficient. Den bildade modulens ena kopparsida löds eller limmas fast på bäraren, och chipset löds eller limmas fast på enhetens andra kopparsida. Cu-Mo-Cu-modulen och Cu-Wo-Cu-modulen utgör fasta separata enheter.
En nackdel med förfarandet ovan är att Cu-Mo-Cu-modulen och Cu- Wo-Cu-modulen utgör fasta separata enheter, vilket försvårar etsning av mönster under chipset.
Det är även känt att montera chips direkt på underlag tillverkad som en modul, även kallad komposit, av aluminium-kisel-karbid, AlSiC-modul, vilken har en resulterande längdutvidgnings- koefficient på ovansidan som är närliggande chipsets längd- utvidgningskoefficient. Dä chipset är ett GaAs-chips används exempelvis av AlSiC med en en komposit längdutvidgnings- koefficient pá exempelvis 6,5 ppm/°C pà ovansidan. 10 15 20 25 509 570 6 Ett annat förfarande enligt känd teknik år att tillverka hela bäraren av en molybdenplatta eller en wolframplatta, vilka är pläterade på båda sidor med koppar, varvid den resulterande längdutvidgningskoefficienten för bäraren är liknande GaAs- chipsets längdutvidgningskoefficient_ Chipset löds eller limmas fast på en av bärarens kopparsidor. En nackdel med detta förfarande är att wolfram och molybden är dyra att använda.
I patentskriften JP 6061358 beskrivs användning av PFA-material som ett dielektrikum för att isolera mellan elektriskt ledande lager i ett mönsterkort.
I patentskriften US A 5172301 beskrivs ett förfarande i anslutning till bl a figur 3, varvid formade nubbar 314b ur en kylkropp 314 är placerade i avsedda urtag 312, urgröpta ur ett mönsterkort 306. En enhet 302 är placerad ovanför urtagen 312 på motsatt sida om kylkroppen 314, varvid nabbarna 3l4b leder bort värmen som bildas i enheten 302 ner i kylkroppen 314.
REDOGÖRELSE FÖR UPPFINNINGEN Ett problem som uppfinningen. angriper är' att åstadkomma ett enkelt och billigt temperaturkompenserande underlag för ett chips på ett mönsterkort, och att åstadkomma ett enkelt och billigt förfarande för tillverkning av det temperatur- kompenserande underlaget.
Ett annat problem är att åstadkomma en kompakt lösning så att chipset på det temperaturkompenserande underlaget upptar liten plats på mönsterkortet.
Ett ändamål med föreliggande uppfinning är således att åstad- komma ett enkelt och billigt temperaturkompenserande underlag i ett mönsterkort för ett chips, och att åstadkomma ett enkelt och 10 15 20 25 7 509 570 billigt förfarande för tillverkning av det temperatur- kompenserande underlaget, varvid systemet innefattande chipset på det temperaturkompenserande underlaget i mönsterkortet år kompakt.
För att åstadkomma detta utnyttjar föreliggande uppfinning ett helt eller delvis infällt temperaturkompenserande organ i bäraren under chipset. Uppfinningen utnyttjar även användning av exempelvis ett PFA-skikt både som isoleringsmaterial och lamineringsmaterial mellan metallskikten i mönsterkortet.
Mer i detalj går kförfarandet till så att det temperatur- kompenserande organet fälls in helt eller delvis i bäraren. Ett skikt av dielektrikum fästes med ett fästande skikt mot det temperaturkompenserande och organet, dielektrikumskiktet plâteras med ett mönsterskikt av en lämplig metall, exempelvis koppar.
Det fästande skiktet kan exempelvis vara ett PFA-skikt. PFA- skiktet kan även direkt utnyttjas som dielektrikumskikt, varvid PFA-materialet utnyttjas både som dielektrikumskikt och fästande skikt.
Ledare etsas franx ur lmönsterskiktet och. chipset ansluts till ledarna så att chipset är placerat över det temperatur- kompenserande organet. Dielektrikumskiktet är enligt upp- finningen tunt i förhållande till de övriga skikten, varvid dielektrikumskiktets längdutvidgningskoefficient ej nämnvärt påverkar den resulterande längdutvidgningskoefficienten hos det temperaturkompenserande organet.
Det temperaturkompenserande organet innefattar en metallbit, av t ex wolfram eller molybden, infälld i bäraren under chipset, 10 15 20 25 509 570 V 8 varvid metallbitens ovansida befinner sig i samma plan som bärarens ovansida. Ett skikt av metall, exempelvis koppar, är fixerat med ett limskikt mot bärarens ovansida och metallbitens ovansida.
Metallskiktets och metallbitens tjocklek år dimensionerade så att den resulterande lângdutvidgningskoefficienten är lika stor som eller något större än chipsets längdutvidgningskoefficient vid en ovansida av metallskiktet, vilken ovansida är placerad rakt under chipset. Denna ovansida är närmast belägen chipset.
Dá den resulterande längdutvidgningskoefficienten vid metall- skiktets ovansida är närliggande chipsets längdutvidgnings- koefficient, utvidgas chipset och organet nästan lika mycket då temperaturen varierar, varvid chipset ej spricker.
Alternativt kan det temperaturkompenserande organet innefatta en modul, exempelvis en enligt ovan beskriven Cu-Wo-Cu-modul, eller en enligt ovan. beskriven Cu-Mo-Cu-modul eller' en enligt ovan beskriven AlSiC-modul. infälld i Modulen är bäraren under chipset, varvid modulens ovansida befinner sig i samma plan som bärarens ovansida.
En fördel med föreliggande uppfinning är att det temperatur- kompenserande organet är helt eller delvis infällt i bäraren, varvid mönsterkortet är kompakt.
En annan fördel med föreliggande uppfinning är att tillverk- ningen av det temperaturkompenserande organet är enkel och billig då endast en liten bit metall fälls in i bäraren.
En annan fördel är att framtagningstiden för uppfinnings- föremàlet är liten då välkända tekniker och materialer används, vilka är lätt tillgängliga pà marknaden. 10 15 20 25 509 570 Ännu en fördel är att PFA-skikt används direkt mellan metall- skikten i mönsterkortet, vilket ger tunna skikt i mönsterkortet samtidigt som en god vidhäftning mellan skikten erhålles.
En annan fördel med uppfinningen är att det är möjligt, vid användning av en infälld modul i bâraren, att etsa i mönster- skiktet placerat under chipset utan att kortslutning sker med underliggande modul. Ännu en fördel är att det temperaturkompenserande organet kan placeras var som helst i båraren i mönsterkortet, där chipset önskas placeras.
Uppfinningen kommer nu att beskrivas närmare med hjälp av föredragna utföringsformer och med hänvisning till bifogade ritningar.
FIGURBESKRIVNING figur 1 visar ett schematiskt snitt av ett chips anslutet till ett mönsterkort som innefattar ett temperaturkompenserande organ enligt uppfinningen, figur 2 visar en schematisk perspektivvy ovanifràn av chipset, figur 3 visar en schematisk vy ovanifrán av chipset och mönster- kortet i figur 1, figur 4 visar en schematisk perspektivvy underifrån av ett flip- chips, figur 5 visar ett schematiskt snitt av flip-chipset på det temperaturkompenserande organet i mönsterkortet enligt upp- finningen, 10 15 20 25 509 570 10 figur 6 visar en schematisk vy ovanifràn av flip-chipset och mönsterkortet i figur 5, figur 7 'visar ett schematiskt snitt av flip-chipset pà ett alternativt temperaturkompenserande organ i mönsterkortet enligt uppfinningen, figur 8 visar flip-chipset och mönsterkortet i figur 7, varvid' ett jordplan är integrerat i mönsterkortet enligt uppfinningen, figur 9 visar en schematisk vy ovanifràn av en bärare inne- fattande ett urtag enligt uppfinningen, figur 10 visar ett snitt A-A genom bäraren i figur 9, figur 11 visar snittet A-A genom bäraren i figur 9, varvid en metallbit är placerat i urtaget enligt uppfinningen, figur 12 visar snittet A-A genom bäraren i figur 9, varvid ett kopparskikt är fäst med ett limskikt mot bäraren och metallbiten enligt uppfinningen, figur 13 visar snittet A-A genom bäraren i figur 9, varvid ett pläterat dielektrikumskikt är placerat mot kopparskiktet enligt uppfinningen, figur 14 visar snittet A-A genom bäraren i figur 9, varvid det pläterat dielektrikumskiktet innefattar ett chipsurtag enligt uppfinningen, figur 15 visar snittet A-A genom bäraren i figur 9, varvid ett chips är placerat i chipsurtaget enligt uppfinningen, figur 16 visar ett schematisk snitt av mönsterkortet inne- fattande det temperaturkompenserande organet enligt upp- finningen, 10 15 20 25 11 509 570 figur 17 visar en schematisk vy ovanifrán av mönsterkortet i figur 16, figur 18 visar ett schematiskt snitt av flip-chipset på det temperaturkompenserande organet i mönsterkortet enligt upp- finningen, figur 19 visar ett schematiskt snitt av ett alternativt temperaturkompenserande organ i mönsterkortet enligt upp- finningen, figur 20 visar ett schematiskt snitt av flip-chipset på det alternativa temperaturkompenserande organet i mönsterkortet enligt uppfinningen, och figur 21 visar mönsterkortet i figur 20, varvid ett jordplan år integrerat i mönsterkortet enligt uppfinningen.
FÖREDRAGNA UTFöRINGsFommR_ I nedanstående utföringsexempel kommer uppfinningen att beskrivas i anslutning till figur 1-3.
Figur 1 visar ett chips 1 pá ett mönsterkort 3. Mönsterkortet 3 innefattar en bärare 5, ett temperaturkompenserande organ 4, ett skikt av dielektrikum 9, och ett mönsterskikt 11.
Chipset 1. har en längd 11, en bredd bl, och en ovansida 13.
Chipset 1 innefattar fyra fåstytor 15, även kallade bondytor, vilka fästytor 15 är placerade på chipsets ovansida 13, såsom framgår av figur 2.
Antalet fästytor 15 är ej begränsat till fyra stycken utan kan vara fler eller färre. Figuren visar ett exempel pà fâstytornas 10 15 20 25 509 570 12 15 placering på chipsets ovansida 13, varvid fästytorna 15 är symmetriskt placerade kring chipsets mittpunkt.
Trådar 17 av exempelvis aluminium, så kallade bondtrådar, fästes i en första ände 19 mot chipsets fästyta 15 genom lödning, och trådarna 17 fästes i en andra ände, motsatt den första änden 19, mot en ledare på ett mönsterkort, varvid chipset 1 förbinds via tråden ZF7 med övriga komponenter på nñnsterkortet. Endast en tråd 17 är markerad i figur 2.
Det understa skiktet i mönsterkortet 3 utgörs av bäraren 5, vilken bärare 5 är tillverkad i ett lämpligt material, exem- pelvis mässing eller glasepoxi FR4. Bäraren 5 har en tjocklek tl, en undersida och en ovansida 21. Bäraren 5 innefattar ett urtag 23 i ovansidan 21, vilket urtag 23 har ett djup t, som är mindre än bärarens tjocklek tl, såsom framgår av figur 1.
Det temperaturkompenserande organet 4 innefattar en nætallbit 25, ett tunt limskikt 27 av PFA, och ett skikt av koppar 29.
Metallbiten 25 är placerad i urtaget 23, varvid en undersida 31 hos metallbiten 25 är fäst med ett tunt vidhäftande material 24, exempelvis av PFA (PerFluoroAlkoxy), mot urtaget 23. En ovansida 33 hos metallbiten 25, motstående metallbitens Åundersida. 31, befinner sig i samma plan som bärarens ovansida 21, se även i figuren.
De olika skikten i mönsterkortet 3 är för tydlighetens skull uppförstorade i denna figur, liksom i de övriga figurerna.
Eftersom metallbiten 25 är helt infälld i bäraren 5, åstadkommer uppfinningen ett kompakt temperaturkompenserande organ 4 i mönsterkortet 3. 10 15 20 25 13 509 570 Metallbiten 25 är exempelvis av wolfram eller molybden och har en tjocklek twfl varvid metallbitens längd år lika stor som längden av urtaget 23, metallbitens bredd är lika stor som bredden av urtaget 23, metallbitens längd är större än eller lika med chipsets längd 1,, och metallbitens bredd är större än eller lika med chipsets bredd bl.
Kopparskiktet 29 har en tjocklek tm och en undersida 35 hos kopparskiktet är fastsatt med limskiktet 27 mot bärarens ovan- sida 21 och metallbitens ovansida 33.
Dielektrikumskiktet 9 är plåterat på en ovansida 39 med mönster- skiktet 11, varvid mönsterskiktet 11 är tillverkat i ett elek- triskt ledande material, exempelvis koppar. Dielektrikumskiktet 9 är placerat med. en undersida 41, motstående dielektrikum- skiktets ovansida 39, mot kopparskiktets ovansida 37, motstàende till kopparskiktets undersida 35, såsom framgår av figuren.
Ett fästande skikt används för att fixera dielektrikumskiktet 9 mot kopparskiktet 29. Exempelvis används ett skikt av PFA som fästande skikt. Dielektrikumskiktet 9 kan även 'vara av PFA- material, varvid PFA-materialet utnyttjas både som dielektrikum- skikt 9 och fästande skikt.
Flera dielektrikaskikt pläterade med mönsterskikt kan vid behov placeras på mönsterskiktet 11 ovan, varvid flera lager erhålls i mönsterkortet 3. I följande exempel beskrivs endast användning av ett mönsterskikt ll för att enklare åskådliggöra upp- finningen.
Ett chipsurtag 43 är anordnat genom dielektrikumskiktet 9, varvid chipsurtagets botten utgörs av enl del av kopparskiktet 29, se även i figuren. Chipsurtaget 43 är' placerat ovanför 10 15 20 25 509 570 14 metallbiten 25, och chipsurtagets 43 längd är större än eller lika stor som chipsets längd 11 och chipsurtagets 43 bredd är större än eller lika stor som chipsets bredd bl.
Mönsterskiktet 11 innefattar frametsade ledare 45, såsom visas i figur 3, vilka ledare 45 ej har kontakt med chipsurtaget 43.
Chipset 1 är placerat i chipsurtaget 43 ovanför metallbiten 25, varvid chipsets undersida är fäst mot kopparskiktet 29 genom 'exempelvis limning eller lödning, se även figur 1.
Pà sä sätt är chipset 1 anordnat tätt intill kopparskiktets ovansida 37, vilket utgör det temperaturkompenserande organets ovansida.
Trådar 17 är fästa med första änden 19 mot chipsets fästytor 15, såsom beskrivits ovan, och tràdarnas andra ändar är fäst mot ledarna 45 pà mönsterskiktet 11, vilket visas i figur 3. Figur 3 visar en vy ovanifràn av chipset 1 placerat i chipsurtaget 43 och anslutet till ledarna 45 med trådarna 17.
Figur 3 visar ett exempel pà ledarnas 17 placering pá mönsterkortet 3, varvid ledarnas 17 är symmetriskt placerade kring chipsets 1 mittpunkt. Antalet ledare 17 är ej begränsade till det antalet som framgår av figuren.
Längdutvidgningskoefficienten vid kopparskiktets ovansida 37 är en resultant av kopparskiktets 29 längdutvidgningskoefficient, limskiktets 27 längdutvidgningskoefficient och metallbitens 25 längdutvidgningskoefficient_ och Kopparskiktets tjocklek tcu metallbitens tjocklek two dimensioneras sä att den resulterande längdutvidgningskoefficienten vid kopparskiktets ovansida 37 är lika stor som eller något större än chipsets 1 längdutvidgnings- koefficient. lO 15 20 25 15 509 570 Ett exempel på kopparskiktets tjocklek tm, och metallbitens tjocklek two, då chipset 1 år ett GaAs-chips och metallbiten 25 är en, wolframbit, följer nedan. förhållande Enligt uppfinningen är lim- skiktet 27 tunt i till kopparskiktet 29 och metallbiten 25, varvid limskiktet 27 inte nämnvärt påverkar den resulterande längdutvidgningskoefficienten hos det temperatur- kompenserande organet 4. Exempelvis är limskiktets tjocklek 12 um.
Det tunna limskiktet 27 påverkar inte nämnvärt längd- utvidgningarna hos det temperaturkompenserande organet 4 utan dessa utvidgningar styrs av de tjockare skikten, vilka i det här exemplet utgörs av kopparskiktet 29 och metallbiten 25.
Om kopparskiktets tjocklek ta, dimensioneras till 70 um och metallbitens tjocklek tm, till 500 pm erhålles en resulterande längdutvidgningskoefficienten om ca 6,5 ppm/°C (parts million per grad celsius) vid kopparskiktets ovansida 37. GaAs- per chipset har en längdutvidgningskoefficient om ca 5,6-5,9 ppm/°C.
En alternativ utföringsform av uppfinningen i anslutning till föregående exempel beskrivs nedan i anslutning till figur 4-6, varvid chipset som används är ett flip-chips 2.
Flip-chips är chips som kan placeras ledare i ovanpå mönsterkort, vilket möjliggör etsning under flip-chipset. Flip- chipset innefattar upphöjningar, eller så kallade anslutnings- enheter, på en undersida, vilka anslutningsenheter monteras till ledare för att ansluta flips-chipset till mönsterkortet.
I figur 4 visas flip-chipset 2, vilket innefattar en undersida 14, en ovansida, och fyra fästytor 16. Fâstytorna 16 är 10 15 20 25 509 570 16 placerade på flip-chipsets undersida 14 och en anslutningsenhet 18 är monterad pá varje fästyta 16.
På samma sätt som i föregående exempel är metallbiten 25 fixerad mot urtaget 23 i bäraren 5 med ett tunt vidhâftande material 24.
Kopparskiktet 29 är fixerat mot bärarens ovansida 21 och metall- bitens ovansida 33 med ett tunt limskikt 27 av PFA, såsom beskrivits ovan och visas i figur 5. Skikten är uppförstorade i figuren för att tydligare åskådliggöra uppfinningen.
Dielektrikumskiktet 9¶är pläterat med mönsterskiktet 11 och är fixerat mot kopparskiktet 29, såsom beskrivits ovan. Exempelvis används PFA som dielektrikum. Dielektrikumskiktet 9 är enligt uppfinningen tunt i förhållande till kopparskiktet 29 och metallbiten 25, varvid dielektrikumskiktets längdutvidgnings- koefficient ej nämnvärt påverkar den resulterande längdutvidg- ningskoefficienten vid kopparskiktets ovansida 37.
Ledare 46 är frametsade ur mönsterskiktet 11, vilka ledare 46 innefattar en första ände 47.
Ett chipsanslutningsomráde 49 hos mönsterskiktet 11 är placerat ovanför metallbiten 25, vilket beskrivs mer i detalj nedan.
Chipsanslutningsomrádet 49 är lika brett som flip-chipsets 2 bredd, och längden på chipsanslutningsomràdet 49 är lika stor som flip-chipsets 2 längd.
Ledarnas första ände 47 är placerad innanför chipsanslut- ningsomrádet 49, och flip-chipset 2 är monterat över chips- anslutningsomràdet 49 med anslutningsenheterna 18 mot ledarnas första ändar 47. Se även figur 6, vilket visar en vy ovanifrån av flip-chipset 2 monterat med anslutningsenheterna 18 mot ledarna 46. 10 15 20 25 17 509 57 Figur 7 visar en alternativ utföringsform av det temperatur- kompenserande organet enligt uppfinningen, varvid chipset som används är ett flip-chips 51. Utföringsformen beskriver ett exempel då inga metallskikt, så kallade jordplan, är placerade mellan flip-chipset 51 och en bärare 61.
Det temperaturkompenserande organet innefattar enligt denna utföringsform en modul 55 och ett tunt dielektrikumskikt 57.
Modulen 55 är exempelvis en koppar-molybden-koppar-modul, Cu-Mo- Cu-modul, eller en koppar-wolfram-koppar-modul, Cu-Wo-Cu-modul, eller en aluminium-kisel-karbid-modul, AlSiC-modul, vilka har beskrivits mer i detalj tidigare.
Modulen 55 är helt infälld i ett urtag 59 i bäraren 61, där bäraren 61 exempelvis är av mässing eller glasepoxi FR4, varvid en undersida 65 hos modulen 55 är fixerad med ett häftande skikt 54 mot urtaget 59, och en ovansida 67 hos modulen 55, motstáende till modulens undersida 65, befinner sig i samma plan som en ovansida 63 hos bäraren 61.
Längdutvidgningskoefficienten vid modulens ovansida 67 är lika stor som eller något större än flip-chipsets 51 längdutvidg- ningskoefficient.
Modulens 55 längd är lika stor som längden av urtaget 59, modulens 55 bredd är lika stor som bredden av urtaget 59, modulens 55 längd är större än eller lika med flip-chipsets 51 längd, och modulens 55 bredd är större än eller lika med flip- chipsets 51 bredd.
Dielektrikumskiktet 57 är fixerat med en undersida 69 mot bârarens ovansida 63 och modulens ovansida 67, och dielektrikum- skiktet 57 är pläterat på en ovansida 71, motstående 10 15 20 25 509 570 18 dielektrikumskiktets undersida 69, med ett mönsterskikt 73, såsom framgår av figuren.
Dielektrikumskiktet 57 år fixerat mot bäraren 61 och modulen 55 med ett häftande skikt, exempelvis ett PFA-skikt. PFA kan även utnyttjas som dielektrikum, varvid PFA-materialet utnyttjas både som dielektrikumskikt och häftande skikt. Dielektrikumskiktet 57 är enligt uppfinningen tunt i förhållande till modulens skikt, varvid dielektrikumskiktets längdutvidgningskoefficient ej nämnvärt påverkar längdutvidgningskoefficienten vid modulens ovansida 67.
Ledare 75 är frametsade ur mönsterskiktet 73, varvid en första ände till ledarna 75 år placerad innanför ett chipsanslut- ningsområde 77 till flip-chipset 51. Chipsanslutningsområdet 77 är en yta av mönsterskiktet 73 vilken är placerad ovanför modulen 55.
Chipsanslutningsområdet 77 är lika brett som flip-chipsets 51 bredd, och längden på chipsanslutningsområdet 77 är lika stor som flip-chipsets 51 längd.
Flip-chipset 51, är monterat med anslut- som beskrivits ovan, ningsenheter 79 mot ledarnas 75 första ändar pá mönsterskiktet 73, vilket visas i figuren.
Det inses i föregående beskrivna exempel att även hela bäraren 61 kan tillverkas som en AlSiC-modul. I så fall behövs inte ovan nämnda modul 55 eftersom den resulterande lângdutvidgnings- koefficienten på bärarens ovansida 63, rakt under flip-chipset 51, är lika stor som eller något större än flip-chipsets 51 längdutvidgningskoefficient då dielektrikumskiktet 57 enligt uppfinningen är tunt. Därvid påverkar ej dielektrikumskiktets 10 15 20 25 509 570 19 lângdutvidgningskoefficient nämnvärt längdutvidgningskoeffi- cienten vid bârarens ovansida 63.
I figur 8 visas en alternativ utföringsform av föregående exempel, varvid ett jordplan 81 är placerat mellan mönster- skiktet 73 och bäraren 61 enligt föregående exempel.
Modulen 55 år helt infälld i bäraren 61, varvid modulens ovan- sida 67 hæfinner sig i. samma plan som bärarens ovansida 63, såsom beskrivits i föregående exempel.
Ett första skikt 83 av dielektrikum är fixerat med en undersida 85 mot bärarens ovansida 63 och modulens ovansida 67.
Jordplanet 81 är fixerat med en undersida 89 mot en, till det första dielektrikumskiktet, motstàende till det ovansida 87, första dielektrikumskiktets undersida 85.
En undersida 95 hos ett andra skikt 93 av dielektrikum är fixerad mot en ovansida 91 hos jordplanet 81. Jordplanets ovan- sida 91 är motstående till jordplanets undersida 89. Det andra dielektrikumskiktet 93 är plâterat på en ovansida 97, motstående det andra dielektrikumskiktets undersida 95, 73. med mönsterskiktet Det första dielektrikumskiktet 83 och det andra dielektrikum- skiktet 93 är fixerade mot bâraren 61 och modulen 55 respektive jordplanet 81 med ett håftande skikt, exempelvis ett PFA-skikt.
PFA kan även utnyttjas som dielektrikum, varvid PFA-materialet utnyttjas både som dielektrikumskikt och häftande skikt.
Ledare 75 är frametsade ur mönsterskiktet 73 på samma sätt som beskrivits enligt föregående exempel, varvid flip-chipsets 51 10 15 20 25 509 570 20 anslutningsenheter 79 är monterade mot ledarnas 75 första ändar ovanför modulen 55.
Det första dielektrikumskiktet 83, jordplanet 81, och det andra dielektrikumskiktet 93 är enligt uppfinningen tunna i hållande till modulens skikt, för- varvid respektive längdutvidg- ningskoefficient ej nämnvärt påverkar längdutvidgnings- koefficienten vid modulens ovansida 67.
I följande exempel beskrivs ett förfarande enligt uppfinningen för att tillverka ett temperaturkompenserande organ 4 för chipset 1, enligt ovan beskrivna exempel, i anslutning till figur 9-15. Chipset 1 kan exempelvis vara ett GaAs-chips (GaliumArsenid-chips).
En bärare 105 visas ovanifràn i figur 9, varvid bäraren 105 är tillverkad i ett lämpligt material, exempelvis mässing eller glasepoxi FR4. Bäraren 105 har en tjocklek tl och en ovansida l2l.
Det första steget i förfarandet är att fräsa ut ett urtag 123 i bärarens ovansida 121, vilket urtag 123 har ett djup tz vilken är mindre än bärarens tjocklek ti, såsom visas i figur 10. Figur 10 visar ett snitt A-A av figur 9, varvid figur 10 visar en sidovy av bäraren 105 innefattande det utfrästa urtaget 123.
Längden av' urtaget 123 är större än. eller lika. med chipsets längd ll, och bredden av urtaget 123 är större än eller lika med chipsets bredd bl.
Efter utfräsningen av urtaget 123 är nästa steg i tillverkningen att placera en metallbit 125, innefattande en undersida 131 och en ovansida 133, i urtaget 123, vilket visas i figur 11. Metall- biten 125 fästes med undersidan 131 mot urtaget 123 med ett tunt lO 15 20 25 21 509 570 häftande skikt 124, exempelvis av PFA (PerFluoroAlkoxy). Metall- bitens ovansida 133 befinner sig i samma plan som bärarens ovan- sida 121, såsom framgår av figuren. Figuren är uppförstorad för att tydligare åskådliggöra uppfinningen.
Metallbiten 125 kan vara tillverkad av exempelvis wolfram eller molybden. Längden av metallbiten 125 är lika stor som urtagets 123 längd, och bredden av metallbiten 125 är lika stor som urtagets 123 bredd.
Det tredje steget i tillverkningsprocessen är att placera ett skikt av koppar 129 mot bårarens ovansida 121 och metallbitens ovansida 133. Kopparskiktet 129 har en tjocklek tcu och fästes med ett tunt limskikt 127 av PFA mot bäraren 105 och metallbiten 125, såsom framgår av figur 12.
Därefter placeras ett skikt av dielektrikum 109 över koppar- skiktet 129, se även figur 13, vilket dielektrikumskikt 109 pläteras med ett mönsterskikt 111 av ett lämpligt elektriskt ledande material, exempelvis koppar.
Nästa steg i tillverkningsprocessen är att fräsa ut ett chips- urtag 143, se även figur 14, genom dielektrikumskiktet 109.
Därefter etsas ett mönster fram ur mönsterskiktet 111, vilket mönster innefattar ledare 145 , såsom visas i figur 14.
I nästa steg i tillverkningsprocessen placeras chipset 1 i chipsurtaget 143 ovanför metallbiten 125, varvid chipsets 1 undersida fästes mot kopparskiktet 129 genom exempelvis limning eller lödning, se även i figur 15. 10 15 20 25 509 570 22 Trådar 17 fästes med första änden 19 mot chipsets fästytor 15, och trådarnas andra ändar fästes mot de ur mönsterskiktet 111 frametsade ledare 145.
I följande exempel beskrivs ett förfarande enligt uppfinningen för att tillverka ett temperaturkompenserande organ 4 för ett flip-chips 2, i anslutning till föregående exempel och figur 16- 18, vilka är uppförstorade för att tydligare åskådliggöra uppfinningen. Flip-chipset 2 har beskrivits mer i detalj ovan.
På samma sätt som i föregående exempel placeras metallbiten 125 i det i bâraren 105 utfrästa urtaget 123, och metallbitens undersida 131 fästes mot urtaget 123 med ett tunt häftande skikt 134.
Kopparskiktet 129 fästes mot bärarens ovansida 121 och metallbitens ovansida 133 med ett tunt limskikt 127 av PFA, såsom beskrivits ovan med hänvisning till figur 12.
Därefter placeras, enligt föregående exempel, dielektrikum- skiktet 109 över kopparskiktet 129, se även figur 13, vilket dielektrikumskikt 109 pläteras med mönsterskiktet 111, såsom beskrivits ovan.
Dielektrikumskiktet 109 är enligt uppfinningen tunt i för- hållande till kopparskiktet 129 och metallbiten 125, varvid dielektrikumskiktets 109 längdutvidgningskoefficíent ej nämnvärt resulterande påverkar den längdutvidgningskoefficienten vid kopparskiktets ovansida 137, vilken ovansida 137 anligger mot dielektrikumskiktet 109.
Nästa steg i tillverkningsprocessen är att etsa fram ett mönster ur mönsterskiktet 111, vilket mönster innefattar ledare 146 såsom visas i figur 16. l0 15 20 25 509 570 23 En vy ovanifrån av figur 16 visas i figur 17, varvid de fram- etsade ledare 146 är markerade i figur 17. Ett chipsanslutnings- område 149 etsas fram in: mönsterskiktet 111, såsom framgår av figur 17. Chipsanslutningsområdet 149 âr' en. yta av' mönster- skiktet 111 vilken är placerad ovanför metallbiten 125. En första ände 147 hos ledarna 146 är placerad innanför chips- anslutningsområdet 149, såsom visas i figuren.
Därefter' placeras flip-chipset 2 över> chipsanslutningsomràdet 149, och flip-chipsets anslutningsenheter 18 monteras mot ledarnas första ändar 147, såsom framgår av figur 18.
En alternativ utföringsform enligt uppfinningen för att till- verka ett temperaturkompenserande organ för ett flip-chips 51 beskrivs i följande exempel.
En modul 155 placeras i ett utfrâst urtag 159 i en bärare 161, såsom visas i figur 19, vilken modul 155 innefattar en undersida 165 och en ovansida 167. Modulen 155 är exempelvis en koppar- molybden-koppar-modul, Cu-Mo-Cu-modul, eller en koppar-wolfram- koppar-modul, Cu-Wo-Cu-modul, eller en aluminium-kisel-karbid- modul, AlSiC-modul, vilka moduler har beskrivits tidigare.
Modulen 155 fästes med undersidan 165 mot urtaget 159 med ett tunt häftande skikt 164, exempelvis av PFA (PerFluoroAlkoxy).
Modulens ovansida 167 befinner sig i samma plan som en ovansida 163 hos bäraren 161, såsom framgår av figuren.
Längden av modulen 155 är lika stor som urtagets 159 längd, och bredden av nwdulen 155 är lika stor som urtagets 159 bredd.
Dessutom är modulens 155 längd större än eller lika med flip- chipsets 51 längd, och modulens 155 bredd är större än eller lika med flip-chipsets 51 bredd. 10 15 20 25 509 570 24 Därefter placeras ett skikt av dielektrikum 157, exempelvis av PFA, mot bärarens ovansida 163 och modulens ovansida 167.
Dielektrikumskiktet 157 är enligt uppfinningen tunt i förhållande till modulens skikt, varvid dielektrikumskiktets 157 lângdutvidgningskoefficient ej nämnvärt påverkar längdutvidg- ningskoefficienten vid modulens ovansida 167. Dielektrikum- skiktet 157 pläteras med ett mönsterskikt 173 av ett lämpligt elektriskt ledande material, exempelvis koppar, se även i figuren.
Nästa steg i tillverkningsprocessen är att etsa fram ett mönster ur mönsterskiktet 173, vilket mönster innefattar ledare 175, såsom visas i figur 20. Ett chipsanslutningsområde 177 av mönsterskiktet 173 etsas fram ur mönsterskiktet 173.
Chipsanslutningsområdet 177 är en yta av mönsterskiktet 173 vilken är placerad ovanför modulen 155. En första ände 176 hos ledarna 175 är placerad innanför chipsanslutningsområdet 177.
Därefter placeras flip-chipset 51 över chipsanslutningsomràdet 177, och flip-chipsets anslutningsenheter 79 monteras mot ledarnas första ändar 176, såsom framgår av figur 20.
I figur 21 visas en alternativ utföringsform av exemplet ovan, varvid ett första dielektrikumskikt 183 placeras mot bärarens ovansida 163 och modulens ovansida 167.
Därefter placeras ett jordplan 181 mot det första dielektrikum- skiktet 183, och ett andra dielektrikumskikt 193 placeras mot jordplanet 181, såsom framgår av figuren.
Det andra dielektrikumskiktet 193 pläteras med mönsterskiktet 173 enligt föregående exempel, se även i figuren, och ledare 175 etsas fram ur mönsterskiktet 173. 'Dessutom etsas 10 509 570 25 chipsanslutningsomrádet 177 fram ur nñnsterskiktet 173, såsom beskrivits ovan.
Därefter placeras flip-chipset 51 över chipsanslutningsomrádet 177, och flip-chipsets anslutningsenheter 79 monteras mot ledarnas första ändar 176, såsom framgår av figur 21.
Det första dielektrikumskiktet 183, det andra dielektrikum- skiktet 193 och jordplanet 181 är enligt uppfinningen tunna i förhållande till modulens skikt, varvid motsvarande längdutvidg- ningskoefficient ej nämnvärt påverkar lângdutvidgnings- koefficienten vid modulens ovansida 167.
Dielektrikaskikten och limskikten i ovan beskrivna exempel år ej begränsade till att vara skikt av PFA-material, utan även andra material med liknande elektriska egenskaper som PFA kan användas. Ett exempel är FEP-material (FluorEtenPlast).

Claims (21)

1. 0 15 20 25 26 509 570 PATENTKRÄV l. Temperaturkompenserande organ för en krets (1, 2, 61), 51) pà ett mönsterkort (3), vilket innefattar en bärare (5, k ä n n e- t e c k n a t av att det temperaturkompenserande organet (4) är helt eller delvis infällt i en ovansida (21, 63) hos bäraren (5, 61), att det temperaturkompenserande längdutvidgnings- (37, organets koefficient vid dess ovansida 67) ar lika stor som eller nagot större än kretsens längdutvidgningskoefficient, att kretsen (1, 2, 51) är anordnad tätt intill det temperatur- kompenserande organets ovansida (37, 67), och att det temperaturkompenserande organet (4) är sammansatt av varvid den resulterande längdutvidg- (37, 67) är beroende av de olika materialens minst tvà olika material, ningskoefficienten vid ovansidan hos det temperatur- kompenserande organet (4) längdutvidgníngskoefficienter.
2. Temperaturkompenserande organ enligt patentkrav 1, att det temperaturkompenserande (25), k ä n n e t e c k n a t av organet (4) innefattar en metallenhet ett fästande skikt (27) och ett jordplan (29), varvid metallenheten (25) är helt infälld i ett urtag (23) i bäraren (5), varvid en undersida (31) hos metallenheten (25) är fastsatt mot urtaget (23) och en ovansida (33), motstàende till under- sidan (31), hos metallenheten (25) befinner sig i samma plan som bärarens ovansida (21), det fästande skiktet (27) är anordnat mot bärarens ovansida (21) och metallenhetens ovansida (33), är anordnat med en undersida (35) mot det (27), (29) fästande skiktet jordplanet 10 15 20 25 30 27 509 570 det fästande skiktet (27) är dimensionerat som ett tunt skikt i förhållande till metallenheten (25) och jordplanet (29), varvid dess längdutvidgningskoefficient ej påverkar den resulterande längdutvidgningskoefficienten hos det temperaturkompenserande organet (4), och tjockleken på metallenheten (25) och jordplanet (29) är dimensionerad så att den resulterande längdutvidgnings- koefficienten vid en ovansida (37) hos jordplanet, motstàende (35), längdutvidgningskoefficient. till jordplanets undersida är lika stor som eller något större än kretsens (l, 2)
3. Temperaturkompenserande organ enligt patentkrav 2, k ä n n e t e c k n a t av att kretsen (l, 2) är anordnad ovan- (25). (33) är större än eller lika stor som kretsens bottenyta. för metallenheten varvid ytan av metallenhetens ovansida
4. Temperaturkompenserande organ enligt patentkrav 3, k ä n n e- t e c k n alt av att kretsen (1) är anordnad mot jordplanets ovansida (37).
5. Temperaturkompenserande organ enligt patentkrav 3, k ä n n e t e c k n a t av att ett dielektrikumskikt (9) är varvid dielek- skikt i så att anordnat mellan jordplanet (29) och kretsen (2), trikumskiktet (9) är förhållande till jordplanet (29) dess dimensionerat som ett tunt och metallenheten (25), längdutvidgningskoefficient ej påverkar den resulterande längdutvidgningskoefficienten vid jordplanets ovansida (37).
6. Temperaturkompenserande organ enligt patentkrav 5, k ä n n e- t e c k n a t av att kretsen (2) är ett flip-chips.
7. Temperaturkompenserande organ enligt patentkrav 4 eller 6, (25) är tillverkad (29) k ä n n e t e c k n a t av att metallenheten av wolfram eller molybden, och att jordplanet är ett kopparskikt. 10 15 20 25 30 28 509 570
8. Temperaturkompenserande organ enligt patentkrav 1, innefattar ett skikt (57, k ä n n e t e c k n a t av att mönsterkortet (3) 83) och att det temperaturkompenserande organet (4) innefattar en modul (55), varvid (61), är fastsatt mot (55) i bäraren varvid en undersida är helt infälld i ett urtag (65) (59) (55) modulen hos modulen urtaget (59) och en ovansida (67), motstáende till undersidan (65), till modulen (55) befinner sig i samma plan som bärarens ovansida (63), skiktet (57, 83) är ett fästande skikt anordnat mot bärarens ovansida (63) och modulens ovansida (67) och mot ett ovan- liggande skikt (73, 81), varvid skiktet (57, 83) innehar dielektriska egenskaper, skiktet (57, 83) är dimensionerat som ett tunt skikt i förhållande till de skikt vilka ingar i nmdulen (55), sa att dess längdutvidgningskoefficient: ej pàverkar längdutvidgnings- koefficienten vid modulens ovansida (67), och modulen (55) är dimensionerad sa att längdutvidgnings- koefficienten vid modulens ovansida (67) är lika stor som eller nágot större än kretsens (51) längdutvidgningskoefficient_ enligt patentkrav 8, (51) modulen (55), varvid ytan av modulens ovansida (67)
9. Temperaturkompenserande organ k ä n n e t e c k n a t av att kretsen är anordnad ovanför är större än eller lika stor som kretsens bottenyta.
10. Temperaturkompenserande organ enligt patentkrav 9, k ä n n e t e c k n a t av att kretsen (51) är ett flip-chips. enligt patentkrav 10, (55) koppar-wolfram-koppar eller en modul av koppar-molybden-koppar
11. ll. Temperaturkompenserande organ k ä n n e t e c k n a t av att modulen är en modul av eller en modul av aluminium-kisel-karbid. 10 15 20 25 30 29 509 570
12. Temperaturkompenserande organ enligt patentkrav ll, k ä n n e t e c k n a t av att det temperaturkompenserande organet (4) innefattar minst ett övre dielektrikumskikt (93) och minst ett mönsterplan (81), varvid ett mönsterplan (81) är anordnat mot skíktet (83) och pà varje 'mönsterplan (81) är anordnat ett övre dielektrikumskikt (93), och att de övre dielektrikaskikten (93) och mönsterplanen (81) är dimensionerade som tunna skikt i förhållande till de i modulen (55) ningskoefficient ej paverkar längdutvidgningskoefficienten 'vid ingàende skikten, varvid deras resulterande längdutvidg- modulens ovansida (67).
13. Temperaturkompenserande organ enligt patentkrav 12, k ä n n e t e c k n a t av att de övre dielektrikaskikten (93) och skíktet (57, 83) är PFA-skikt (PerFluoroAlkoxy-skikt).
14. Förfarande för àstadkommande av ett temperaturkompenserande 2, 51) (3), vilket (105, 161), varvid förfarandet innefattar organ för en krets (1, pà ett mönsterkort innefattar en bärare stegen: att infälla det temperaturkompenserande organet (4) helt eller delvis i en ovansida (121, 163) hos bäraren (105, 161); att dimensionera det temperaturkompenserande organet (4) sà att längdutvidgningskoefficienten vid dess ovansida (137, 167) är lika stor som eller nagot större än kretsens längdutvidgnings- koefficient; att anordna kretsen (1, 2, 51) tätt 167); och intill det temperatur- kompenserande organets ovansida (137, att sammansätta det temperaturkompenserande organet (4) av minst varvid den resulterande längdutvidgnings- (l37, 167) hos är beroende av de olika materialens tvà olika material, koefficienten vid ovansidan det temperatur- kompenserande organet (4) längdutvidgningskoefficienter_ 10 15 20 25 30 30 509 570
15. Förfarande enligt patentkrav 14, varvid det temperatur- (125), varvid förfarandet innefattar en metallenhet ett (129), kompenserande organet (4) fästande skikt (127) och ett jordplan innefattar stegen: att helt infälla metallenheten (125) i ett urtag (123) i bäraren (105), sa att en undersida (131) hos metallenheten (125) är fastsatt mot urtaget (123) och en ovansida (133), motstàende till undersidan (131), hos metallenheten (125) befinner sig i samma plan som bärarens ovansida (121); att anordna det fästande skiktet (127) mot bärarens ovansida (121) och metallenhetens ovansida (133); att anordna jordplanet (129) mot det fästande skiktet (127); att dimensionera det fästande skiktet (127) som ett tunt skikt i förhållande till metallenheten (125) och jordplanet (129), sä att dess längdutvidgningskoefficient ej páverkar den resul- terande längdutvidgningskoefficienten vid en ovansida (137) hos jordplanets; och att dimensionera tjockleken, pà lnetallenheten (125) och jord- planet (129) sà att den resulterande längdutvidgnings- koefficienten vid jordplanets ovansida (137) är lika stor som eller nagot större än kretsens (1, 2) längdutvidgnings- koefficient.
16. Förfarande enligt patentkrav 15, varvid förfarandet inne- fattar steget att anordna kretsen (1, 2) ovanför metallenheten (125), varvid ytan av metallenhetens ovansida (133) är större än eller lika stor som kretsens bottenyta.
17. Förfarande enligt patentkrav 16, varvid förfarandet inne- fattar steget att anordna kretsen (1) mot jordplanets ovansida (137). varvid förfarandet inne- (109)
18. Förfarande enligt patentkrav 16, fattar steget att anordna. ett dielektrikumskikt mellan 10 15 20 25 30 31 509 570 jordplanet (129) och. kretsen (2), varvid dielektrikumskiktet (109) är dimensionerat som ett tunt skikt i förhållande till metallenheten (125) och jordplanet (129), så att dess längd- utvidgningskoefficient ej påverkar den resulterande längdutvidg- ningskoefficienten vid jordplanets ovansida (137).
19. Förfarande enligt patentkrav 14, varvid mönsterkortet (3) innefattar ett skikt (157, 183) och att det temperaturkompen- serande organet (4) innefattar en modul (155), varvid förfarandet innefattar stegen: att helt infälla. modulen (155) i ett urtag (159) i bäraren (161), så att en undersida (165) hos modulen (155) är fastsatt mot urtaget (159) och en ovansida (167), motstående till (165), till modulen som bärarens ovansida (163); undersidan (155) befinner sig i samma plan att anordna skiktet (157, 183), mot bärarens ovansida (163) och modulens ovansida (173, 181), innehar dielektriska egenskaper; vilket är ett fästande skikt, (167) och mot (l57,' 183) ett ovanliggande skikt varvid skiktet skikt i så att att dimensionera skiktet (157, 183) förhållande till de skikt vilka ingår i modulen som ett tunt (155), dess längdutvidgningskoefficient så påverkar längdutvidgnings- koefficienten vid modulens ovansida (167); och att dimensionera vid modulens längdutvidgningskoefficienten ovansida (167) så att den är lika stor som eller något större än kretsens (51) längdutvidgningskoefficient_ varvid förfarandet inne- (51) (155). (167) är större än eller lika
20. Förfarande enligt patentkrav 19, fattar steget att anordna kretsen ovanför modulen varvid ytan av modulens ovansida stor som kretsens bottenyta.
21. Förfarande enligt patentkrav 20, varvid det temperatur- kompenserande organet (4) innefattar minst ett övre dielektri- 10 32 509 570 kumskikt (193) förfarandet innefattar stegen: och minst ett mönsterplan (181), och varvid att anordna ett mönsterplan (181) mot skiktet (183) och att pá varje mönsterplan (181) anordna ett övre dielektrikumskikt (l93); och att dimensionera de övre dielektrikaskikten (193) och mönster- planen (181) som tunna skikt i förhållande till de i modulen (155) ingáende skikten, varvid deras resulterande längdutvidgningskoefficient ej pàverkar längdutvidgnings- koefficienten vid modulens ovansida (167).
SE9603863A 1996-10-21 1996-10-21 Temperaturkompenserande organ och förfarande vid montering av elektronik på ett mönsterkort SE509570C2 (sv)

Priority Applications (6)

Application Number Priority Date Filing Date Title
SE9603863A SE509570C2 (sv) 1996-10-21 1996-10-21 Temperaturkompenserande organ och förfarande vid montering av elektronik på ett mönsterkort
AU47314/97A AU4731497A (en) 1996-10-21 1997-10-10 Means and method for mounting electronics
PCT/SE1997/001700 WO1998018302A1 (en) 1996-10-21 1997-10-10 Means and method for mounting electronics
JP51927698A JP2001508235A (ja) 1996-10-21 1997-10-10 電子素子の実装手段及び実装方法
EP97909792A EP0956746A1 (en) 1996-10-21 1997-10-10 Means and method for mounting electronics
US08/953,916 US6108205A (en) 1996-10-21 1997-10-20 Means and method for mounting electronics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9603863A SE509570C2 (sv) 1996-10-21 1996-10-21 Temperaturkompenserande organ och förfarande vid montering av elektronik på ett mönsterkort

Publications (3)

Publication Number Publication Date
SE9603863D0 SE9603863D0 (sv) 1996-10-21
SE9603863L SE9603863L (sv) 1998-04-22
SE509570C2 true SE509570C2 (sv) 1999-02-08

Family

ID=20404336

Family Applications (1)

Application Number Title Priority Date Filing Date
SE9603863A SE509570C2 (sv) 1996-10-21 1996-10-21 Temperaturkompenserande organ och förfarande vid montering av elektronik på ett mönsterkort

Country Status (6)

Country Link
US (1) US6108205A (sv)
EP (1) EP0956746A1 (sv)
JP (1) JP2001508235A (sv)
AU (1) AU4731497A (sv)
SE (1) SE509570C2 (sv)
WO (1) WO1998018302A1 (sv)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292374B1 (en) 1998-05-29 2001-09-18 Lucent Technologies, Inc. Assembly having a back plate with inserts
US6317331B1 (en) * 1998-08-19 2001-11-13 Kulicke & Soffa Holdings, Inc. Wiring substrate with thermal insert
AU2003240494A1 (en) * 2002-05-31 2003-12-19 Thermo Finnigan Llc Mass spectrometer with improved mass accuracy
US20040216864A1 (en) * 2003-04-30 2004-11-04 Wong Marvin Glenn CTE matched application specific heat sink assembly
US20050057907A1 (en) * 2003-09-12 2005-03-17 Hewlett-Packard Development Company, L.P. Circuit board assembly
US6842341B1 (en) * 2003-10-02 2005-01-11 Motorola, Inc. Electrical circuit apparatus and method for assembling same
US7061126B2 (en) * 2003-10-07 2006-06-13 Hewlett-Packard Development Company, L.P. Circuit board assembly
US7345891B2 (en) 2003-10-07 2008-03-18 Hewlett-Packard Development Company, L.P. Circuit board assembly
US7056144B2 (en) 2004-02-19 2006-06-06 Hewlett-Packard Development Company, L.P. Offset compensation system
FR2868987B1 (fr) * 2004-04-14 2007-02-16 Arjo Wiggins Secutity Sas Soc Structure comportant un dispositif electronique, notamment pour la fabrication d'un document de securite ou de valeur
GB2422249A (en) * 2005-01-15 2006-07-19 Robert John Morse Power substrate
EP1897146A2 (en) * 2005-06-27 2008-03-12 Lamina Lighting, Inc. Light emitting diode package and method for making same
US7742310B2 (en) * 2006-09-29 2010-06-22 Hewlett-Packard Development Company, L.P. Sequencer
US7397666B2 (en) * 2006-10-25 2008-07-08 Hewlett-Packard Development Company, L.P. Wedge lock
US8201325B2 (en) * 2007-11-22 2012-06-19 International Business Machines Corporation Method for producing an integrated device
TWI377653B (en) * 2009-02-16 2012-11-21 Unimicron Technology Corp Package substrate strucutre with cavity and method for making the same
CN101652027B (zh) * 2009-09-07 2011-05-04 皆利士多层线路版(中山)有限公司 一种带散热片的线路板制造工艺
EP3806143A1 (en) * 2013-09-20 2021-04-14 Intelligent Platforms, LLC Variable heat conductor
DE102014114097B4 (de) 2014-09-29 2017-06-01 Danfoss Silicon Power Gmbh Sinterwerkzeug und Verfahren zum Sintern einer elektronischen Baugruppe
DE102014114096A1 (de) * 2014-09-29 2016-03-31 Danfoss Silicon Power Gmbh Sinterwerkzeug für den Unterstempel einer Sintervorrichtung
DE102014114093B4 (de) 2014-09-29 2017-03-23 Danfoss Silicon Power Gmbh Verfahren zum Niedertemperatur-Drucksintern
DE102014114095B4 (de) 2014-09-29 2017-03-23 Danfoss Silicon Power Gmbh Sintervorrichtung
DE102015104956A1 (de) 2015-03-31 2016-10-06 Infineon Technologies Ag Gedruckte Leiterplatte mit einem Leiterrahmen mit eingefügten gehäusten Halbleiterchips

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2486755A1 (fr) * 1980-07-11 1982-01-15 Socapex Support de composants electroniques pour circuits hybrides de grandes dimensions
GB2097998B (en) * 1981-05-06 1985-05-30 Standard Telephones Cables Ltd Mounting of integrated circuits
JPS60214941A (ja) * 1984-04-10 1985-10-28 株式会社　潤工社 プリント基板
JPS60225750A (ja) * 1984-04-24 1985-11-11 株式会社　潤工社 プリント基板
KR910009491B1 (en) * 1984-07-09 1991-11-19 Rogers Corp Flexible circuit lamination
FR2605828A1 (fr) * 1986-10-28 1988-04-29 Univ Metz Element de compensation de contraintes d'origine thermique ou mecanique, notamment pour circuit imprime, et procede de fabrication d'un tel element mis en oeuvre dans un circuit imprime
US4899208A (en) * 1987-12-17 1990-02-06 International Business Machines Corporation Power distribution for full wafer package
US5050040A (en) * 1988-10-21 1991-09-17 Texas Instruments Incorporated Composite material, a heat-dissipating member using the material in a circuit system, the circuit system
US5412247A (en) * 1989-07-28 1995-05-02 The Charles Stark Draper Laboratory, Inc. Protection and packaging system for semiconductor devices
US5080958A (en) * 1989-08-01 1992-01-14 E. I. Du Pont De Nemours And Company Multilayer interconnects
US5204416A (en) * 1990-04-17 1993-04-20 Raychem Corporation Crosslinked fluorinated poly(arylene ether)
US5287247A (en) * 1990-09-21 1994-02-15 Lsi Logic Corporation Computer system module assembly
JP2960560B2 (ja) * 1991-02-28 1999-10-06 株式会社日立製作所 超小型電子機器
US5181025A (en) * 1991-05-24 1993-01-19 The United States Of America As Represented By The Secretary Of The Air Force Conformal telemetry system
JPH0661358A (ja) * 1991-06-28 1994-03-04 Digital Equip Corp <Dec> 誘電絶縁体として“テフロンｐｆａ”又は“テフロンｆｅｐ”を用いた積層薄膜回路及びその形成方法
US5172301A (en) * 1991-10-08 1992-12-15 Lsi Logic Corporation Heatsink for board-mounted semiconductor devices and semiconductor device assembly employing same
JP2677735B2 (ja) * 1992-05-22 1997-11-17 三菱電機株式会社 混成集積回路装置
JPH0790626B2 (ja) * 1993-06-03 1995-10-04 日本ピラー工業株式会社 積層板の製造方法
JPH0818402B2 (ja) * 1993-06-03 1996-02-28 日本ピラー工業株式会社 積層板および積層板用混合フィルム
JPH0786717A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd プリント配線板構造体
US5360942A (en) * 1993-11-16 1994-11-01 Olin Corporation Multi-chip electronic package module utilizing an adhesive sheet
US5542175A (en) * 1994-12-20 1996-08-06 International Business Machines Corporation Method of laminating and circuitizing substrates having openings therein
US5687062A (en) * 1996-02-20 1997-11-11 Heat Technology, Inc. High-thermal conductivity circuit board

Also Published As

Publication number Publication date
US6108205A (en) 2000-08-22
SE9603863L (sv) 1998-04-22
AU4731497A (en) 1998-05-15
EP0956746A1 (en) 1999-11-17
JP2001508235A (ja) 2001-06-19
WO1998018302A1 (en) 1998-04-30
SE9603863D0 (sv) 1996-10-21

Similar Documents

Publication Publication Date Title
SE509570C2 (sv) Temperaturkompenserande organ och förfarande vid montering av elektronik på ett mönsterkort
US4509096A (en) Chip-carrier substrates
CN108364921B (zh) 从嵌入有二极管的部件承载件进行的高效热移除
US4750089A (en) Circuit board with a chip carrier and mounting structure connected to the chip carrier
US4926241A (en) Flip substrate for chip mount
US5432677A (en) Multi-chip integrated circuit module
US6462950B1 (en) Stacked power amplifier module
US6040624A (en) Semiconductor device package and method
US5039628A (en) Flip substrate for chip mount
US6400573B1 (en) Multi-chip integrated circuit module
EP0343400B1 (en) Electronic package assembly with flexible carrier and method of making it
US6580611B1 (en) Dual-sided heat removal system
US5386341A (en) Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape
US6440770B1 (en) Integrated circuit package
US20040164401A1 (en) Module with adhesively attached heat sink
EP0600590A1 (en) Cooling electronic circuit assemblies
KR20080009317A (ko) 대용량 박막형 모듈 시스템 및 방법
US6414847B1 (en) Integral dielectric heatspreader
US6535396B1 (en) Combination circuit board and segmented conductive bus substrate
JP3340350B2 (ja) 薄膜多層基板及び電子装置
KR20040073543A (ko) 외부회로에 사용하기 위한 와이어 본드레스 전자소자 및이의 제조방법
GB2129223A (en) Printed circuit boards
US5359488A (en) Packaging system for a standard electronic module
US5966803A (en) Ball grid array having no through holes or via interconnections
KR100733684B1 (ko) 소자의 전기 접촉을 위한 방법 및 장치

Legal Events

Date Code Title Description
NUG Patent has lapsed