DE102015104956A1 - Gedruckte Leiterplatte mit einem Leiterrahmen mit eingefügten gehäusten Halbleiterchips - Google Patents

Gedruckte Leiterplatte mit einem Leiterrahmen mit eingefügten gehäusten Halbleiterchips Download PDF

Info

Publication number
DE102015104956A1
DE102015104956A1 DE102015104956.2A DE102015104956A DE102015104956A1 DE 102015104956 A1 DE102015104956 A1 DE 102015104956A1 DE 102015104956 A DE102015104956 A DE 102015104956A DE 102015104956 A1 DE102015104956 A1 DE 102015104956A1
Authority
DE
Germany
Prior art keywords
sub
module
electronic
leadframe
modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015104956.2A
Other languages
English (en)
Inventor
Andreas Grassmann
Jürgen Högerl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015104956.2A priority Critical patent/DE102015104956A1/de
Priority to US15/082,387 priority patent/US9721863B2/en
Priority to CN202210015016.4A priority patent/CN114566473A/zh
Priority to CN201610191473.3A priority patent/CN106024729A/zh
Publication of DE102015104956A1 publication Critical patent/DE102015104956A1/de
Priority to US15/650,323 priority patent/US10304751B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • H01L23/49844Geometry or layout for devices being provided for in H01L29/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Das elektronische Modul umfasst eine Leiterplatte, die eine Trägerschicht umfasst, wobei die Trägerschicht mehrere Aussparungsbereiche in einer Hauptoberfläche davon umfasst, und mehrere elektronische Untermodule, wobei jedes der Untermodule in einem der Aussparungsbereiche angeordnet ist und jedes der Untermodule einen Träger, einen Halbleiterchip, der auf dem Träger angeordnet ist, und ein Verkapselungsmaterial umfasst, das auf dem Träger und auf dem Halbleiterchip angeordnet ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Anmeldung betrifft ein elektronisches Modul, genauer eine Leiterplatte mit einem Leiterrahmen und ein elektronisches Untermodul in Form eines gehäusten Halbleiterchips.
  • ALLGEMEINER STAND DER TECHNIK
  • Eine mehrschichtige gedruckte Leiterplatten-(Printed Circuit Board = PCB)-Anordnung umfasst im Allgemeinen einen Schichtstapel mehrerer elektrisch isolierender oder dielektrischer Schichten, die übereinander mit dazwischenliegenden elektrisch leitfähigen oder verdrahteten Schichten angeordnet sind. Mehrere Ausführungsformen und Beispiele von PCB-Vorrichtungen dieser Art sind bislang bekannt geworden. Genauer wurden unterschiedliche Ansätze zum Einbetten von Halbleiterchips in diese PCB-Vorrichtungen entwickelt. Diese herkömmlichen Ansätze haben jedoch verschiedene Nachteile, die empfindliche und komplexe Prozessschritte und Techniken einschließen, die diese Ansätze derzeit mühselig und zuweilen unbrauchbar machen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1, die 1A und 1B umfasst, zeigt Darstellungen einer schematischen Draufsicht (A) und einer Querschnittsansicht (B) eines elektronischen Moduls gemäß einem Beispiel.
  • 2, die 2A und 2B umfasst, zeigt Darstellungen einer schematischen Querschnittsansicht von der Seite (A, B) eines ersten Beispiels eines elektronischen Moduls, das einen vertikal strukturierten Halbleitertransistorchip umfasst, wobei alle elektrischen Kontakte zu der Vorderseite des Moduls (A) verlegt sind, und eines zweiten Beispiels eines elektronischen Moduls, das einen vertikal strukturierten Halbleitertransistorchip umfasst, wobei ein erster der elektrischen Kontakte zur Rückseite des Moduls verlegt ist und die anderen elektrischen Kontakte zur Vorderseite des Moduls (B) verlegt sind.
  • 3, die 3A und 3B umfasst, zeigt Darstellungen einer schematischen perspektivischen Draufsicht eines elektronischen Untermoduls des Typs aus 2A in einem Zwischenherstellungszustand noch ohne Verkapselungsmaterial (A) und in einem endgültigen Herstellungszustand mit Verkapselungsmaterial (B).
  • 4, die 4A und 4B umfasst, zeigt Darstellungen einer schematischen Querschnittsansicht von der Seite eines ersten Beispiels eines elektronischen Untermoduls, das einen vertikal strukturierten Halbleitertransistorchip umfasst, wobei alle elektrischen Kontakte zu der Vorderseite des Untermoduls (A) verlegt sind, und eines zweiten Beispiels eines elektronischen Untermoduls, das einen vertikal strukturierten Halbleitertransistorchip umfasst, wobei ein erster der elektrischen Kontakte zur Rückseite des Untermoduls verlegt ist und die anderen elektrischen Kontakte zur Vorderseite des Untermoduls (B) verlegt sind.
  • 5 zeigt eine Darstellung einer schematischen Draufsicht eines Beispiels eines elektronischen Moduls des Typs aus 2A oder 4A, das elektronische Untermodule umfasst, die in jeweiligen Aussparungsbereichen des elektronischen Moduls angeordnet sind, wobei Seitenwände des Aussparungsbereichs Abstandshalterelemente umfassen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die Aspekte und Ausführungsformen werden nun unter Bezugnahme auf die Zeichnungen beschrieben, wobei im Allgemeinen und durchweg ähnliche Bezugszeichen verwendet werden, um auf ähnliche Elemente Bezug zu nehmen. In der folgenden Beschreibung werden zu Zwecken der Erläuterung zahlreiche spezifische Details dargelegt, um ein gründliches Verständnis eines oder mehrerer Aspekte der Ausführungsformen bereitzustellen. Es kann jedoch für den Fachmann offenkundig sein, dass einer oder mehrere Aspekte der Ausführungsformen mit einem geringeren Grad an spezifischen Details in die Praxis umgesetzt werden kann. In anderen Fällen sind bekannte Strukturen und Elemente in schematischer Form dargestellt, um eine Beschreibung eines oder mehrerer Aspekte der Ausführungsformen zu ermöglichen. Man muss verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Veränderungen vorgenommen werden können, ohne den Schutzbereich der vorliegenden Erfindung zu verlassen. Es sei ferner darauf hingewiesen, dass die Zeichnungen nicht maßstabsgetreu sind oder nicht unbedingt maßstabsgetreu sind.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die Teil davon sind und in denen beispielhaft spezifische Aspekte dargestellt sind, in denen die Erfindung in die Praxis umgesetzt werden kann. Diesbezüglich wird eine Richtungsterminologie wie „oben“, „unten“, „vorne“, „hinten“ usw. in Bezug auf die Ausrichtung der beschriebenen Figuren verwendet. Da Komponenten von beschriebenen Vorrichtungen in einer Anzahl unterschiedlicher Ausrichtungen angeordnet werden können, wird die Richtungsterminologie zu Erläuterungszwecken und in nicht einschränkender Weise verwendet. Man muss verstehen, dass andere Aspekte verwendet und strukturelle oder logische Veränderungen vorgenommen werden können, ohne den Schutzbereich der vorliegenden Erfindung zu verlassen. Daher ist die folgende ausführliche Beschreibung nicht im einschränkenden Sinne zu verstehen, wobei der Schutzbereich der vorliegenden Erfindung durch die beiliegenden Ansprüche definiert ist.
  • Man wird verstehen, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch anderweitig angegeben.
  • Wie in dieser Spezifikation verwendet, sollen die Ausdrücke „gebunden“, „befestigt“, „verbunden“, „gekoppelt“ und/oder „elektrisch verbunden/elektrisch gekoppelt“ nicht bedeuten, dass die Elemente oder Schichten direkt miteinander in Kontakt gebracht werden müssen; dazwischenliegende Elemente bzw. Schichten können zwischen den „gebundenen“, „befestigten“, „verbundenen“, „gekoppelten“ und/oder „elektrisch verbundenen/elektrisch gekoppelten“ Elementen bereitgestellt sein. Gemäß der Offenbarung können die oben erwähnten Ausdrücke jedoch wahlweise auch die spezifische Bedeutung haben, dass die Elemente oder Schichten direkt miteinander in Kontakt stehen, d.h. dass keine dazwischenliegenden Elemente oder Schichten zwischen den „gebundenen“, „befestigten“, „verbundenen“, „gekoppelten“ und/oder „elektrisch verbundenen/elektrisch gekoppelten“ Elementen bereitgestellt sind.
  • Ferner kann das Wort „über“ in Bezug auf ein Teil, Element oder eine Materialschicht, die „über“ einer Oberfläche ausgebildet oder angeordnet ist, derart verwendet werden, dass das Teil, Element oder die Materialschicht „indirekt auf“ der betreffenden Oberfläche mit einem oder mehreren zusätzlichen Teilen, Elementen oder Schichten angeordnet (z.B. platziert, ausgebildet, abgeschieden usw.) sein kann, die zwischen der betreffenden Oberfläche und dem Teil, Element oder der Materialschicht angeordnet sind. Allerdings kann das Wort „über“ in Bezug auf ein Teil, Element oder eine Materialschicht, die „über“ einer Oberfläche ausgebildet oder angeordnet ist, wahlweise derart verwendet werden, dass es auch die spezifische Bedeutung haben kann, dass das Teil, Element oder die Materialschicht „direkt auf“, z.B. in direktem Kontakt mit der betreffenden Oberfläche angeordnet (z.B. platziert, ausgebildet, abgeschieden usw.) sein kann.
  • Außerdem kann, wenngleich ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform hierin nur in Bezug auf eine von mehreren Implementierungen offenbart wurde, ein solches Merkmal oder ein solcher Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wenn dies für eine beliebige vorgegebene oder bestimmte Anwendung gewünscht wird oder es vorteilhaft ist. Darüber hinaus und in dem Maße, in dem die Ausdrücke „aufweisen“, „haben“, „mit“ oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Patentansprüchen verwendet werden, sollen diese Ausdrücke auf eine Weise wie etwa der Ausdruck „umfassend“ einschließend sein. Die Begriffe „gekoppelt“ und „verbunden“ sowie ihre Ableitungen können hierin verwendet werden. Man wird verstehen, dass diese Ausdrücke verwendet werden können, um anzugeben, dass zwei Elemente miteinander zusammenwirken oder interagieren, und zwar ungeachtet dessen, ob diese in direktem physikalischen oder elektrischen Kontakt miteinander stehen oder nicht. Auch ist der Ausdruck „beispielhaft“ rein als ein Beispiel zu verstehen und nicht als am besten oder optimal. Daher ist die folgende ausführliche Beschreibung nicht im einschränkenden Sinne zu verstehen, wobei der Schutzbereich der vorliegenden Erfindung durch die beiliegenden Ansprüche definiert ist.
  • Elektronische Module und elektronische Unter- oder Submodule, die Halbleiterchips enthalten, sind nachstehend beschrieben. Die Halbleiterchips können unterschiedlichen Typs sein, durch unterschiedliche Technologien hergestellt sein und können zum Beispiel integrierte elektrische, elektrooptische oder elektromechanische Schaltungen und/oder Passiva (passive Bauelemente) einschließen. Die Halbleiterchips können zum Beispiel als integrierte Logikschaltungen, integrierte Analogschaltungen, integrierte Mischsignal-Schaltungen, integrierte Leistungsschaltungen, Speicherschaltungen oder integrierte Passiva ausgeführt sein. Sie können Steuerschaltungen, Mikroprozessoren oder mikroelektromechanische Komponenten einschließen. Ferner können sie als Leistungshalbleitervorrichtungen wie Leistungs-MOSFET (Metalloxid-Halbleiterfeldeffekt-Transistoren), IGBT (Bipolartransistoren mit isoliertem Gate), JFET (Sperrschicht-Feldeffekttransistoren), Leistungsbipolartransistoren oder Leistungsdioden konfiguriert sein. Genauer können Halbleiterchips mit einer vertikalen Struktur aufgenommen sein, das heißt, Halbleiterchips, die derart hergestellt sein können, dass elektrische Ströme in einer Richtung fließen können, die zu den Hauptflächen der Halbleiterchips senkrecht ist. Ein Halbleiterchip mit einer vertikalen Struktur kann insbesondere an seinen zwei Hauptflächen, also an seiner Oberseite und seiner Unterseite, Kontaktelemente aufweisen. Genauer können Leistungshalbleiterchips eine vertikale Struktur aufweisen. Zum Beispiel können die Source-Elektrode und die Gate-Elektrode eines Leistungs-MOSFET auf einer Hauptfläche angeordnet sein, während die Drain-Elektrode des Leistungs-MOSFET auf der anderen Hauptfläche angeordnet ist. Darüber hinaus können die nachstehend beschriebenen elektronischen Module integrierte Schaltungen aufweisen, um die integrierten Schaltungen anderer Halbleiterchips, zum Beispiel die integrierten Schaltungen von Leistungshalbleiterchips, zu steuern. Die Halbleiterchips können auf der Grundlage eines spezifischen Halbleitermaterials hergestellt sein, zum Beispiel Si, SiC, SiGe, GaAs, GaN, AlGaAs, können jedoch auch auf der Grundlage eines beliebigen anderen Halbleitermaterials hergestellt sein und können darüber hinaus anorganische oder organische Materialien enthalten, die keine Halbleiter sind, zum Beispiel Isolatoren, Kunststoffe oder Metalle.
  • Die Beispiele eines elektronischen Moduls und eines elektronischen Untermoduls können ein Verkapselungsmittel oder Verkapselungsmaterial zum Einbetten des Halbleiterchips oder andere isolierende oder dielektrische Materialien einschließen. Diese verkapselnden, isolierenden oder dielektrischen Materialien können ein elektrisch isolierendes Material wie zum Beispiel eine beliebige Art von Formmaterial, eine beliebige Art von Harzmaterial oder eine beliebige Art von Epoxymaterial sein. Die erwähnten Materialien können auch eines oder mehrere eines Polymermaterials, eines Polyimidmaterials, eines Thermoplastmaterials, eines Silikonmaterials, eines Keramikmaterials und eines Glasmaterials umfassen. Die erwähnten Materialien können auch ein beliebiges der oben erwähnten Materialien umfassen und ferner Füllstoffmaterialien enthalten, die darin eingebettet sind, wie zum Beispiel wärmeleitfähige Inkremente. Diese Füllstoff-Inkremente können zum Beispiel aus AlO oder Al2O3, AlN, BN oder SiN hergestellt sein. Darüber hinaus können die Füllstoff-Inkremente die Form von Fasern aufweisen und zum Beispiel aus Kohlenstofffasern oder Nanoröhrchen hergestellt sein. Nach seiner Abscheidung kann das Verkapselungsmittel zum Beispiel nur teilweise gehärtet werden und kann nach Anlegen von Energie (z.B. Wärme, UV-Licht usw.) vollständig gehärtet werden, um ein Verkapselungsmittel zu bilden. Verschiedene Techniken können angewendet werden, um die Halbleiterchips mit dem Verkapselungsmittel abzudecken, zum Beispiel eine oder mehrere von Formpressen, Spritzpressen, Spritzgießen, Pressformen, Flüssigkeitsformen, Dispensieren oder Laminieren.
  • 1 umfasst 1A und 1B und stellt ein Beispiel eines elektronischen Moduls dar. Das elektronische Modul 10 ist in seiner Gesamtheit in 1A dargestellt, wobei nur ein Abschnitt davon in 1B in einem Querschnitt entlang der Linie B-B aus 1A dargestellt ist. Das elektronische Modul 10 umfasst eine gedruckte Leiterplatte 11, insbesondere eine gedruckte PCB-Leiterplatte, die eine Trägerschicht 12 umfasst, die mehrere Aussparungsbereiche 12A in einer Hauptoberfläche davon umfasst. Das elektronische Modul 10 umfasst ferner mehrere elektronische Untermodule 20, wobei jedes der Untermodule 20 in einem der Aussparungsbereiche 12A angeordnet ist und jedes der Untermodule 20 einen Träger 21, einen Halbleiterchip 22, der auf dem Träger 21 angeordnet ist, und ein Verkapselungsmaterial 23 umfasst, das auf dem Träger 21 und auf dem Halbleiterchip 22 angeordnet ist.
  • In 1B ist das elektronische Untermodul 20 der Einfachheit halber nicht voll im Detail dargestellt, insbesondere sind technische Details, die die elektrischen Kontaktpads des Halbleiterchips und die elektrischen Kontaktelemente des Untermoduls und die jeweiligen räumlichen Beziehungen zwischen ihnen betreffen, in 1B nicht dargestellt. Diese Details werden anhand von Beispielen, die in Figuren weiter unten dargelegt sind, dargestellt und erläutert.
  • Gemäß einem Beispiel des elektronischen Moduls 10 aus 1 kann die Trägerschicht 12 eine metallische Schicht oder eine Metalllage umfassen, die insbesondere aus Kupfer oder einer Kupferlegierung hergestellt ist, wobei die Trägerschicht 12 genauer einen Leiterrahmen oder ein Leadframe umfasst.
  • Gemäß einem anderen Beispiel des elektronischen Moduls 10 aus 1 umfasst die Trägerschicht 12 eines oder mehrere eines dielektrischen Materials, eines Isoliermaterials, eines vorimprägnierten Materials („Prepreg“) wie eines Fasergewebematerials, das mit einem Harzbindungsmittel imprägniert ist, oder ein FR4-Material, das eine Glasgewebe- und Epoxystruktur umfasst.
  • Gemäß einem Beispiel des elektronischen Moduls aus 1 ist jedes der Untermodule 20 in dem jeweiligen Aussparungsbereich 12A derart angeordnet, dass Seitenkanten des elektronischen Untermoduls 20 von Seitenwänden des Aussparungsbereichs 12A beabstandet sind. Gemäß einem weiteren Beispiel davon sind die Seitenkanten des elektronischen Untermoduls 20 in einem gleichen Abstand von den Seitenwänden der Aussparungsbereiche 12A entlang eines Umfangs des elektronischen Untermoduls 20 beabstandet, wie in 1A angegeben. Gemäß einem weiteren Beispiel davon können Abstandshalter oder Abstandshalterelemente (in 1 nicht dargestellt) zwischen den Seitenkanten des elektronischen Untermoduls 20 und den Seitenwänden des Aussparungsbereichs 12A angeordnet sein, wobei diese Abstandshalter oder Abstandshalterelemente einstückig oder integral mit einem des elektronischen Untermoduls 20 oder der Trägerschicht 12 ausgebildet sein können. Ein spezifisches Beispiel davon wird weiter unten dargelegt und erläutert. Ein besonderer Vorteil eines gleichen Abstands zwischen den Seitenkanten des elektronischen Untermoduls 20 und den Seitenwänden des Aussparungsbereichs 12A ist, dass das elektronische Untermodul 20 in dem Aussparungsbereich 12A in einer wohldefinierten räumlichen Position in Bezug auf den Aussparungsbereich 12A angeordnet wird, sodass weitere Herstellungsschritte erleichtert werden. Einer dieser weiteren Herstellungsschritte kann das Füllen der Zwischenräume zwischen den Seitenkanten des elektronischen Untermoduls 20 und den Seitenwänden des Aussparungsbereichs 12A mit einem dielektrischen Material sein, der weiter unten erläutert wird, wobei es vorteilhaft sein kann, wenn die Breite in Querrichtung der Zwischenräume gleich ist, da anderenfalls eine unsachgemäße Füllung auftreten kann, sodass unerwünschte Lücken in Zwischenräumen erzeugt werden, die zu schmal sind. Ein anderer dieser weiteren Herstellungsschritte kann das Anordnen und Erzeugen von Durchkontaktierungen in einer Schicht sein, die über dem elektronischen Untermodul angeordnet ist, wobei die Durchkontaktierungen zum Beispiel über einem elektrischen Kontaktbereich auf einer oberen Oberfläche des elektronischen Untermoduls anzuordnen sind.
  • Gemäß einem Beispiel des elektronischen Moduls 10 aus 1 umfasst das elektronische Modul 10 ferner eine dielektrische Schicht 24, die über der Hauptoberfläche der Trägerschicht 12 und den elektronischen Untermodulen 20 angeordnet ist. Gemäß einem Beispiel davon kann die dielektrische Schicht 24 ein Prepreg-Material umfassen, genauer ein Beispiel eines Prepreg-Materials, das spezifische Eigenschaften umfasst. Diese spezifischen Eigenschaften sollten ermöglichen, eine Schicht des Prepreg-Materials auf die Trägerschicht 12 und die eingefügten elektronischen Untermodule 20 aufzubringen und danach die Prepreg-Schicht derart zu pressen und mit Wärme zu behandeln, dass sich das in der Prepreg-Schicht enthaltene Harz verflüssigt und in die Zwischenräume zwischen den Seitenkanten der elektronischen Untermodule 20 und den Seitenwänden der Aussparungsbereiche 12A fließt, sodass diese Zwischenräume vor dem Härten mit Harzmaterial des Prepreg-Materials aufgefüllt werden. Gemäß einem weiteren Beispiel davon erstreckt sich die gehärtete dielektrische oder Prepreg-Schicht 24 infolge eines solchen Prozesses in die Zwischenräume zwischen den Seitenkanten der elektronischen Untermodule 20 und die Seitenwände der Aussparungsbereiche 12A.
  • Gemäß einem Beispiel des elektronischen Moduls 10 aus 1 können die Aussparungsbereiche 12A wie in 1A dargestellt konfiguriert sein, d.h. als leere Bereiche, in denen das Material der Trägerschicht 12 vollständig entfernt ist. Es kann jedoch auch der Fall sein, dass das Material der Trägerschicht 12 in den Aussparungsbereichen 12 nicht vollständig, sondern nur auf eine bestimmte Ebene innerhalb der Trägerschicht 12 hinab entfernt ist, wobei die Höhe des entfernten Materials der Höhe des elektronischen Untermoduls entspricht, das in den Aussparungsbereichen 12A angeordnet werden soll. In jedem Fall sollten eine obere Oberfläche der Trägerschicht 12 und eine obere Oberfläche der eingefügten elektronischen Untermodule 20 dementsprechend koplanar sein, wie in 1B dargestellt. Die Entfernung des Materials der Trägerschicht 12 zur Erzeugung der Aussparungsbereiche 12A kann durch Schneiden, Fräsen, Lochen oder Ausstanzen der oberen Hauptoberfläche der Trägerschicht 12 erfolgen.
  • Gemäß einem Beispiel des elektronischen Moduls 10 aus 1 sind die Halbleiterchips 22 der elektronischen Untermodule 20 elektrisch miteinander verbunden, um eine elektrische Schaltung zu bilden. Gemäß einem Beispiel davon umfasst die elektrische Schaltung eine oder mehrere einer Motorantriebsschaltung, einer Halbbrückenschaltung, einer Wechselstrom-Wechselstrom-Wandlerschaltung, einer Wechselstrom-Gleichstrom-Wandlerschaltung, einer Gleichstrom-Wechselstrom-Wandlerschaltung, einer Gleichstrom-Gleichstrom-Wandlerschaltung, einer Abwärtswandlerschaltung und einer Frequenzwandlerschaltung.
  • Gemäß einem Beispiel des elektronischen Moduls 10 aus 1 umfasst jeder der Halbleiterchips 22 mindestens ein Kontaktpad auf einer Hauptfläche des Halbleiterchips 22 und jedes der elektronischen Untermodule 20 umfasst mindestens ein Kontaktelement auf einer Hauptfläche des elektronischen Untermoduls 20, wobei das Kontaktelement mit dem Kontaktpad des Halbleiterchips 22 elektrisch verbunden ist und der Oberflächenbereich des Kontaktelements größer als der Oberflächenbereich des Kontaktpads ist. Insbesondere kann das Kontaktpad das Gatepad eines Halbleitertransistorchips sein. Gemäß einem weiteren Beispiel davon ist der Oberflächenbereich des Kontaktelements über den äußeren Umriss des Halbleiterchips 22 hinaus angeordnet oder erstreckt sich zumindest seitlich über diesen hinaus. Ein spezifisches Beispiel eines solchen elektronischen Untermoduls wird später dargelegt und erläutert.
  • Gemäß einem Beispiel des elektronischen Moduls 10 aus 1 weisen ein oder mehrere der elektronischen Untermodule 20 und des Aussparungsbereichs 12A einen lateralen quadratischen Querschnitt auf. Gemäß einem weiteren Beispiel davon weist das elektronische Untermodul 20 entweder scharfe oder gerundete oder abgerundete Ecken auf.
  • Gemäß einem Beispiel des elektronischen Moduls 10 aus 1 ist eine obere Oberfläche der Trägerschicht 12 mit einer oberen Oberfläche der elektronischen Untermodule 20 koplanar.
  • Gemäß einem Beispiel des elektronischen Moduls 10 aus 1 umfasst das elektronische Modul 10 ferner eine erste dielektrische Schicht 24, die über der Hauptoberfläche der Trägerschicht 12 und den elektronischen Untermodulen 20 angeordnet ist, wobei die erste dielektrische Schicht 24 elektrische Durchkontaktierungsverbindungen umfasst, die mit den Halbleiterchips 22 der elektronischen Untermodule 20 verbunden sind. Gemäß einem weiteren Beispiel davon umfasst das elektronische Modul 10 ferner eine zweite dielektrische Schicht 25, die über einer unteren Hauptoberfläche der Trägerschicht 12 angeordnet ist. Gemäß einem weiteren Beispiel davon umfassen eine oder mehrere der ersten und der zweiten dielektrischen Schichten 24 und 25 eines oder mehrere eines Harzmaterials, eines Prepreg-Materials und eines FR4-Materials. Das elektronische Modul 10 kann auch weitere dielektrische oder metallische Verdrahtungsschichten umfassen.
  • 2, die 2A und 2B umfasst, zeigt Darstellungen einer schematischen Querschnittsansicht von der Seite von zwei beispielhaften elektronischen Modulen.
  • 2A zeigt einen Abschnitt eines elektronischen Moduls 30 in einer Weise wie in 1B. Das elektronische Modul 30 aus 2A umfasst einen Träger 32 mit einem Aussparungsbereich 32A, der darin beispielsweise durch Schneiden, Fräsen, Lochen oder Ausstanzen gebildet ist, wie oben erläutert wurde. Der Träger 32 kann zum Beispiel ein Leiterrahmen (Leadframe) oder eine gedruckte Leiterplatte (PCB) sein. Das elektronische Modul 30 kann ferner ein elektronisches Untermodul 33 umfassen, das in den Aussparungsbereich 32A eingefügt ist, wobei die Seitenkanten des elektronischen Untermoduls 33 von den Seitenwänden des Aussparungsbereichs 32A beabstandet sind. Das elektronische Modul 30 umfasst ferner eine erste (innere) dielektrische Schicht 34, die auf dem Träger 32 und dem elektronischen Untermodul 33 angeordnet ist und sich in die Zwischenräume zwischen den Seitenkanten des elektronischen Untermoduls 33 und den Seitenwänden des Aussparungsbereichs 32A erstreckt. Das elektronische Modul 30 umfasst ferner eine erste (obere) Metallschicht 35, die auf der ersten dielektrischen Schicht 34 angeordnet ist. Die erste Metallschicht 35 ist mit einem elektrischen Kontaktbereich des elektronischen Untermoduls 33 durch Durchkontaktierungsverbindungen verbunden, die in der ersten dielektrischen Schicht 34 ausgebildet sind. Genauer kann ein erster Abschnitt der ersten Metallschicht 35 auf der rechten Seite mit einem Emitter oder Source-Kontaktelement des elektronischen Untermoduls 33 verbunden sein und ein zweiter Abschnitt der ersten Metallschicht 35 kann auf der linken Seite mit einem Kollektor oder elektrischen Drain-Kontakt des elektronischen Untermoduls 33 verbunden sein. Ein weiterer Abschnitt (nicht dargestellt) der ersten Metallschicht 35 kann mit einem elektrischen Verstärkungskontakt des elektronischen Untermoduls 33 verbunden sein. Das elektronische Modul 30 umfasst ferner eine zweite (äußere) dielektrische Schicht 36, die auf der ersten Metallschicht 35 angeordnet ist. Das elektronische Modul 30 umfasst ferner eine dritte (innere) dielektrische Schicht 37, die auf einer unteren Hauptfläche des Trägers 32 und einer unteren Hauptfläche des elektronischen Untermoduls 33 ausgebildet ist. Eine zweite Metallschicht 38 ist auf einer unteren Fläche der dritten dielektrischen Schicht 37 ausgebildet. Eine vierte dielektrische Schicht 39 ist auf einer unteren Fläche der zweiten Metallschicht 38 ausgebildet. Das elektronische Untermodul 33 ist derart konfiguriert, dass seine äußeren elektrischen Kontaktelemente auf der oberen Hauptfläche davon ausgebildet sind.
  • 2B zeigt ein elektronisches Modul 40, das einen Träger 42 mit einem Aussparungsbereich 42A umfasst, der darin beispielsweise durch Schneiden, Fräsen, Lochen oder Ausstanzen ausgebildet ist, wie oben erläutert wurde. Der Träger 42 kann zum Beispiel ein Leiterrahmen (Leadframe) oder eine gedruckte Leiterplatte (PCB) sein. Das elektronische Modul 40 umfasst ferner ein elektronisches Untermodul 43, das in den Aussparungsbereich 42A eingefügt ist. Eine erste (innere) dielektrische Schicht 44 ist auf einer oberen Hauptfläche des Trägers 42 und einer oberen Hauptfläche des elektronischen Untermoduls 43 ausgebildet. Eine erste (obere) Metallschicht 45 ist auf der ersten dielektrischen Schicht 44 ausgebildet. Die erste Metallschicht 45 ist mit einem oder mehreren elektrischen Kontaktbereichen des elektronischen Untermoduls 43 durch Durchkontaktierungsverbindungen verbunden, die in der ersten dielektrischen Schicht 44 ausgebildet sind. Genauer kann ein erster Abschnitt der ersten Metallschicht 45 mit einem Emitter oder Source-Kontaktelement des elektronischen Untermoduls 43 verbunden sein.
  • Ein anderer Abschnitt (nicht dargestellt) der ersten Metallschicht 45 kann mit einem Gate-Kontaktelement des elektronischen Untermoduls 43 verbunden sein. Die erste dielektrische Schicht 44 erstreckt sich in Zwischenräume, die zwischen Seitenkanten des Untermoduls 43 und Seitenwänden des Aussparungsbereichs 42A ausgebildet sind. Eine zweite (äußere) dielektrische Schicht 46 ist auf einer oberen Fläche der ersten Metallschicht 45 ausgebildet. Eine dritte (innere) dielektrische Schicht 47 ist auf einer unteren Hauptfläche des Leadframes 42 und einer unteren Hauptfläche des elektronischen Untermoduls 43 ausgebildet. Eine zweite Metallschicht 48 ist auf einer unteren Hauptfläche der dritten dielektrischen Schicht 47 ausgebildet. Die zweite Metallschicht 48 ist mit einem oder mehreren Kontaktelementen des elektronischen Untermoduls 43 durch Durchkontaktierungsverbindungen verbunden, die in der dritten dielektrischen Schicht 47 ausgebildet sind. Genauer kann die zweite Metallschicht 48 mit dem Drain- oder Kollektor-Kontakt des elektronischen Untermoduls 43 verbunden sein. Eine vierte dielektrische Schicht 49 ist auf einer unteren Hauptfläche der zweiten Metallschicht 48 ausgebildet.
  • Das elektronische Untermodul 43 ist derart konfiguriert, dass es ein oder mehrere elektrische Kontaktelemente auf einer oberen Hauptfläche und ein oder mehrere Kontaktelemente auf einer unteren Hauptfläche umfasst.
  • 3, die 3A und 3B umfasst, zeigt Darstellungen einer schematischen perspektivischen Draufsicht eines elektronischen Untermoduls gemäß einem Beispiel.
  • 3A und 3B zeigen ein elektronisches Untermodul 200, das einen Träger, genauer ein Leadframe 210, einen Halbleiterchip 220 umfasst, der auf dem Leadframe 210 angeordnet ist, wobei der Halbleiterchip 220 ein erstes Kontaktpad (Gatepad) 220.1 auf einer oberen Hauptfläche des Halbleiterchips 220 umfasst. Das elektronische Untermodul 200 umfasst ferner ein Verkapselungsmaterial 230, das auf dem Leadframe 210 und auf dem Halbleiterchip 220 angeordnet ist, wobei das elektronische Untermodul 200 ferner ein erstes Kontaktelement 240 umfasst, das mit dem ersten Kontaktpad 220.1 elektrisch verbunden ist, und der Oberflächenbereich des ersten Kontaktelements 240 größer als der Oberflächenbereich des ersten Kontaktpads 220.1 ist.
  • Gemäß einem Beispiel des elektronischen Untermoduls 200 aus 3 umfasst das Leadframe 210 einen ersten Abschnitt 210.1, an dem das erste Kontaktelement 240 befestigt 210.1 ist, und einen zweiten Abschnitt 210.2, an dem der Halbleiterchip 220 befestigt ist. Der erste und der zweite Abschnitt 210.1 und 210.2 sind elektrisch voneinander getrennt. Gemäß einem weiteren Beispiel davon ist das erste Kontaktpad 220.1 mit dem ersten Abschnitt 210.1 des Leadframes 210 durch einen Bonddraht oder eine Klemme 250 elektrisch verbunden.
  • Gemäß einem Beispiel des elektronischen Untermoduls 200 umfasst das erste Kontaktelement 240 eine Metallplatte oder einen Metallpfosten, genauer eine Kupferplatte. Die Metallplatte 240 kann an dem ersten Abschnitt 210.1 des Leadframes 210 durch Löten mittels einer Zn- oder Pb-basierten Lötpaste oder durch Schweißen oder Sintern befestigt sein.
  • Gemäß einem Beispiel des elektronischen Untermoduls 200 kann das erste Kontaktelement 240 ein einstückiger, benachbarter oder kontinuierlicher Teil des ersten Abschnitts 210.1 des Leadframes 210 sein, wobei das erste Kontaktelement 240 eine Erhebung sein kann, die beispielsweise durch Wegätzen einer oberen Schicht des ersten Abschnitts 210.1 neben dem Bereich des ersten Kontaktelements 240 erzeugt wird. Die Erhebung kann auch durch Biegen eines Bereichs des ersten Abschnitts 210.1 unterhalb des ersten Abschnitts 210.1 nach oben erzeugt werden.
  • Ungeachtet der Art und Weise seiner Erzeugung, kann das erste Kontaktelement 240 eine Dicke im Bereich von 50 µm bis 500 µm, genauer von 100 µm bis 400 µm, noch genauer von 200 bis 300 µm umfassen.
  • Gemäß einem Beispiel des elektronischen Untermoduls 200 umfasst der Halbleiterchip 220 ein zweites Kontaktpad 220.2 auf der oberen Hauptfläche. Genauer umfasst der Halbleiterchip 220 eine vertikale Transistorstruktur wie zum Beispiel einen Bipolartransistor mit isoliertem Gate (IGB), wobei das erste Kontaktpad 220.1 dem Gatepad entspricht und das zweite Kontaktpad 220.2 dem Source- oder Emitterpad entspricht und das Drain- oder Kollektorpad (in 3 nicht zu sehen) auf einer rückseitigen Hauptfläche des Halbleiterchips 220 angeordnet ist. Das elektronische Untermodul 200 kann ferner ein zweites Kontaktelement 241 umfassen, das an dem zweiten Kontaktpad 220.2 durch Löten mittels einer Zn- oder Pb-basierten Lötpaste oder durch Schweißen oder Sintern befestigt ist. Das zweite Kontaktelement 241 kann durch Befestigen einer Metallplatte oder eines Metallpfostens an dem zweiten Kontaktpad 220.2 erzeugt werden. Es kann eine Dicke in einem Bereich von 100 µm bis 300 µm, genauer von 120 µm bis 200 µm umfassen.
  • Das elektronische Untermodul 200 kann ferner ein drittes Kontaktelement 242 umfassen, das direkt an dem zweiten Abschnitt 210.2 des Leadframes 210 befestigt sein kann, sodass es mit dem Drain- oder Kollektorpad des Halbleiterchips 220 elektrisch verbunden ist. Das dritte Kontaktelement 242 kann auf ähnliche Art und Weise wie das erste und das zweite Kontaktelement 240 und 241 erzeugt werden. Es kann eine Dicke in einem Bereich von 50 µm bis 500 µm, genauer von 100 µm bis 400 µm, noch genauer von 200 bis 300 µm umfassen.
  • In jedem Fall kann die Dicke des ersten, zweiten und dritten Kontaktelements 240, 241 und 242 derart gewählt werden, dass ihre oberen Oberflächen koplanar zueinander sind und zu einer oberen Oberfläche des Verkapselungsmaterials 230 koplanar sind, wie z.B. in 4 zu sehen ist.
  • Gemäß einem Beispiel des elektronischen Untermoduls 200 aus 3 umfasst der Halbleiterchip eine Dicke im Bereich von 50 µm bis 250 µm.
  • Gemäß einem Beispiel des elektronischen Untermoduls 200 aus 3 kann das Leadframe 210 Vorsprünge 210.3 an den Seitenkanten davon umfassen, wobei die Vorsprünge 210.3 z.B. aus dem Herstellungsverfahren des Leadframes 210 resultieren. Die Vorsprünge 210.3 können entlang des äußeren Umfangs des Leadframes 210 gleichmäßig beabstandet sein und in dem Fall, dass sie nicht vollständig von dem Verkapselungsmaterial 230 eingebettet sind, wie in 3B dargestellt, können sie als Abstandshalter oder Abstandshalterelemente dienen, wenn das elektronische Untermodul 200 in einen Aussparungsbereich 12A der Trägerschicht 12 eingefügt wird, wie in 1 dargestellt. Sie können auch für thermische und/oder elektrische Funktionen dienen, wie später erläutert werden wird.
  • 4, die 4A und 4B umfasst, zeigt zwei Beispiele eines elektronischen Untermoduls, wobei 4A eine Darstellung einer schematischen Querschnittsansicht von der Seite des elektronischen Untermoduls 200 aus 3 entlang einer Linie IV-IV aus 3B darstellt.
  • Wie ebenfalls in 4A zu sehen ist, umfasst das Leadframe 210 eine erste (untere) Hauptfläche und eine zweite (obere) Hauptfläche gegenüber der ersten Hauptfläche und Seitenflächen, die die erste und die zweite Hauptfläche verbinden, wobei sich die erste Hauptfläche des Leadframes 210 entlang einer unteren Oberfläche des Untermoduls 200 erstreckt und die zweite Hauptfläche von dem Halbleiterchip 220 teilweise abgedeckt ist und von dem Verkapselungsmaterial 230 teilweise abgedeckt ist und die Seitenflächen des Leadframes von dem Verkapselungsmaterial 230 vollständig abgedeckt sind, mit Ausnahme vielleicht der Vorsprünge 210.3, die sich seitlich über das Verkapselungsmaterial 230 hinaus oder zumindest bis zu der Oberfläche des Verkapselungsmaterials 230 erstrecken.
  • Wie bereits oben erwähnt, umfassen das erste, zweite und dritte Kontaktelement 240, 241 und 242 obere Oberflächen, die zueinander koplanar sind und zu einer oberen Oberfläche des Verkapselungsmaterials 230 koplanar sind. Die Herstellung der elektronischen Untermodule kann derart ausgeführt werden, dass der Halbleiterchip 220 an dem Leadframe 210 befestigt wird, die Kontaktelemente 240, 241 und 242 an dem Halbleiterchip 240 oder dem Leadframe 210, genauer an einem der Leadframe-Abschnitte 210.1 bzw. 210.2 befestigt werden und schließlich das Verkapselungsmaterial 230 derart aufgebracht wird, dass es das Leadframe 210 und den Halbleiterchip 220 einbettet und eine obere Oberfläche bildet, die zu den oberen Oberflächen der Kontaktelemente 240, 241 und 242 koplanar ist. Die Aufbringung des Verkapselungsmaterials 230 kann z.B. durch Formpressen oder Spritzpressen erfolgen. Im Falle des Formpressens ist das unmittelbare Ergebnis, dass die Kontaktelemente 240, 241 und 242 von übermäßig viel Verkapselungsmaterial abgedeckt sind. Nach Härten des Verkapselungsmaterials wird das Verkapselungsmaterial von oben beispielsweise durch mechanisches Abschleifen oder Polieren abgeschliffen, bis die oberen Oberflächen der Kontaktelemente 240, 241 und 242 erreicht sind. Der Abschleifvorgang wird erst dann angehalten, wenn eine planare Oberfläche erhalten wird, wobei die oberen Oberflächen der Kontaktelemente 240, 241 und 242 und das Verkapselungsmaterial 230 koplanar sind. Selbst wenn also eines oder mehrere der Kontaktelemente 240, 241 und 242 an dem Leadframe 210 oder dem Halbleiterchip 220 derart befestigt wurde, dass seine obere Oberfläche geneigt oder zu den oberen Oberflächen der anderen Kontaktelemente nicht koplanar ist, resultieren letztendlich nach dem Schleifen in jedem Fall obere Oberflächen, die zueinander vollkommen koplanar sind.
  • 4B zeigt ein anderes Beispiel eines elektronischen Untermoduls. In diesem Beispiel ist das Kontaktelement 242 des elektronischen Untermoduls aus 3 und 4A ausgelassen, sodass keine elektrische Verbindung aus dem Drain- oder Kollektorkontakt zu der oberen Oberfläche des Moduls vorhanden ist. Das elektronische Untermodul 300 aus 4B weist daher elektrische Kontakte an der oberen Oberfläche sowie der unteren Oberfläche auf.
  • Gemäß einem weiteren Beispiel eines elektronischen Untermoduls kann das Gate-Kontaktelement 240 auch direkt über dem Gatepad des Halbleiterchips ausgebildet sein und kann die Form eines Trapezes haben, wobei die kleinere seiner Oberflächen an dem Gatepad befestigt ist und die größere seiner Oberflächen zu der oberen Oberfläche des Untermoduls koplanar ist, sodass der Oberflächenbereich des Kontaktelements größer als der Oberflächenbereich des Kontaktpads ist.
  • 5 zeigt eine Draufsicht eines elektronischen Moduls 50, das drei Aussparungsbereiche 52A umfasst, die jeweils ein darin eingefügtes elektronisches Untermodul 200 aufweisen. Die elektronischen Untermodule sind von der Art, die in 2A, 3 und 4A dargestellt sind. Die Aussparungsbereiche 52A können durch Schneiden, Fräsen, Lochen oder Ausstanzen in eine Trägerschicht 52 gebildet werden, wie oben beschrieben. Die Seitenwände der Aussparungsbereiche 52A umfassen Vorsprünge 52B, die sich in einer inwärtigen Richtung erstrecken, sodass die elektronischen Untermodule 200 in räumlich definierten Positionen innerhalb der Aussparungsbereiche 52A gehalten werden. Die Vorsprünge 52B können zusammenhängend, einstückig oder integral mit der Trägerschicht 52 ausgebildet sein. Außerdem können die Vorsprünge 52B eine oder mehrere einer elektrischen oder thermischen Funktion erfüllen, zum Beispiel die Leadframes der elektronischen Untermodule 200 elektrisch verbinden oder überschüssige Wärme ableiten, die von den Halbleiterchips der elektronischen Untermodule 200 erzeugt wird. Die Vorsprünge 52B können entweder anstatt von oder zusätzlich zu den Vorsprüngen 210.3 verwendet werden, die in Verbindung mit 3A dargestellt sind. Falls beide eingesetzt werden, können sie derart angeordnet werden, dass sie Paare bilden, in denen ein Vorsprung 210.3 des Trägers 210 und ein Vorsprung 52B der Trägerschicht 52 einander gegenüberliegen und elektrisch und mechanisch miteinander verbunden sind, um die oben erwähnten elektrischen und/oder thermischen Funktionen zu erfüllen.
  • Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben wurden, wird ein Durchschnittsfachmann zu schätzen wissen, dass verschiedene alternative und/oder äquivalente Implementierungen die spezifisch dargestellten und beschriebenen Ausführungsformen ersetzen können, ohne den Schutzbereich der vorliegenden Erfindung zu verlassen. Diese Anmeldung soll alle Anpassungen oder Variationen der hier erläuterten spezifischen Ausführungsformen abdecken. Daher soll diese Erfindung nur durch die Ansprüche und deren Äquivalente eingeschränkt sein.

Claims (20)

  1. Elektronisches Modul, umfassend: eine Leiterplatte, umfassend eine Trägerschicht, wobei die Trägerschicht mehrere Aussparungsbereiche in einer Hauptoberfläche davon umfasst; und mehrere elektronische Untermodule, wobei jedes der Untermodule in einem der Aussparungsbereiche angeordnet ist und jedes der Untermodule einen Träger, einen Halbleiterchip, der auf dem Träger angeordnet ist, und ein Verkapselungsmaterial umfasst, das auf dem Träger und auf dem Halbleiterchip angeordnet ist.
  2. Elektronisches Modul nach Anspruch 1, wobei jedes der Untermodule in dem jeweiligen Aussparungsbereich derart angeordnet ist, dass Seitenkanten des Untermoduls von Seitenwänden des Aussparungsbereichs beabstandet sind.
  3. Elektronisches Modul nach Anspruch 2, wobei die Seitenkanten des Untermoduls in einem gleichen Abstand von den Seitenwänden des Aussparungsbereichs beabstandet sind.
  4. Elektronisches Modul nach Anspruch 2 oder 3, ferner umfassend: Abstandshalterelemente, die zwischen den Seitenkanten des Untermoduls und den Seitenwänden des Aussparungsbereichs angeordnet sind.
  5. Elektronisches Modul nach einem der vorhergehenden Ansprüche, ferner umfassend: eine dielektrische Schicht, die über der Hauptoberfläche der Trägerschicht und den Untermodulen angeordnet ist.
  6. Elektronisches Modul nach Anspruch 5, wobei jedes der Untermodule in dem jeweiligen Aussparungsbereich derart angeordnet ist, dass Seitenkanten des Untermoduls von Seitenwänden des Aussparungsbereichs beabstandet sind, und sich die dielektrische Schicht in einen Zwischenraum zwischen den Seitenkanten des Untermoduls und den Seitenwänden des Aussparungsbereichs erstreckt.
  7. Elektronisches Modul nach einem der vorhergehenden Ansprüche, wobei die Trägerschicht ein Leadframe umfasst und die Aussparungsbereiche aus der Hauptoberfläche des Leadframes herausgeschnitten oder herausgefräst sind.
  8. Elektronisches Modul nach einem der vorhergehenden Ansprüche, wobei die Halbleiterchips der Untermodule derart elektrisch miteinander verbunden sind, dass sie eine elektrische Schaltung bilden.
  9. Elektronisches Modul nach Anspruch 8, wobei die elektrische Schaltung eine oder mehrere einer Motorantriebsschaltung, einer Halbbrückenschaltung, einer Wechselstrom-Wechselstrom-Wandlerschaltung, einer Wechselstrom-Gleichstrom-Wandlerschaltung, einer Gleichstrom-Wechselstrom-Wandlerschaltung, einer Gleichstrom-Gleichstrom-Wandlerschaltung, einer Abwärtswandlerschaltung und einer Frequenzwandlerschaltung umfasst.
  10. Elektronisches Modul nach einem der vorhergehenden Ansprüche, wobei jeder der Halbleiterchips mindestens ein Kontaktpad auf einer Hauptfläche davon umfasst, und jedes der Untermodule mindestens ein Kontaktelement auf einer Hauptfläche davon umfasst, wobei das Kontaktelement mit dem Kontaktpad des Halbleiterchips elektrisch verbunden ist und der Oberflächenbereich des Kontaktelements größer als der Oberflächenbereich des Kontaktpads ist.
  11. Elektronisches Modul nach Anspruch 10, wobei sich der Oberflächenbereich des Kontaktelements seitlich über den äußeren Umriss des Halbleiterchips hinaus erstreckt.
  12. Elektronisches Modul, umfassend: eine gedruckte Leiterplatte, die ein Leadframe umfasst, wobei das Leadframe mehrere Aussparungsbereiche in einer Hauptoberfläche davon umfasst; und mehrere elektronische Untermodule jedes der Untermodule in einem der Aussparungsbereiche angeordnet sind und jedes der Untermodule einen gehäusten Halbleiterchip umfasst.
  13. Elektronisches Modul nach Anspruch 12, wobei eine obere Oberfläche des Leadframes zu einer oberen Oberfläche der Untermodule koplanar ist.
  14. Elektronisches Modul nach Anspruch 12 oder 13, ferner umfassend: eine erste dielektrische Schicht, die auf der Hauptoberfläche des Leadframes und der Untermodule angeordnet ist, wobei die erste dielektrische Schicht elektrische Durchkontaktierungsverbindungen umfasst, die mit den Halbleiterchips der Untermodule verbunden sind.
  15. Elektronisches Modul nach Anspruch 14, ferner umfassend: eine zweite dielektrische Schicht, die über einer anderen Hauptoberfläche des Leadframes angeordnet ist.
  16. Elektronisches Untermodul, umfassend: ein Leadframe; einen Halbleiterchip, der auf dem Leadframe angeordnet ist, wobei der Halbleiterchips mindestens ein Kontaktpad auf einer Hauptfläche davon umfasst, und ein Verkapselungsmaterial, das auf dem Leadframe und auf dem Halbleiterchip angeordnet ist, wobei das Untermodul mindestens ein Kontaktelement auf einer Hauptfläche davon umfasst, wobei das Kontaktelement mit dem Kontaktpad elektrisch verbunden ist und der Oberflächenbereich des Kontaktelements größer als der Oberflächenbereich des Kontaktpads ist.
  17. Elektronisches Untermodul nach Anspruch 16, wobei das Leadframe eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche und Seitenflächen umfasst, die die erste und die zweite Hauptfläche verbinden, und wobei sich die erste Hauptfläche des Leadframes entlang einer Oberfläche des Untermoduls erstreckt und die zweite Hauptfläche teilweise von dem Halbleiterchip abgedeckt ist und teilweise von dem Verkapselungsmaterial abgedeckt ist und die Seitenflächen des Leadframes vollständig von dem Verkapselungsmaterial abgedeckt sind.
  18. Elektronisches Untermodul nach Anspruch 16 oder 17, wobei der Halbleiterchip eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, und der Halbleiterchip eine vertikale Transistorstruktur mit mindestens einem Kontaktpad auf der ersten Hauptfläche und mindestens einem Kontaktpad auf der zweiten Hauptfläche umfasst.
  19. Elektronisches Untermodul nach Anspruch 18, wobei der Halbleiterchip ein erstes Kontaktpad, das auf der ersten Hauptfläche angeordnet ist, und ein zweites Kontaktpad, das auf der ersten Hauptfläche angeordnet ist, und ein drittes Kontaktpad umfasst, das auf der zweiten Hauptfläche angeordnet ist; und das Untermodul ein erstes Kontaktelement, das mit dem ersten Kontaktpad verbunden ist, und ein zweites Kontaktelement umfasst, das mit dem zweiten Kontaktpad verbunden ist, wobei sich das erste Kontaktelement von dem ersten Kontaktpad zu der Hauptfläche des Untermoduls erstreckt und sich das zweite Kontaktelement von dem zweiten Kontaktpad zu der Hauptfläche des Untermoduls erstreckt.
  20. Elektronisches Untermodul nach Anspruch 19, wobei das Untermodul ferner ein drittes Kontaktelement umfasst, das mit dem Leadframe verbunden ist, wobei sich das dritte Kontaktelement von dem Leadframe zu der Hauptfläche des Untermoduls erstreckt.
DE102015104956.2A 2015-03-31 2015-03-31 Gedruckte Leiterplatte mit einem Leiterrahmen mit eingefügten gehäusten Halbleiterchips Pending DE102015104956A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102015104956.2A DE102015104956A1 (de) 2015-03-31 2015-03-31 Gedruckte Leiterplatte mit einem Leiterrahmen mit eingefügten gehäusten Halbleiterchips
US15/082,387 US9721863B2 (en) 2015-03-31 2016-03-28 Printed circuit board including a leadframe with inserted packaged semiconductor chips
CN202210015016.4A CN114566473A (zh) 2015-03-31 2016-03-30 包括具有嵌入的封装式半导体芯片的引线框的印刷电路板
CN201610191473.3A CN106024729A (zh) 2015-03-31 2016-03-30 包括具有嵌入的封装式半导体芯片的引线框的印刷电路板
US15/650,323 US10304751B2 (en) 2015-03-31 2017-07-14 Electronic sub-module including a leadframe and a semiconductor chip disposed on the leadframe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015104956.2A DE102015104956A1 (de) 2015-03-31 2015-03-31 Gedruckte Leiterplatte mit einem Leiterrahmen mit eingefügten gehäusten Halbleiterchips

Publications (1)

Publication Number Publication Date
DE102015104956A1 true DE102015104956A1 (de) 2016-10-06

Family

ID=56937271

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015104956.2A Pending DE102015104956A1 (de) 2015-03-31 2015-03-31 Gedruckte Leiterplatte mit einem Leiterrahmen mit eingefügten gehäusten Halbleiterchips

Country Status (3)

Country Link
US (2) US9721863B2 (de)
CN (2) CN106024729A (de)
DE (1) DE102015104956A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201802515PA (en) 2018-03-27 2019-10-30 Delta Electronics Int’L Singapore Pte Ltd Packaging process
CN110676249B (zh) * 2019-09-29 2022-09-06 江苏长电科技股份有限公司 空腔器件的封装结构
DE102019131857B4 (de) * 2019-11-25 2024-03-07 Infineon Technologies Ag Ein halbleiterbauelement mit einer dose, in der ein halbleiterdie untergebracht ist, der von einer einkapselung eingebettet ist

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE509570C2 (sv) * 1996-10-21 1999-02-08 Ericsson Telefon Ab L M Temperaturkompenserande organ och förfarande vid montering av elektronik på ett mönsterkort
JP2002534050A (ja) * 1998-12-21 2002-10-08 シーメンス アクチエンゲゼルシヤフト マトリックスコンバータ
KR100432715B1 (ko) * 2001-07-18 2004-05-24 엘지전자 주식회사 방열부재를 갖는 인쇄회로기판 및 그 제조방법
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
TWI294262B (en) * 2002-06-28 2008-03-01 Matsushita Electric Ind Co Ltd A light reception/emission device built-in module with optical and electrical wiring combined therein and method of making the same
TW577153B (en) * 2002-12-31 2004-02-21 Advanced Semiconductor Eng Cavity-down MCM package
US6835580B1 (en) * 2003-06-26 2004-12-28 Semiconductor Components Industries, L.L.C. Direct chip attach structure and method
KR100634379B1 (ko) * 2004-07-14 2006-10-16 삼성전자주식회사 반도체 패키지
DE102006037118B3 (de) * 2006-08-07 2008-03-13 Infineon Technologies Ag Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
CN101536181B (zh) * 2006-11-06 2012-06-06 日本电气株式会社 半导体装置及其制造方法
EP2447595B1 (de) * 2010-10-27 2017-08-02 LG Innotek Co., Ltd. Lichtemittierendes Modul
US9698123B2 (en) * 2011-09-16 2017-07-04 Altera Corporation Apparatus for stacked electronic circuitry and associated methods
DE102011088969A1 (de) * 2011-12-19 2013-06-20 Robert Bosch Gmbh Getriebesteuermodul
TW201431448A (zh) * 2013-01-23 2014-08-01 Unimicron Technology Corp 嵌埋有電子元件的線路板結構及其製法
US9607940B2 (en) * 2013-07-05 2017-03-28 Renesas Electronics Corporation Semiconductor device
CN103531549A (zh) * 2013-10-24 2014-01-22 桂林微网半导体有限责任公司 半导体芯片封装结构和封装方法

Also Published As

Publication number Publication date
CN114566473A (zh) 2022-05-31
US9721863B2 (en) 2017-08-01
CN106024729A (zh) 2016-10-12
US20160293524A1 (en) 2016-10-06
US10304751B2 (en) 2019-05-28
US20170316999A1 (en) 2017-11-02

Similar Documents

Publication Publication Date Title
DE112017007415B4 (de) Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung
DE102008064826B3 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102018123857A1 (de) Halbleiterchippassage mit Halbleiterchip und Anschlussrahmen, die zwischen zwei Substraten angeordnet sind
DE102015101674B4 (de) Halbleiterchipgehäuse mit Kontaktstiften an kurzen Seitenrändern
DE102015115999B4 (de) Elektronische Komponente
DE102017202770B4 (de) Halbleiterchipgehäuse mit einem sich wiederholenden Grundflächenmuster
DE112014007140B4 (de) Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102014116383A1 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102014102118A1 (de) Halbleiterbauelement
DE102004043523B4 (de) Halbleitervorrichtung mit Wärmeabstrahlplatte und Anheftteil
DE102015107445A1 (de) Package für elektronische Vorrichtungen mit Metallblöcken
DE102014109909A1 (de) Chipbaugruppe mit eingebetteter passiver Komponente
DE112014006653B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102004060378B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102009005650A1 (de) Mehrchipmodul
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102014118836A1 (de) Halbleiterbauteil
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102014103403A1 (de) Chipbaugruppe und verfahren zum herstellen derselben
DE102015101146A1 (de) Halbleitervorrichtung mit mehreren Kontaktclips
DE102015103897B4 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102018124419A1 (de) Halbleiterchippackage und verfarhen zum herstellen desselben
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication