CN103531549A - 半导体芯片封装结构和封装方法 - Google Patents

半导体芯片封装结构和封装方法 Download PDF

Info

Publication number
CN103531549A
CN103531549A CN201310507076.9A CN201310507076A CN103531549A CN 103531549 A CN103531549 A CN 103531549A CN 201310507076 A CN201310507076 A CN 201310507076A CN 103531549 A CN103531549 A CN 103531549A
Authority
CN
China
Prior art keywords
chip
circuit board
protective layer
installing hole
lower protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310507076.9A
Other languages
English (en)
Inventor
黄一平
宾志滔
莫华邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GUILIN MICRONET SEMICONDUCTORS CO Ltd
Original Assignee
GUILIN MICRONET SEMICONDUCTORS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GUILIN MICRONET SEMICONDUCTORS CO Ltd filed Critical GUILIN MICRONET SEMICONDUCTORS CO Ltd
Priority to CN201310507076.9A priority Critical patent/CN103531549A/zh
Publication of CN103531549A publication Critical patent/CN103531549A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Abstract

本发明为半导体芯片封装结构和封装方法，电路板上有与芯片配合的通孔为安装孔，下保护层封闭安装孔底部、并与电路板固定连接，安装孔内的下保护层为载片台，芯片全部或部分嵌入安装孔内、表面相平或低于电路板上表面，底面与载片台粘接，引线连接芯片的接点和电路板的引脚，电路板的安装孔孔壁和芯片之间为填充的固封胶，固封胶包覆封闭芯片上表面和引线。封装方法为：加工电路板的通孔，下保护层封闭电路板通孔，下保护层表面平整或有与突出的芯片相配合的凹槽，芯片底面粘接于载片台，芯片接点和电路板引脚的引线键合，固封胶填充并包覆芯片和引线。本发明有效利用电路板厚度，显著减少封装结构厚度，固封胶保护引线及接点，产品稳定可靠。

Description

半导体芯片封装结构和封装方法
技术领域
本发明涉及芯片封装技术领域，具体为一种半导体芯片封装结构和封装方法。
背景技术
半导体集成电路芯片的封装外壳起着安放、固定、密封、保护芯片和增强电热性能的作用，芯片的接点用导线连接到伸出封装外壳的引脚上，封装芯片使用安装时，通过芯片接点与其他器件建立连接。封装已成为CPU及其他LSI集成电路芯片生产的必要工艺。
因各种电子产品的发展趋势是轻薄小巧，就要求半导体芯片封装要尽可能的薄小。现已有多种半导体芯片封装结构中，均采用芯片放置在电路板上的结构（即COB Chip On Board），这种结构决定安装了芯片的电路板的厚度至少包括电路板本身厚度、芯片厚度、芯片表面保护层厚度及各层之间的粘接剂厚度。为了减少安装了芯片的电路系统的厚度，目前做法主要是尽量减小芯片、电路板、保护层和物理及电气连接层的厚度，比如典型的采用SMT贴装工艺把CSP封装的芯片贴装到电路板上已将物理及电气连接层的厚度显著降低，同时集成工艺也使芯片厚度下降，但为保证产品的刚性和强度，对CSP封装的芯片起到保护作用的电路板，其厚度不可能显著减小，即贴装了半导体芯片的电路系统，其总厚度总是大于电路板厚度及封装好的芯片模块的厚度总和。因此现有的芯片封装结构难以显著减少厚度，安装了封装芯片的电路系统的总厚度严重的制约了电子产品进一步向超薄型发展。
发明内容
本发明要解决的技术问题是提供一种半导体芯片封装结构，芯片全部或部分嵌入电路板内，引线实现芯片和电路板的信号连接，可显著减少安装了芯片的电路板系统的总厚度。
本发明还公开上述半导体芯片封装结构的封装方法，包括基板上开通安装孔，用下保护层封闭孔底而形成载片台，芯片底面粘接于下保护层，采用引线键合（Wire Bond）连接芯片与基板上的引脚，并用固封胶填充芯片与电路板的间隙，并包覆芯片和引线，固化后在芯片及引线的表面形成保护壳。
本发明提供的半导体芯片封装结构，包括芯片和安装芯片的电路板，电路板的基板至少有一个表面覆有导电层，导电层刻蚀形成引脚、触点和导电线路，相应的触点与引脚经导电线路连接，电路板上有与芯片配合的通孔为安装孔，下保护层封闭安装孔底部、并与电路板固定连接，安装孔内的下保护层为载片台，用于放置芯片，芯片全部或部分嵌入安装孔内，芯片底面与载片台上表面粘接，引线连接芯片的接点和电路板的引脚，电路板的安装孔孔壁和芯片之间为填充的固封胶，固化的固封胶包覆封闭芯片上表面和引线。
当电路板有上下导电层时，下保护层与电路板的下导电层或者基板固定连接，当电路板只有上导电层时，下保护层与电路板的基板固定连接。
芯片上方的固封胶上可粘接上保护层，使封装结构外表面平整，且有更好的保护。
嵌入安装孔的芯片的上表面低于电路板上表面,连接芯片接点和电路板引脚的引线由下至上有一定弧度，使引线牢固。
嵌入安装孔的芯片的上表面相平于、或者低于电路板上导电层的上表面。
嵌入安装孔的芯片下表面和电路板的下导电层或基板的下表面的距离为0至芯片总厚度的90%。当芯片下表面高于电路板的下导电层或基板的下表面且二者之间的距离大于或等于芯片与载片台之间的粘接层厚度时，下保护层为平片，否则下保护层为上表面有与芯片配合的凹槽的片材，凹槽与电路板的安装孔相对，凹槽内底面为载片台，芯片与载片台之间的粘接层嵌在下保护层的凹槽内、或者芯片与载片台之间的粘接层以及芯片底部嵌在下保护层的凹槽内。
本发明设计的半导体芯片封装结构的封装方法，包括以下步骤：
步骤1：加工电路板
刻蚀加工电路板的导电层，形成引脚、触点和导电线路，对应的引脚和触点经导电线路连接；导电层上覆有阻焊层，阻焊层在引脚和触点处有相对应的孔，使引脚和触点外露；
加工与芯片配合的通孔作为安装孔，安装孔各向线度大于芯片对应线度，以方便芯片放置到安装孔内；
步骤2：下保护层封闭电路板通孔
下保护层固定连接于电路板下表面、封闭电路板通孔的底部，在通孔内的下保护层为载片台，用于放置芯片。
当电路板的下表面有焊盘、且下保护层与电路板的接触面也有焊盘时，电路板的下表面焊接或粘接固定连接下保护层，否则电路板的下表面粘接固定连接下保护层。
当芯片的下表面高于电路板下导电层或基板的下表面且与之距离等于或大于芯片与载片台之间的粘接层的厚度时，下保护层为平片；否则下保护层为上表面带有凹槽的片材。下保护层凹槽的形状与安装孔相似，其各向线度小于或等于安装孔对应线度，但大于芯片相应线度，以保证芯片可以放置在凹槽的槽底表面，凹槽深度为0.01mm至芯片的厚度。
另一种加工下保护层的方法是在电路板安装孔外沿下方，注射成型下保护层；当芯片的下表面高于电路板下导电层或基板的下表面且与之距离等于或大于芯片与载片台之间的粘接层的厚度时，下保护层的上表面为与电路板下表面相平的平面；当芯片的下表面高于电路板下导电层或基板的下表面但与之距离小于芯片与载片台之间的粘接层的厚度、或者芯片下表面与电路板下导电层或基板的下表面相平、或者芯片下表面突出电路板下导电层或基板的下表面时，下保护层的上表面有凹槽，其凹槽的形状与安装孔相似，其各向线度小于或等于安装孔对应线度，但大于芯片相应线度，以保证芯片可以放置在凹槽的槽底表面，凹槽深度为0.01mm至芯片的厚度。
步骤3：贴装芯片和引线连接
芯片底面与电路板通孔内的下保护层粘接固定，再进行芯片接点和电路板引脚的引线键合（Wire Bond），实现芯片与电路板的信号连接；
步骤4：芯片与引线的固封
固封胶填充在电路板的安装孔孔壁和芯片之间，并包覆芯片和引线，固化后的固封胶在芯片及引线的上方形成保护壳。
为了提高芯片表面层的平整性及其保护性能，上保护层粘接在芯片和引线上方的固封胶上。
与现有技术相比，本发明半导体芯片封装结构和封装方法的优点为：1、芯片嵌入电路板内，有效的利用了电路板的厚度，显著减少芯片封装结构的厚度，特别适用于柔性电路板上芯片的封装，包含芯片封装结构在内的电路板系统厚度可小于0.25mm，很好地满足了当前电子产品向小型微型发展的需要；2、引线封闭在固封胶内，引线的接点和引线均得到保护，使芯片封装结构更稳定可靠；3、实现本发明的可用现有的设备和工艺，无需购置新设施，重新培训工人，工艺成熟，加工快捷，质量有保证，便于量化生产使用。
附图说明
图1为本半导体芯片封装结构实施例去除阻焊层的正面整体结构示意图；
图2为本半导体芯片封装结构实施例加有阻焊层的正面整体结构示意图；
图3为图1的A-A向剖视图；
图4为本半导体芯片封装结构的封装方法实施例中步骤1电路板完成安装孔后的示意图；
图5为本半导体芯片封装结构的封装方法实施例中步骤2下保护层封闭电路板通孔后的示意图；
图6为本半导体芯片封装结构的封装方法实施例中步骤3芯片粘接于下保护层后的示意图；
图7为本半导体芯片封装结构的封装方法实施例中步骤3引线连接芯片接点与电路板引脚后的示意图；
图8为本半导体芯片封装结构的封装方法实施例中步骤4固封胶填充后的示意图。
图中标号为
1、芯片，11、粘接层，2、电路板，20、触点，21、基板，22、导电层，23、阻焊层，3、引线，4、上保护层，5、固封胶，6、下保护层，61、焊锡层。
具体实施方式
半导体芯片封装结构实施例
本芯片封装结构实施例是用于手机SIM卡的贴片卡（或称贴膜卡），如图1至3所示。电路板2的基板21上下表面覆有导电层22，电路板上的导电层22形成引脚、触点20和导电线路，相应的触点20与引脚经导电线路连接，如图1所示，其上覆有阻焊层23，阻焊层23在引脚和触点处有相对应的孔，使引脚和触点外露，如图2所示。
本例芯片1为矩形，电路板2上有与芯片1配合的矩形通孔为安装孔，其长宽各大于芯片1的长宽0.1mm。本例电路板包括上下两个阻焊层、每层厚度为0.0285mm，上下两个导电层、每层厚度为0.0125mm，一层PI基板、厚度为0.018mm，五层压合总厚度为0.1mm，芯片厚度为0.08mm。
本例下保护层6为厚0.08mm的钢片，也为矩形，其长宽各大于安装孔的长宽0.2mm。本例下保护层6上表面有镀镍焊盘，上表面有与芯片1配合的深0.05mm凹槽，凹槽的长和宽等于安装孔的长和宽。本例锡焊固定连接下保护层6和电路板2下导电层22表面，焊锡层61厚度0.0285mm。下保护层6的凹槽与安装孔相对、封闭安装孔底部，安装孔内的下保护层6为载片台。芯片1底部嵌在下保护层6的凹槽内，芯片1底面与载片台粘接，即与下保护层6的凹槽内面粘接，二者间为0.01mm的粘接层11。
芯片1嵌入安装孔内，芯片1的上表面低于电路板上导电层22上表面0.0315mm,芯片1的下表面突出电路板下导电层22下表面0.0685mm。
引线3连接芯片1的接点和电路板2的引脚。引线3弧的最高点低于上阻焊层23的上表面。
电路板2的安装孔孔壁和芯片1之间填充固封胶5，固封胶3还填充在芯片1上，引线3封闭在固封胶5内。固封胶5的上表面高于阻焊层23上表面。固封胶5上粘接上保护层4，本例上保护层4厚0.03mm的钢片，为长宽均大于安装孔长宽的矩形，本例上保护层4的下表面有绝缘层以与引线3绝缘，上保护层4粘接在固封胶5上，固封胶5固定连接上保护层和阻焊层23的上表面。
本例的电路板2的外轮廓剪切为与手机SIM卡槽相配合的形状和大小。
嵌有本半导体芯片封装结构的电路板系统的总厚度仅为0.22mm。
半导体芯片封装结构的封装方法实施例
本芯片封装结构的封装方法实施例，包括以下步骤：
步骤1：加工电路板
刻蚀加工后的电路板2导电层22形成了引脚、触点20和导电线路，对应的引脚和触点20经导电线路连接；其上覆有阻焊层23，阻焊层23在引脚和触点处有相对应的孔，使引脚和触点外露。
加工与芯片1配合的通孔作为安装孔，本例芯片1为矩形，安装孔为长和宽分别大于芯片1的长和宽0.1mm；如图4所示；
步骤2：下保护层封闭电路板通孔
本例用厚0.08mm的矩形钢片作为下保护层6，其长宽各大于安装孔的长宽0.2mm。下保护层6上表面中心加工凹槽，凹槽的长和宽分别等于步骤1加工的安装孔的长和宽，凹槽深度为0.05mm；下保护层6的凹槽与安装孔相对、焊接于电路板下的导电层22，形成厚0.0285mm的焊锡层61；如图5所示；
步骤3：贴装芯片1和引线3连接
芯片1底面与电路板2通孔内载片台粘接，即与下保护层6凹槽内面粘接，二者之间形成厚0.01mm的粘接层11；如图6所示;
采用超声波焊接工艺将芯片1的接点与电路板2的对应引脚用引线键合连接；如图7所示；引线3弧的最高点低于上阻焊层23的上表面。
步骤4：固封胶填充
固封胶5填充在电路板2的安装孔孔壁和芯片1之间，固封胶5包覆芯片和引线3，固化后的固封胶5在芯片1及引线3上方形成保护壳。
厚0.03mm的钢片作为上保护层4粘接在芯片1和引线3上方的固封胶5上。
上述实施例，仅为对本发明的目的、技术方案和有益效果进一步详细说明的具体个例，本发明并非限定于此。凡在本发明的公开的范围之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围之内。

Claims (9)

1.半导体芯片封装结构，包括芯片（1）和安装芯片（1）的电路板（2），电路板（2）的基板（21）至少有一个表面覆有导电层（22），导电层（22）刻蚀形成引脚、触点（20）和导电线路，相应的触点（20）与引脚经导电线路连接，其特征在于：
所述电路板（2）上有与芯片（1）配合的通孔为安装孔，下保护层（6）封闭安装孔底部、并与电路板（2）固定连接，安装孔内的下保护层（6）为载片台，芯片（1）全部或部分嵌入安装孔内，芯片（1）底面与载片台上表面粘接，引线（3）连接芯片（1）的接点和电路板（2）的引脚，电路板（2）的安装孔孔壁和芯片（1）之间为填充的固封胶（5），固化的固封胶（5）包覆封闭芯片（1）上表面和引线（3）。
2.根据权利要求1所述的半导体芯片封装结构，其特征在于：
所述芯片（1）的上表面相平于或者低于电路板（2）上导电层（22）的上表面。
3.根据权利要求1所述的半导体芯片封装结构，其特征在于：
所述芯片（1）的下表面与下导电层下表面（22）或基板（21）下表面的距离为0至芯片（1）总厚度的90%；当芯片（1）下表面高于电路板（2）下导电层（22）或基板（21）、且二者之间的距离大于或等于芯片(1)与载片台之间的粘接层(11)的厚度时，下保护层（6）；否则下保护层（6）为上表面有与芯片（1）配合的凹槽的片材，凹槽与电路板（2）的安装孔相对，凹槽内底面为载片台，芯片（1）与载片台之间的粘接层嵌在下保护层（6）的凹槽内、或者芯片（1）与载片台之间的粘接层以及芯片（1）底部嵌在下保护层（6）的凹槽内。
4.根据权利要求1所述的半导体芯片封装结构，其特征在于：
所述芯片（1）上方的固封胶（5）上粘接上保护层（4）。
5.半导体芯片封装结构的封装方法，其特征在于包括以下步骤：
步骤1：加工电路板
刻蚀加工电路板（2）的导电层形成引脚、触点（20）和导电线路，对应的引脚和触点（20）经导电线路连接；导电层（22）上覆有阻焊层（23），阻焊层（23）在引脚和触点（20）处有相对应的孔；
加工与芯片（1）配合的通孔作为安装孔，安装孔各向线度大于芯片（1）的对应线度；
步骤2：下保护层（6）封闭电路板（2）通孔
下保护层（6）固定连接于电路板（2）下表面、封闭电路板（2）通孔的底部，在通孔内的下保护层（6）为载片台；
步骤3：贴装芯片（1）和引线（3）连接
芯片（1）底面与电路板（2）通孔内的下保护层（6）粘接固定，再进行芯片（1）接点和电路板（2）引脚的引线（3）键合；
步骤4：芯片（1）与引线（3）的固封
固封胶（5）填充在电路板（2）的安装孔孔壁和芯片（1）之间，并包覆芯片（1）和引线（3），固化后的固封胶（5）在芯片（1）及引线（3）的表面形成保护壳。
6.根据权利要求5所述的半导体芯片封装结构的封装方法，其特征在于：
所述步骤2中，当电路板（2）的下表面有焊盘、且下保护层（6）与电路板（2）的接触面也有焊盘时，在电路板（2）下表面焊接或粘接固定连接下保护层（6）和电路板（2），否则电路板（2）下表面粘接固定连接下保护层（6）。
7.根据权利要求5所述的半导体芯片封装结构的封装方法，其特征在于：
所述步骤2中，当芯片（1）的下表面高于电路板（2）或基板（21）下表面、且与之距离等于或大于芯片(1)与载片台之间的粘接层(11)的厚度时，下保护层（6）为平片；
当芯片（1）的下表面高于电路板（2）下导电层（22）或基板（21）下表面但与之距离小于芯片(1)与载片台之间的粘接层(11)的厚度、或者芯片（1）下表面与电路板（2）下表面相平、或者芯片（1）的下表面突出电路板（2）下表面时，下保护层（6）为上表面有凹槽的片材，其凹槽的的形状与安装孔相似，其各向线度小于或等于安装孔，小于或等于安装孔的对应线度，但大于芯片（1）的相应线度，凹槽深度为0.01mm至芯片（1）的厚度。
8.根据权利要求5所述的半导体芯片封装结构的封装方法，其特征在于：
所述步骤2中，在电路板（2）安装孔外沿下方，注射成型下保护层（6）；
当芯片（1）的下表面高于电路板（2）下表面且与之距离大于芯片（1）与载片台之间的粘接层(11)的厚度时，下保护层（6）的上表面为与电路板（2）下表面相平的平面；
当芯片（1）的下表面高于电路板（2）下表面且与之距离小于芯片（1）与载片台之间的粘接层(11)的厚度、或者芯片（1）下表面与电路板（2）下表面相平、或者芯片（1）下表面突出电路板（2）下表面时，下保护层（6）的上表面有凹槽，其凹槽的形状与安装孔相似，其各向线度小于或等于安装孔的对应线度，但大于芯片（1）的相应线度，凹槽深度为0.01mm至芯片（1）的厚度。
9.根据权利要求5所述的半导体芯片封装结构的封装方法，其特征在于：
所述步骤4，固封胶（5）包覆芯片（1）和引线（3）后，上保护层（4）粘接在芯片（1）和引线（3）上方的固封胶（5）上。
CN201310507076.9A 2013-10-24 2013-10-24 半导体芯片封装结构和封装方法 Pending CN103531549A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310507076.9A CN103531549A (zh) 2013-10-24 2013-10-24 半导体芯片封装结构和封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310507076.9A CN103531549A (zh) 2013-10-24 2013-10-24 半导体芯片封装结构和封装方法

Publications (1)

Publication Number Publication Date
CN103531549A true CN103531549A (zh) 2014-01-22

Family

ID=49933440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310507076.9A Pending CN103531549A (zh) 2013-10-24 2013-10-24 半导体芯片封装结构和封装方法

Country Status (1)

Country Link
CN (1) CN103531549A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024729A (zh) * 2015-03-31 2016-10-12 英飞凌科技股份有限公司 包括具有嵌入的封装式半导体芯片的引线框的印刷电路板
CN110446369A (zh) * 2019-07-23 2019-11-12 中国科学技术大学 键合结构、键合方法及包含该键合结构的封装盒体
CN110446368A (zh) * 2019-07-23 2019-11-12 中国科学技术大学 键合结构、键合方法及包含该键合结构的封装盒体
WO2020103587A1 (zh) * 2018-11-23 2020-05-28 华为技术有限公司 一种基于pcb本体出引脚的封装模块及其制备方法
CN111218701A (zh) * 2020-01-16 2020-06-02 西安微电子技术研究所 一种sop封装的待镀电路模块局部阻镀保护方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102829A (en) * 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
JPH09186272A (ja) * 1995-08-16 1997-07-15 Anam Ind Co Inc 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ
JP2000114436A (ja) * 1998-09-30 2000-04-21 Kinko Denshi Kofun Yugenkoshi サ―マルビアを備えたキャビティダウンｉｃパッケ―ジ構造
CN2678143Y (zh) * 2004-01-20 2005-02-09 许程翔 沉座式影像感测封装构造
CN1641875A (zh) * 2004-01-09 2005-07-20 日月光半导体制造股份有限公司 多芯片封装体
CN1929120A (zh) * 2005-09-08 2007-03-14 南茂科技股份有限公司 堆叠型芯片封装结构、芯片封装体及其制造方法
CN101252110A (zh) * 2008-03-17 2008-08-27 日月光半导体制造股份有限公司 封装结构及其制造方法
US20090160071A1 (en) * 2007-12-20 2009-06-25 Geng-Shin Shen Die rearrangement package structure using layout process to form a compliant configuration
CN102117817A (zh) * 2010-01-05 2011-07-06 昆山鸿荣电子有限公司 影像感测芯片的超薄式封装结构及其封装方法
CN203521399U (zh) * 2013-10-24 2014-04-02 桂林微网半导体有限责任公司 半导体芯片封装结构

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102829A (en) * 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
JPH09186272A (ja) * 1995-08-16 1997-07-15 Anam Ind Co Inc 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ
JP2000114436A (ja) * 1998-09-30 2000-04-21 Kinko Denshi Kofun Yugenkoshi サ―マルビアを備えたキャビティダウンｉｃパッケ―ジ構造
CN1641875A (zh) * 2004-01-09 2005-07-20 日月光半导体制造股份有限公司 多芯片封装体
CN2678143Y (zh) * 2004-01-20 2005-02-09 许程翔 沉座式影像感测封装构造
CN1929120A (zh) * 2005-09-08 2007-03-14 南茂科技股份有限公司 堆叠型芯片封装结构、芯片封装体及其制造方法
US20090160071A1 (en) * 2007-12-20 2009-06-25 Geng-Shin Shen Die rearrangement package structure using layout process to form a compliant configuration
CN101252110A (zh) * 2008-03-17 2008-08-27 日月光半导体制造股份有限公司 封装结构及其制造方法
CN102117817A (zh) * 2010-01-05 2011-07-06 昆山鸿荣电子有限公司 影像感测芯片的超薄式封装结构及其封装方法
CN203521399U (zh) * 2013-10-24 2014-04-02 桂林微网半导体有限责任公司 半导体芯片封装结构

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024729A (zh) * 2015-03-31 2016-10-12 英飞凌科技股份有限公司 包括具有嵌入的封装式半导体芯片的引线框的印刷电路板
US10304751B2 (en) 2015-03-31 2019-05-28 Infineon Technologies Ag Electronic sub-module including a leadframe and a semiconductor chip disposed on the leadframe
WO2020103587A1 (zh) * 2018-11-23 2020-05-28 华为技术有限公司 一种基于pcb本体出引脚的封装模块及其制备方法
US11641072B2 (en) 2018-11-23 2023-05-02 Huawei Technologies Co., Ltd. PCB-pinout based packaged module and method for preparing PCB-pinout based packaged module
CN110446369A (zh) * 2019-07-23 2019-11-12 中国科学技术大学 键合结构、键合方法及包含该键合结构的封装盒体
CN110446368A (zh) * 2019-07-23 2019-11-12 中国科学技术大学 键合结构、键合方法及包含该键合结构的封装盒体
CN111218701A (zh) * 2020-01-16 2020-06-02 西安微电子技术研究所 一种sop封装的待镀电路模块局部阻镀保护方法

Similar Documents

Publication Publication Date Title
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
CN102005432B (zh) 四面无引脚封装结构及其封装方法
CN102176438B (zh) 双面封装结构及应用其的无线通信系统
CN205376495U (zh) 半导体器件
CN102456648B (zh) 封装基板的制法
TWI404175B (zh) 具電性連接結構之半導體封裝件及其製法
CN104779220A (zh) 一种芯片封装结构及其制造方法
CN103811355B (zh) 用于叠层封装器件的模制底部填充物
CN103531549A (zh) 半导体芯片封装结构和封装方法
CN103474406A (zh) 一种aaqfn框架产品无铜扁平封装件及其制作工艺
US8742567B2 (en) Circuit board structure and packaging structure comprising the circuit board structure
TWI455258B (zh) 內埋元件封裝結構及製造方法
CN105489565A (zh) 嵌埋元件的封装结构及其制法
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN104241233A (zh) 晶圆级半导体封装及其制造方法
CN105161475B (zh) 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法
CN103607841B (zh) Smt减法高密度封装多层线路板结构及其制作方法
CN203521399U (zh) 半导体芯片封装结构
CN202940226U (zh) 封装基板
CN110391143A (zh) 半导体封装结构及其封装方法
CN107241862B (zh) 电路板
CN103065975B (zh) 一种再布线qfn封装器件的制造方法
CN102709199B (zh) 包覆基板侧边的模封阵列处理方法
CN102403236A (zh) 芯片外露的半导体器件及其生产方法
CN201838581U (zh) 四面无引脚封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140122