CN203521399U - 半导体芯片封装结构 - Google Patents
半导体芯片封装结构 Download PDFInfo
- Publication number
- CN203521399U CN203521399U CN201320659763.8U CN201320659763U CN203521399U CN 203521399 U CN203521399 U CN 203521399U CN 201320659763 U CN201320659763 U CN 201320659763U CN 203521399 U CN203521399 U CN 203521399U
- Authority
- CN
- China
- Prior art keywords
- chip
- circuit board
- protective layer
- installing hole
- slide holder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Wire Bonding (AREA)
Abstract
本实用新型为半导体芯片封装结构，电路板上有与芯片配合的通孔为安装孔，下保护层封闭安装孔底部、并与电路板固定连接，安装孔内的下保护层为载片台，芯片全部或部分嵌入安装孔内、表面相平或低于电路板上表面，底面与载片台粘接，引线连接芯片的接点和电路板的引脚，电路板的安装孔孔壁和芯片之间为填充的固封胶，固封胶包覆封闭芯片上表面和引线。本实用新型有效利用电路板厚度，显著减少封装结构厚度，固封胶保护引线及接点，产品稳定可靠。
Description
技术领域
本实用新型涉及芯片封装技术领域，具体为一种半导体芯片封装结构。
背景技术
半导体集成电路芯片的封装外壳起着安放、固定、密封、保护芯片和增强电热性能的作用，芯片的接点用导线连接到伸出封装外壳的引脚上，封装芯片使用安装时，通过芯片接点与其他器件建立连接。封装已成为CPU及其他LSI集成电路芯片生产的必要工艺。
因各种电子产品的发展趋势是轻薄小巧，就要求半导体芯片封装要尽可能的薄小。现已有多种半导体芯片封装结构中，均采用芯片放置在电路板上的结构（即COB Chip On Board），这种结构决定安装了芯片的电路板的厚度至少包括电路板本身厚度、芯片厚度、芯片表面保护层厚度及各层之间的粘接剂厚度。为了减少安装了芯片的电路系统的厚度，目前做法主要是尽量减小芯片、电路板、保护层和物理及电气连接层的厚度，比如典型的采用SMT贴装工艺把CSP封装的芯片贴装到电路板上已将物理及电气连接层的厚度显著降低，同时集成工艺也使芯片厚度下降，但为保证产品的刚性和强度，对CSP封装的芯片起到保护作用的电路板，其厚度不可能显著减小，即贴装了半导体芯片的电路系统，其总厚度总是大于电路板厚度及封装好的芯片模块的厚度总和。因此现有的芯片封装结构难以显著减少厚度，安装了封装芯片的电路系统的总厚度严重的制约了电子产品进一步向超薄型发展。
实用新型内容
本实用新型要解决的技术问题是提供一种半导体芯片封装结构，芯片全部或部分嵌入电路板内，引线实现芯片和电路板的信号连接，可显著减少安装了芯片的电路板系统的总厚度。
本实用新型提供的半导体芯片封装结构，包括芯片和安装芯片的电路板，电路板的基板至少有一个表面覆有导电层，导电层刻蚀形成引脚、触点和导电线路，相应的触点与引脚经导电线路连接，电路板上有与芯片配合的通孔 为安装孔，下保护层封闭安装孔底部、并与电路板固定连接，安装孔内的下保护层为载片台，用于放置芯片，芯片全部或部分嵌入安装孔内，芯片底面与载片台上表面粘接，引线连接芯片的接点和电路板的引脚，电路板的安装孔孔壁和芯片之间为填充的固封胶，固化的固封胶包覆封闭芯片上表面和引线。
当电路板有上下导电层时，下保护层与电路板的下导电层或者基板固定连接，当电路板只有上导电层时，下保护层与电路板的基板固定连接。
芯片上方的固封胶上可粘接上保护层，使封装结构外表面平整，且有更好的保护。
嵌入安装孔的芯片的上表面低于电路板上表面,连接芯片接点和电路板引脚的引线由下至上有一定弧度，使引线牢固。
嵌入安装孔的芯片的上表面相平于、或者低于电路板上导电层的上表面。
嵌入安装孔的芯片下表面和电路板的下导电层或基板的下表面的距离为0至芯片总厚度的90%。当芯片下表面高于电路板的下导电层或基板的下表面且二者之间的距离大于或等于芯片与载片台之间的粘接层厚度时，下保护层为平片，否则下保护层为上表面有与芯片配合的凹槽的片材，凹槽与电路板的安装孔相对，凹槽内底面为载片台，芯片与载片台之间的粘接层嵌在下保护层的凹槽内、或者芯片与载片台之间的粘接层以及芯片底部嵌在下保护层的凹槽内。
与现有技术相比，本实用新型半导体芯片封装结构的优点为：1、芯片嵌入电路板内，有效的利用了电路板的厚度，显著减少芯片封装结构的厚度，特别适用于柔性电路板上芯片的封装，包含芯片封装结构在内的电路板系统厚度可小于0.25mm，很好地满足了当前电子产品向小型微型发展的需要；2、引线封闭在固封胶内，引线的接点和引线均得到保护，使芯片封装结构更稳定可靠；3、实现本实用新型的可用现有的设备和工艺，无需购置新设施，重新培训工人，工艺成熟，加工快捷，质量有保证，便于量化生产使用。
附图说明
图1为本半导体芯片封装结构实施例去除阻焊层的正面整体结构示意图；
图2为本半导体芯片封装结构实施例加有阻焊层的正面整体结构示意 图；
图3为图2的A-A向剖视图。
图中标号为
1、芯片，11、粘接层，2、电路板，20、触点，21、基板，22、导电层，23、阻焊层，3、引线，4、上保护层，5、固封胶，6、下保护层，61、焊锡层。
具体实施方式
本芯片封装结构实施例是用于手机SIM卡的贴片卡（或称贴膜卡），如图1至3所示。电路板2的基板21上下表面覆有导电层22，电路板上的导电层22形成引脚、触点20和导电线路，相应的触点20与引脚经导电线路连接，如图1所示，其上覆有阻焊层23，阻焊层23在引脚和触点处有相对应的孔，使引脚和触点外露，如图2所示。
本例芯片1为矩形，电路板2上有与芯片1配合的矩形通孔为安装孔，其长宽各大于芯片1的长宽0.1mm。本例电路板包括上下两个阻焊层、每层厚度为0.0285mm，上下两个导电层、每层厚度为0.0125mm，一层PI基板、厚度为0.018mm，五层压合总厚度为0.1mm，芯片厚度为0.08mm。
本例下保护层6为厚0.08mm的钢片，也为矩形，其长宽各大于安装孔的长宽0.2mm。本例下保护层6上表面有镀镍焊盘，上表面有与芯片1配合的深0.05mm凹槽，凹槽的长和宽等于安装孔的长和宽。本例锡焊固定连接下保护层6和电路板2下导电层22表面，焊锡层61厚度0.0285mm。下保护层6的凹槽与安装孔相对、封闭安装孔底部，安装孔内的下保护层6为载片台。芯片1底部嵌在下保护层6的凹槽内，芯片1底面与载片台粘接，即与下保护层6的凹槽内面粘接，二者间为0.01mm的粘接层11。
芯片1嵌入安装孔内，芯片1的上表面低于电路板上导电层22上表面0.0315mm,芯片1的下表面突出电路板下导电层22下表面0.0685mm。
引线3连接芯片1的接点和电路板2的引脚。引线3弧的最高点低于上阻焊层23的上表面。
电路板2的安装孔孔壁和芯片1之间填充固封胶5，固封胶3还填充在芯片1上，引线3封闭在固封胶5内。固封胶5的上表面高于阻焊层23上表面。固封胶5上粘接上保护层4，本例上保护层4厚0.03mm的钢片，为长宽 均大于安装孔长宽的矩形，本例上保护层4的下表面有绝缘层以与引线3绝缘，上保护层4粘接在固封胶5上，固封胶5固定连接上保护层和阻焊层23的上表面。
本例的电路板2的外轮廓剪切为与手机SIM卡槽相配合的形状和大小。
嵌有本半导体芯片封装结构的电路板系统的总厚度仅为0.22mm。
上述实施例，仅为对本实用新型的目的、技术方案和有益效果进一步详细说明的具体个例，本实用新型并非限定于此。凡在本实用新型的公开的范围之内所做的任何修改、等同替换、改进等，均包含在本实用新型的保护范围之内。
Claims (4)
1.半导体芯片封装结构，包括芯片（1）和安装芯片（1）的电路板（2），电路板（2）的基板（21）至少有一个表面覆有导电层（22），导电层（22）刻蚀形成引脚、触点（20）和导电线路，相应的触点（20）与引脚经导电线路连接，其特征在于：
所述电路板（2）上有与芯片（1）配合的通孔为安装孔，下保护层（6）封闭安装孔底部、并与电路板（2）固定连接，安装孔内的下保护层（6）为载片台，芯片（1）全部或部分嵌入安装孔内，芯片（1）底面与载片台上表面粘接，引线（3）连接芯片（1）的接点和电路板（2）的引脚，电路板（2）的安装孔孔壁和芯片（1）之间为填充的固封胶（5），固化的固封胶（5）包覆封闭芯片（1）上表面和引线（3）。
2.根据权利要求1所述的半导体芯片封装结构，其特征在于：
所述芯片（1）的上表面相平于或者低于电路板（2）上导电层（22）的上表面。
3.根据权利要求1所述的半导体芯片封装结构，其特征在于：
所述芯片（1）的下表面与下导电层下表面（22）或基板（21）下表面的距离为0至芯片（1）总厚度的90%；当芯片（1）下表面高于电路板（2）下导电层（22）或基板（21）、且二者之间的距离大于或等于芯片(1)与载片台之间的粘接层(11)的厚度时，下保护层（6）；否则下保护层（6）为上表面有与芯片（1）配合的凹槽的片材，凹槽与电路板（2）的安装孔相对，凹槽内底面为载片台，芯片（1）与载片台之间的粘接层嵌在下保护层（6）的凹槽内、或者芯片（1）与载片台之间的粘接层以及芯片（1）底部嵌在下保护层（6）的凹槽内。
4.根据权利要求1所述的半导体芯片封装结构，其特征在于：
所述芯片（1）上方的固封胶（5）上粘接上保护层（4）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320659763.8U CN203521399U (zh) | 2013-10-24 | 2013-10-24 | 半导体芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320659763.8U CN203521399U (zh) | 2013-10-24 | 2013-10-24 | 半导体芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203521399U true CN203521399U (zh) | 2014-04-02 |
Family
ID=50380288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320659763.8U Expired - Fee Related CN203521399U (zh) | 2013-10-24 | 2013-10-24 | 半导体芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203521399U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103531549A (zh) * | 2013-10-24 | 2014-01-22 | 桂林微网半导体有限责任公司 | 半导体芯片封装结构和封装方法 |
-
2013
- 2013-10-24 CN CN201320659763.8U patent/CN203521399U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103531549A (zh) * | 2013-10-24 | 2014-01-22 | 桂林微网半导体有限责任公司 | 半导体芯片封装结构和封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102339817B (zh) | 半导体封装以及使用其的移动设备 | |
| CN102176438B (zh) | 双面封装结构及应用其的无线通信系统 | |
| CN106298550B (zh) | 用于制作带有侧壁凹陷的半导体器件的方法及相关器件 | |
| CN104779220A (zh) | 一种芯片封装结构及其制造方法 | |
| CN104916645A (zh) | 半导体装置及半导体装置的制造方法 | |
| US10600743B2 (en) | Ultra-thin thermally enhanced electro-magnetic interference shield package | |
| CN103811355B (zh) | 用于叠层封装器件的模制底部填充物 | |
| CN103474406A (zh) | 一种aaqfn框架产品无铜扁平封装件及其制作工艺 | |
| CN106470527B (zh) | 用于形成增强型指纹辨识模块的印刷电路板结构 | |
| CN108617089B (zh) | 内埋元件柔性电路板及其制造方法 | |
| CN103531549A (zh) | 半导体芯片封装结构和封装方法 | |
| TWI455258B (zh) | 內埋元件封裝結構及製造方法 | |
| US8508023B1 (en) | System and method for lowering contact resistance of the radio frequency (RF) shield to ground | |
| CN104241233A (zh) | 晶圆级半导体封装及其制造方法 | |
| CN103426869B (zh) | 层叠封装件及其制造方法 | |
| CN105632943B (zh) | 芯片的超薄嵌入式封装方法 | |
| CN203521399U (zh) | 半导体芯片封装结构 | |
| CN102709199B (zh) | 包覆基板侧边的模封阵列处理方法 | |
| CN109698176A (zh) | 印刷电路板、半导体封装件及制造方法 | |
| CN104218034A (zh) | 半导体封装 | |
| CN201421841Y (zh) | 引线框架和封装件 | |
| CN110323201B (zh) | 柔性线路板与覆晶薄膜封装结构 | |
| CN105280603B (zh) | 电子封装组件 | |
| CN109768023B (zh) | 具有表面安装结构的扁平无引线封装体 | |
| CN203608451U (zh) | Smt加法高密度封装多层线路板结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151223 Address after: 541004, the Guangxi Zhuang Autonomous Region Guilin seven star high tech Zone Information Industry Park, No. 1 plots of land, plant D-08 Patentee after: GUILIN WEIWANG INTERCONNECTION INFORMATION TECHNOLOGY Co.,Ltd. Address before: 541004, Lijiang building, 18 Lijiang Road, the Guangxi Zhuang Autonomous Region, Guilin, two Patentee before: GUILIN WEIWANG SEMICONDUCTOR Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140402 Termination date: 20211024 |