CN201421841Y - 引线框架和封装件 - Google Patents

引线框架和封装件 Download PDF

Info

Publication number
CN201421841Y
CN201421841Y CN2009201524210U CN200920152421U CN201421841Y CN 201421841 Y CN201421841 Y CN 201421841Y CN 2009201524210 U CN2009201524210 U CN 2009201524210U CN 200920152421 U CN200920152421 U CN 200920152421U CN 201421841 Y CN201421841 Y CN 201421841Y
Authority
CN
China
Prior art keywords
lead frame
chip
packaging part
groove
chip carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2009201524210U
Other languages
English (en)
Inventor
周永华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN2009201524210U priority Critical patent/CN201421841Y/zh
Application granted granted Critical
Publication of CN201421841Y publication Critical patent/CN201421841Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型涉及一种引线框架和一种封装件。所述引线框架包括：芯片座，包括第一表面、与该第一表面相对的第二表面、槽，所述第一表面用于固定芯片，所述第二表面暴露于外部，所述槽环绕形成在所述第二表面的外围；多个引脚，该多个引脚中的每个引脚包括外部连接端和内部连接端。

Description

引线框架和封装件
技术领域
本实用新型涉及一种引线框架和一种包括所述引线框架的封装件。
背景技术
为了保护多功能半导体芯片及其电连接不受损坏，开发了利用包封材料(例如，环氧树脂等的塑料材料、陶瓷材料、等等)包封半导体芯片的封装技术。例如，球栅阵列封装件(BGA)、方形扁平无引脚(QFN)封装件、方形扁平封装件(QFP)等被用于各种电子装置中。
图1是示出传统的封装件的剖视图。
如图1所示，传统的封装件100通常包括引线框架110、导线120、芯片(例如，多功能半导体芯片)130、包封层140。
引线框架110包括芯片座111、内部连接端113、外部连接端115。芯片座111具有第一表面111a和与第一表面111a相对的第二表面111b。内部连接端113和外部连接端115组成引线框架110的引脚。
芯片130通过粘结层固定在芯片座111的第一表面111a上。芯片130具有输入输出端口131。
导线120将芯片130的输入输出端131电连接到引线框架110的内部连接端113。
包封层140包封第一表面111a、固定在第一表面111a上的芯片130、导线140、内部连接端113。包封层140将外部连接端115暴露于外部，从而传统的封装件100通过外部连接端115电连接到外部电路。包封层140将第二表面111b暴露于外部，从而传统的封装件100通过第二表面111b进行散热。
在传统的封装件100的制造过程中，当利用包封材料进行包封时，将具有芯片130和引线120的引线框架110放置在模具中，使得第二表面111b与模具紧密接触，从而防止随后注入的包封材料覆盖第二表面111b。
图2是示出图1的封装件100的仰视图。
如图2所示，由于第二表面111b和模具之间的接触不均匀，所以注入的封装材料会由毛细现象而渗入到第二表面111b和模具之间，从而在制造出的封装件100的第二表面上产生毛刺(flash)141。毛刺141会使得封装件100通过第二表面111b的散热劣化，并且不利于随后的在第二表面111b上进行的诸如标签印刷等的工艺。
实用新型内容
本实用新型提供一种引线框架和一种包括所述引线框架的封装件。通过形成在引线框架中的槽来容纳渗入的包封材料，使得封装件200的散热最大化，并有利于随后的诸如标签印刷的工艺。
本实用新型的一方面提供一种引线框架，其特征在于包括：芯片座，包括第一表面、与该第一表面相对的第二表面、槽，所述第一表面用于固定芯片，所述第二表面暴露于外部，所述槽环绕形成在所述第二表面的外围；多个引脚，该多个引脚中的每个引脚包括外部连接端和内部连接端。
本实用新型的另一方面提供一种封装件，其特征在于包括：引线框架，该引线框架包括芯片座和多个引脚，所述芯片座包括第一表面、与该第一表面相对的第二表面、槽，所述第二表面暴露于外部，所述槽环绕形成在所述第二表面的外围，所述多个引脚中的每个引脚包括外部连接端和内部连接端；芯片，以被固定在所述第一表面上，该芯片包括输入输出端；导线，以用于将所述输入输出端电连接到所述内部连接端；包封层，以用于包封所述第一表面、固定在所述第一表面上的所述芯片、所述导线、所述内部连接端，并将所述外部连接端和所述第二表面暴露于外部。
附图说明
通过下面结合附图详细描述本实用新型的实施例，本实用新型的上述和/或其他方面、特征以及优点将变得更清楚并更易于理解，附图中：
图1是示出传统的封装件的剖视图；
图2是示出图1的传统的封装件的仰视图；
图3是示出根据本实用新型实施例的引线框架的剖视图；
图4是示出根据本实用新型实施例的封装件的剖视图；
图5是示出根据本实用新型实施例的图4的封装件的仰视图。
具体实施方式
下文中，将参照附图来详细描述本实用新型的实施例。然而，本实用新型可以以许多不同的形式来实施，且不应该限于这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底并完整的，并将使本实用新型的范围充分地传达给本领域技术人员。为了清楚起见，在附图中夸大了层和区域的尺寸和相对尺寸。在附图中，相同的标号始终表示相同的元件。
图3是示出根据本实用新型实施例的引线框架的剖视图。
如图3所示，根据本实用新型实施例的引线框架210可以包括芯片座211、槽212、内部连接端213、外部连接端215。引线框架210可以用于制造封装件，例如，可以将芯片固定在引线框架210上，然后通过引线连接工艺和包封工艺来制造包括引线框架210的封装件。
芯片座211可以为诸如矩形、圆形等的各种形状的平板。芯片座211可以包括第一表面211a和与第一表面相对的第二表面211b。第一表面211a可以用于固定芯片(未示出)。第二表面211b可以被暴露于外部，从而利用第二表面111b对将固定在第一表面211a上的芯片进行散热。
槽212可以形成在第二表面211b的外围。槽212可以根据芯片座211的形状而形成为环形，从而环绕第二表面211b的一部分。槽212的深度可以为芯片座211的厚度(即第一表面211a和第二表面211b之间的距离)的1/4至1/2，宽度可以为0.2mm至0.8mm。
内部连接端213可以通过导线(未示出)而电连接到将固定在第一表面211a上的芯片的输入输出端。外部连接端215可以与外部电路(例如，具有预定的电路的印刷电路板)电连接，为此，外部连接端215可以暴露于外部。内部连接端213和外部连接端215组成引线框架210的引脚。
虽然在图2中示出的芯片座211与组成引脚的内部连接端213和外部连接端215彼此分开，但是芯片座211、内部连接端213、外部连接端215、槽212可以一体化形成。例如，可以利用诸如铜、锡、银、金和/或它们的合金等的导电材料通过冲压工艺来形成芯片座211、内部连接端213、外部连接端215，然后通过蚀刻工艺来形成槽212。可选择地，可以通过蚀刻工艺同时形成芯片座211、内部连接端213、外部连接端215、槽212。
图4是示出根据本实用新型实施例的封装件的剖视图。
如图4所示，根据本实用新型实施例的封装件200可以包括如图3所示的引线框架210以及导线220、芯片230、包封层240。为了清楚起见，将不重复描述封装件200的与如图3所示的组件相同的组件。
芯片230通过粘结层固定在芯片座211的第一表面211a上。粘结层可以包含导热性优良并且绝缘的材料，使得芯片230可以通过芯片座211进行散热且与芯片座211绝缘。芯片230可以包括输入输出端231。虽然在附图中仅示出了一个芯片230固定在第一表面211a上，但是本领域技术人员应该理解，可以将多个芯片230固定在第一表面211a上。
导线220可以由金、银、铜和/或它们的合金等的导电材料制成。导线220可以将芯片230的输入输出端231电连接到引线框架210的内部连接端213。
包封层240可以由例如环氧树脂等包封材料形成。包封层240可以包封芯片座211的第一表面211a、固定在第一表面211a上的芯片230、导线220、引线框架210的内部连接端213。包封层240可以将引线框架210的外部连接端215暴露于外部，使得外部连接端215可以与外部电路电连接。包封层240还可以将芯片座211的第二表面211b暴露于外部，从而利用第二表面111b对固定在第一表面211a上的芯片230进行散热。
图5是示出根据本实用新型实施例的图4的封装件的仰视图。
如图5所示，在封装件200的制造工艺中，由毛细现象而渗入到第二表面211b和模具之间的包封材料不会超过槽212而进一步渗入到第二表面211b的由槽212环绕的部分中。具体地讲，在封装件200的制造过程中，由毛细现象而渗入到第二表面211b和模具之间的包封材料可以流入到槽212中，从而被槽212容纳。因此，为了充分地容纳渗入的包封材料，可以优选地将槽212的深度形成为芯片座211的厚度的1/4至1/2，并可以将宽度形成为0.2mm至0.8mm。如图5所示，因为槽212可以容纳渗入到第二表面211b和模具之间的包封材料，所以在封装件200的第二表面211b上形成的毛刺241没有覆盖第二表面211b的由槽212环绕的部分中。因此，可以使得封装件200的散热最大化，并可以改善封装件200的外观，从而有利于随后的诸如标签印刷的工艺。
虽然已经描述了本实用新型的示例性实施例，但是应该理解的是，本实用新型不限于这些示例性实施例，且在如权利要求所保护的本实用新型的精神和范围内，本领域普通技术人员可以进行各种改变和修改。

Claims (8)

1、一种引线框架，其特征在于包括：
芯片座，包括第一表面、与该第一表面相对的第二表面、槽，所述第一表面用于固定芯片，所述第二表面暴露于外部，所述槽环绕形成在所述第二表面的外围；
多个引脚，该多个引脚中的每个引脚包括外部连接端和内部连接端。
2、如权利要求1所述的引线框架，其特征在于，所述槽的深度为所述芯片座的厚度的1/4至1/2，所述槽的宽度为0.2mm至0.8mm。
3、如权利要求1所述的引线框架，其特征在于所述槽通过蚀刻工艺形成。
4、如权利要求1-3中任意一项所述的引线框架，其特征在于所述芯片座和所述多个引脚呈一体。
5、一种封装件，其特征在于包括：
引线框架，该引线框架包括芯片座和多个引脚，所述芯片座包括第一表面、与该第一表面相对的第二表面、槽，所述第二表面暴露于外部，所述槽环绕形成在所述第二表面的外围，所述多个引脚中的每个引脚包括外部连接端和内部连接端；
芯片，以被固定在所述第一表面上，该芯片包括输入输出端；
导线，以用于将所述输入输出端电连接到所述内部连接端；
包封层，以用于包封所述第一表面、固定在所述第一表面上的所述芯片、所述导线、所述内部连接端，并将所述外部连接端和所述第二表面暴露于外部。
6、如权利要求5所述的封装件，其特征在于所述槽的深度为所述芯片座的厚度的1/4至1/2，所述槽的宽度为0.2mm至0.8mm。
7、如权利要求5所述的封装件，其特征在于所述槽通过蚀刻工艺形成。
8、如权利要求5-7中任意一项所述的封装件，其特征在于所述芯片座和所述多个引脚呈一体。
CN2009201524210U 2009-06-05 2009-06-05 引线框架和封装件 Expired - Lifetime CN201421841Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009201524210U CN201421841Y (zh) 2009-06-05 2009-06-05 引线框架和封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009201524210U CN201421841Y (zh) 2009-06-05 2009-06-05 引线框架和封装件

Publications (1)

Publication Number Publication Date
CN201421841Y true CN201421841Y (zh) 2010-03-10

Family

ID=41808502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009201524210U Expired - Lifetime CN201421841Y (zh) 2009-06-05 2009-06-05 引线框架和封装件

Country Status (1)

Country Link
CN (1) CN201421841Y (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102104028A (zh) * 2010-11-05 2011-06-22 南通富士通微电子股份有限公司 半导体塑封体及分层扫描方法
CN103599893A (zh) * 2013-09-12 2014-02-26 宁波康强电子股份有限公司 功率集成电路引线框架原材料的清刷方法
CN109635413A (zh) * 2018-12-07 2019-04-16 郑州云海信息技术有限公司 一种创建球栅阵列bga封装标签的方法及装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102104028A (zh) * 2010-11-05 2011-06-22 南通富士通微电子股份有限公司 半导体塑封体及分层扫描方法
CN102104028B (zh) * 2010-11-05 2012-12-12 南通富士通微电子股份有限公司 半导体塑封体及分层扫描方法
CN103599893A (zh) * 2013-09-12 2014-02-26 宁波康强电子股份有限公司 功率集成电路引线框架原材料的清刷方法
CN109635413A (zh) * 2018-12-07 2019-04-16 郑州云海信息技术有限公司 一种创建球栅阵列bga封装标签的方法及装置
CN109635413B (zh) * 2018-12-07 2022-03-25 郑州云海信息技术有限公司 一种创建球栅阵列bga封装标签的方法及装置

Similar Documents

Publication Publication Date Title
US8735223B2 (en) Semiconductor devices and methods of assembling same
CN102341899B (zh) 具有多种ic封装构造的无引线阵列塑料封装
CN103474406A (zh) 一种aaqfn框架产品无铜扁平封装件及其制作工艺
US10424535B2 (en) Pre-molded leadframe device
CN101312177A (zh) 用于半导体器件的引线框
CN101847626B (zh) 发光装置
JP2010141295A (ja) 基板上シュリンクパッケージ
TWI455258B (zh) 內埋元件封裝結構及製造方法
CN103915405A (zh) 半导体器件和制造半导体器件的方法
CN201421841Y (zh) 引线框架和封装件
CN101740528B (zh) 增进散热的无外引脚式半导体封装构造及其组合
CN106206326B (zh) 用于制造表面安装类型半导体器件的方法以及对应的半导体器件
CN102315135A (zh) 芯片封装及其制作工艺
CN204011394U (zh) 双岛sop封装结构
CN105632943A (zh) 芯片的超薄嵌入式封装方法及封装体
KR20080074468A (ko) 초음파를 이용한 반도체 칩의 표면실장방법
CN104112811B (zh) 一种led的封装方法
CN102468261A (zh) 四方扁平无引脚封装及与其相适应电路板
CN202839732U (zh) 一种led支架及由其制造的led器件
CN102376666B (zh) 一种球栅阵列封装结构及其制造方法
CN106298749B (zh) 发光二极管、电子器件及其制作方法
CN204303804U (zh) 可拆卸、可组装的半导体封装体堆叠结构
CN203521396U (zh) 一种aaqfn框架产品无铜扁平封装件
CN103441080A (zh) 一种芯片正装bga封装方法
JP2013135077A (ja) 半導体パッケージ用基板、半導体パッケージ、およびそれらの製造方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20100310