CN105632943B - 芯片的超薄嵌入式封装方法 - Google Patents
芯片的超薄嵌入式封装方法 Download PDFInfo
- Publication number
- CN105632943B CN105632943B CN201610088006.8A CN201610088006A CN105632943B CN 105632943 B CN105632943 B CN 105632943B CN 201610088006 A CN201610088006 A CN 201610088006A CN 105632943 B CN105632943 B CN 105632943B
- Authority
- CN
- China
- Prior art keywords
- chip
- carrier band
- described matrix
- packing
- ultra
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000012856 packing Methods 0.000 title claims abstract description 30
- 239000011159 matrix material Substances 0.000 claims abstract description 77
- 238000009434 installation Methods 0.000 claims abstract description 28
- 238000004806 packaging method and process Methods 0.000 claims abstract description 21
- 229910000679 solder Inorganic materials 0.000 claims abstract description 14
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 238000000053 physical method Methods 0.000 claims description 4
- 238000001035 drying Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 2
- 238000005260 corrosion Methods 0.000 claims 1
- 230000007797 corrosion Effects 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 6
- 230000008901 benefit Effects 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
Abstract
本发明提供一种芯片的超薄嵌入式封装方法及封装体，所述封装方法包括如下步骤：提供一基体，在所述基体的正面形成至少一个芯片安装窗口及至少一个贯穿所述基体的引脚连接窗口；在所述基体的一背面贴装一导电载带，所述导电载带朝向所述基体的一表面设有载带功能焊盘，所述导电载带的另一表面设置有与所述载带功能焊盘电性导通的载带焊盘，所述载带功能焊盘从所述引脚连接窗口暴露；在所述芯片安装窗口内贴装芯片；穿过所述引脚连接窗口电连接所述芯片表面的焊点与载带功能焊盘；采用一盖板覆盖所述基体具有芯片的表面，形成封装体。本发明的优点在于，能够实现超薄封装，提高产品可靠性、工艺简单且能够对芯片提供更好的保护。
Description
技术领域
本发明涉及芯片封装领域，尤其涉及一种芯片的超薄嵌入式封装方法及封装体。
背景技术
随着集成电路封装技术的不断进步，集成电路的集成度日益提高，功能也越来越丰富，而且对于产品应用领域的要求也越来越苛刻，这就要求集成电路封装企业能开发出新型的封装形式来配合新的需求。
例如在智能卡封装领域，国内及国外市场对智能卡的需求量都非常大，目前，智能卡行业正朝着技术创新的路线发展，新技术不断涌现，新型制造技术也越来越多，许多老的制造技术也不断改进和加强，从而对智能卡的功能和性能的提升要求也不可避免。
传统的智能卡的封装方法(即制作方法)是：首先，用芯片贴装设备将芯片贴装在智能卡的载带上，然后，使用引线键合设备将芯片的功能焊盘与载带的焊盘进行电性连接，之后再对引线键合完的智能卡模块进行注胶或者模塑封装，再将封装好的智能卡模块进行冲切，最后采用制卡设备将智能卡模块制成卡片形式。但是这种封装方法存在许多缺点：如生产成本高，材料成本高，生产工艺复杂，产品可靠性差，生产效率低下、芯片易受损坏等。
随着物联网的发展，越来越需要智能卡封装模块能进行表面贴装，一种解决方案是采用传统的半导体封装形式，如扁平四边无引脚封装，或者芯片尺寸封装等；但是该类封装又难以实现插拔式或者目前的制卡方式。如何能开发出一种封装体，既能适应目前的插拔式应用或者制卡应用，又能进行表面贴装，成为一个所属技术领域亟需解决的技术难题。
发明内容
本发明所要解决的技术问题是，提供一种芯片的超薄嵌入式封装方法及封装体，其能够实现超薄封装，提高产品可靠性、工艺简单且能够对芯片提供更好的保护，且该封装方法及封装体，既能适应目前的插拔式应用或者制卡应用，又能进行表面贴装。
为了解决上述问题，本发明提供了一种芯片的超薄嵌入式封装方法，包括如下步骤：提供一基体；在所述基体的正面形成至少一个芯片安装窗口及至少一个贯穿所述基体的引脚连接窗口；在所述基体的一背面贴装一导电载带，所述导电载带朝向所述基体的一表面设有载带功能焊盘，所述导电载带的另一表面设置有与所述载带功能焊盘电性导通的载带焊盘，所述载带功能焊盘从所述引脚连接窗口暴露；在所述芯片安装窗口内贴装芯片；穿过所述引脚连接窗口电连接所述芯片表面的焊点与载带功能焊盘；采用一盖板覆盖所述基体具有芯片的表面，形成封装体。
进一步，采用物理方法或化学腐蚀的方法形成芯片安装窗口及所述引脚连接窗口。
进一步，所述基体及所述盖板的材料为介电材料。
进一步，所述导电载带采用压合的方法与所述基体背面贴装。
进一步，所述芯片安装窗口贯穿所述基体。
进一步，所述芯片通过导电或非导电胶粘结在所述导电载带朝向所述基体的表面上。
进一步，用电镀或者化学镀的方法，穿过所述引脚连接窗口电连接所述芯片表面的焊点与载带功能焊盘。
进一步，采用印刷导电胶的方法，穿过所述引脚连接窗口电连接所述芯片表面的焊点与载带功能焊盘。
进一步，所述芯片采用导电胶或非导电胶贴装在所述芯片安装窗口内并进行烘干，烘干温度小于200摄氏度。
进一步，所述盖板压合在所述基体表面，压合温度小于200摄氏度。
进一步，在提供基体步骤中，所述基体呈卷状放置，随后续步骤的进行逐渐展开。
本发明还提供一种采用上述的封装方法封装的封装体，包括：一基体；所述基体的正面形成有至少一个芯片安装窗口及至少一个贯穿所述基体的引脚连接窗口；一导电载带，所述导电载带贴装在所述基体的背面，所述导电载带朝向所述基体的一表面设有载带功能焊盘，所述导电载带的另一表面设置有与所述载带功能焊盘电性导通的载带焊盘，所述载带功能焊盘从所述引脚连接窗口暴露；一芯片，贴装在所述芯片安装窗口内，所述芯片表面的焊点与所述载带功能焊盘电连接；一盖板，所述盖板覆盖所述基体具有芯片的表面，以形成封装体。
进一步，所述芯片安装窗口贯穿所述基体，所述芯片贴装在所述导电载带朝向所述基体的表面。
本发明的优点在于，采用简单的工艺，实现超薄封装，封装厚度低于300微米，提高产品可靠性，且该封装结构能够更好地保护芯片，避免芯片受到损害，且该封装方法及封装体，既能适应目前的插拔式应用或者制卡应用，又能进行表面贴装。
附图说明
图1是本发明芯片的超薄嵌入式封装方法的步骤示意图；
图2A～图2L是本发明芯片的超薄嵌入式封装方法的工艺流程图。
图3是本发明基体的初始状态。
具体实施方式
下面结合附图对本发明提供的芯片的超薄嵌入式封装方法及封装体的具体实施方式做详细说明。
图1是本发明芯片的超薄嵌入式封装方法的步骤示意图，参见图1，本发明封装方法包括如下步骤：步骤S10、提供一基体；步骤S11、在所述基体上形成至少一个芯片安装窗口及至少一个贯穿所述基体的引脚连接窗口；步骤S12、在所述基体的一表面贴装一导电载带，所述导电载带朝向所述基体的一表面设有载带功能焊盘，所述导电载带的另一表面设置有与所述载带功能焊盘电性导通的载带焊盘，所述载带功能焊盘从所述引脚连接窗口暴露；步骤S13、在所述芯片安装窗口内贴装芯片；步骤S14、穿过所述引脚连接窗口电连接所述芯片表面的焊点与载带功能焊盘；步骤S15、采用一盖板覆盖所述基体具有芯片的表面，形成封装体。
图2A～图2L是本发明芯片的超薄嵌入式封装方法的工艺流程图。
参见步骤S10、图2A及图2B，提供一基体200。所述基体200可由介电材料制成，如FR4。参见图3，所述基体200呈卷状放置，例如卷绕在一卷轴300上，随后续步骤的进行逐渐展开并进行后续的操作，图中采用虚线框标示的区域为已经进行后续操作的区域。
参见步骤S11、图2C及图2D，在所述基体200的正面形成至少一个芯片安装窗口210及至少一个贯穿所述基体的引脚连接窗口220。在本具体实施方式中，在所述基体200上形成一个芯片安装窗口210及六个贯穿所述基体200的引脚连接窗口220。进一步，所述芯片安装窗口210可以贯穿所述基体200，也可以不贯穿所述基体200，在本具体实施方式中，所述芯片安装窗口210贯穿所述基体200。
本发明芯片的超薄嵌入式封装方法采用物理方法或化学腐蚀的方法形成芯片安装窗口210及所述引脚连接窗口220，所述物理方法包括机械钻孔、激光钻孔等，本发明对此不进行限制。
参见步骤S12、图2E及图2F，在所述基体200的背面贴装一导电载带230，所述导电载带230朝向所述基体的一表面设有载带功能焊盘240，所述导电载带230的另一表面设置有与所述载带功能焊盘240电性导通的载带焊盘250，所述载带功能焊盘240从所述引脚连接窗口220暴露。
所述载带功能焊盘240在后续工艺中与芯片260表面的焊点电连接，在形成封装体后，所述载带焊盘250作为触点面与外部元件进行电连接。在本具体实施方式中，所述导电载带230采用压合的方法与所述基体200的背面贴装。所述导电载带230可以由金属材料制成，例如铜、镍、金。
参见步骤S13、图2G及图2H，在所述芯片安装窗口210内贴装芯片260。若所述芯片安装窗口210不贯穿所述基体200，则所述芯片260贴装在所述所述芯片安装窗口210的底部，若所述芯片安装窗口210贯穿所述基体200，则所述芯片260贴装在所述导电载带230朝向所述基体200的表面上。
所述芯片260通过导电或非导电胶粘结在所述芯片安装窗口210的底部或所述导电载带230朝向所述基体200的表面上。非导电胶可采用环氧树脂等和二氧化硅等填料混合而成；导电胶由金属如锡铅等和助焊剂等混合而成。在所述芯片安装窗口210的底部或所述导电载带230朝向所述基体200的表面上涂覆导电或非导电胶，将所述芯片260置于导电或非导电胶上，在低于200摄氏度烘干，使得芯片260通过导电或非导电胶固定在所述芯片安装窗口210的底部或所述导电载带230朝向所述基体200的表面上。
参见步骤S14、图2I及图2J，穿过所述引脚连接窗口220电连接所述芯片260表面的焊点(附图中未标示)与所述载带功能焊盘240，例如，形成导电条290。所述电连接的方法可以为用电镀或者化学镀的方法，穿过所述引脚连接窗口220电连接所述芯片260表面的焊点与载带功能焊盘240，连接材料为铜或镍或金等；或采用印刷导电胶的方法，穿过所述引脚连接窗口220电连接所述芯片260表面的焊点与载带功能焊盘240，连接材料为银或金等。
参见步骤S15、图2K及图2L，采用一盖板270覆盖所述基体200具有芯片260的表面，形成封装体280。所述盖板270的材料为介电材料，例如FR4。所述盖板270可压合在所述基体200的表面，压合温度低于200摄氏度。
所述基体200及所述盖板270均采用介电材料制成，该介电材料能很好的保护芯片，隔断电气短路，同时具有较高的玻璃化转变温度，可经受表面贴装工艺过程。
在形成封装体280后，根据需要对所述封装体280进行裁切，形成最终的产品。
参见图2K及图2L，本发明采用上述的封装方法封装的封装体包括：一基体200，所述基体200的正面形成有至少一个芯片安装窗口210及至少一个贯穿所述基体的引脚连接窗口220。一导电载带230，所述导电载带230贴装在所述基体200的背面，所述导电载带230朝向所述基体200的一表面设有载带功能焊盘240，所述导电载带230的另一表面设置有与所述载带功能焊盘240电性导通的载带焊盘250，所述载带功能焊盘240从所述引脚连接窗口220暴露。一芯片260，贴装在所述芯片安装窗口210内，所述芯片260表面的焊点与所述载带功能焊盘240可通过一导电条290电连接。一盖板270覆盖所述基体200具有芯片260的表面，以形成封装体280。进一步，，所述芯片安装窗口210贯穿所述基体200，所述芯片260贴装在所述导电载带230朝向所述基体200的表面。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (11)
1.一种芯片的超薄嵌入式封装方法，其特征在于，包括如下步骤：
提供一基体，
在所述基体的正面形成至少一个芯片安装窗口及至少一个贯穿所述基体的引脚连接窗口；在所述基体的一背面贴装一导电载带，所述导电载带朝向所述基体的一表面设有载带功能焊盘，所述导电载带的另一表面设置有与所述载带功能焊盘电性导通的载带焊盘，所述载带功能焊盘从所述引脚连接窗口暴露；
在所述芯片安装窗口内贴装芯片；
穿过所述引脚连接窗口电连接所述芯片表面的焊点与载带功能焊盘；
采用一盖板覆盖所述基体具有芯片的表面，形成封装体。
2.根据权利要求1所述的芯片的超薄嵌入式封装方法，其特征在于，采用物理方法或化学腐蚀的方法形成芯片安装窗口及所述引脚连接窗口。
3.根据权利要求1所述的芯片的超薄嵌入式封装方法，其特征在于，所述基体及所述盖板的材料为介电材料。
4.根据权利要求1所述的芯片的超薄嵌入式封装方法，其特征在于，所述导电载带采用压合的方法与所述基体背面贴装。
5.据权利要求1所述的芯片的超薄嵌入式封装方法，其特征在于，所述芯片安装窗口贯穿所述基体。
6.根据权利要求5所述的芯片的超薄嵌入式封装方法，其特征在于，所述芯片通过导电或非导电胶粘结在所述导电载带朝向所述基体的表面上。
7.根据权利要求1所述的芯片的超薄嵌入式封装方法，其特征在于，用电镀或者化学镀的方法，穿过所述引脚连接窗口电连接所述芯片表面的焊点与载带功能焊盘。
8.根据权利要求1所述的芯片的超薄嵌入式封装方法，其特征在于，采用印刷导电胶的方法，穿过所述引脚连接窗口电连接所述芯片表面的焊点与载带功能焊盘。
9.根据权利要求1所述的芯片的超薄嵌入式封装方法，其特征在于，所述芯片采用导电胶或非导电胶贴装在所述芯片安装窗口内并进行烘干，烘干温度小于200摄氏度。
10.根据权利要求1所述的芯片的超薄嵌入式封装方法，其特征在于，所述盖板压合在所述基体表面，压合温度小于200摄氏度。
11.根据权利要求1所述的芯片的超薄嵌入式封装方法，其特征在于，在提供基体步骤中，所述基体呈卷状放置，随后续步骤的进行逐渐展开。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610088006.8A CN105632943B (zh) | 2016-02-17 | 2016-02-17 | 芯片的超薄嵌入式封装方法 |
| PCT/CN2016/106615 WO2017140138A1 (zh) | 2016-02-17 | 2016-11-21 | 芯片的超薄嵌入式封装方法及封装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610088006.8A CN105632943B (zh) | 2016-02-17 | 2016-02-17 | 芯片的超薄嵌入式封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105632943A CN105632943A (zh) | 2016-06-01 |
| CN105632943B true CN105632943B (zh) | 2018-05-18 |
Family
ID=56047744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610088006.8A Active CN105632943B (zh) | 2016-02-17 | 2016-02-17 | 芯片的超薄嵌入式封装方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105632943B (zh) |
| WO (1) | WO2017140138A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105632943B (zh) * | 2016-02-17 | 2018-05-18 | 上海伊诺尔信息技术有限公司 | 芯片的超薄嵌入式封装方法 |
| CN107612226B (zh) * | 2017-10-31 | 2024-05-03 | 珠海格力电器股份有限公司 | 表面贴装结构、表面贴装方法、电机及表面贴装芯片 |
| CN107995392A (zh) * | 2017-11-28 | 2018-05-04 | 信利光电股份有限公司 | 一种多摄像头模组及其加工方法 |
| CN108012055A (zh) * | 2017-11-28 | 2018-05-08 | 信利光电股份有限公司 | 一种多摄像头模组 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1302455A (zh) * | 1998-05-07 | 2001-07-04 | 美国3M公司 | 层叠的集成电路封装 |
| CN101315939A (zh) * | 2007-05-30 | 2008-12-03 | 育霈科技股份有限公司 | 具有晶粒接收开孔的芯片尺寸影像传感器及其制造方法 |
| CN101752338A (zh) * | 2008-12-11 | 2010-06-23 | 三星电子株式会社 | 球栅阵列封装结构及其封装工艺 |
| CN102903682A (zh) * | 2011-07-28 | 2013-01-30 | 株式会社吉帝伟士 | 半导体器件、通过垂直层叠半导体器件配置的半导体模块结构及其制造方法 |
| CN103779319A (zh) * | 2012-10-19 | 2014-05-07 | 英飞凌科技股份有限公司 | 具有集成天线的半导体封装及其形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013002938A (ja) * | 2011-06-16 | 2013-01-07 | Seiko Epson Corp | センサーデバイス、およびその製造方法 |
| CN105632943B (zh) * | 2016-02-17 | 2018-05-18 | 上海伊诺尔信息技术有限公司 | 芯片的超薄嵌入式封装方法 |
-
2016
- 2016-02-17 CN CN201610088006.8A patent/CN105632943B/zh active Active
- 2016-11-21 WO PCT/CN2016/106615 patent/WO2017140138A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1302455A (zh) * | 1998-05-07 | 2001-07-04 | 美国3M公司 | 层叠的集成电路封装 |
| CN101315939A (zh) * | 2007-05-30 | 2008-12-03 | 育霈科技股份有限公司 | 具有晶粒接收开孔的芯片尺寸影像传感器及其制造方法 |
| CN101752338A (zh) * | 2008-12-11 | 2010-06-23 | 三星电子株式会社 | 球栅阵列封装结构及其封装工艺 |
| CN102903682A (zh) * | 2011-07-28 | 2013-01-30 | 株式会社吉帝伟士 | 半导体器件、通过垂直层叠半导体器件配置的半导体模块结构及其制造方法 |
| CN103779319A (zh) * | 2012-10-19 | 2014-05-07 | 英飞凌科技股份有限公司 | 具有集成天线的半导体封装及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017140138A1 (zh) | 2017-08-24 |
| CN105632943A (zh) | 2016-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105632943B (zh) | 芯片的超薄嵌入式封装方法 | |
| MXPA02009625A (es) | Aparato para encapsular productos semiconductores sin patillas que tienen una tapa metodo de encapsulado. | |
| CN103474406A (zh) | 一种aaqfn框架产品无铜扁平封装件及其制作工艺 | |
| KR20030085993A (ko) | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 | |
| CN105977231A (zh) | 复合焊球、半导体封装、半导体装置及制造方法 | |
| CN108695269A (zh) | 半导体装置封装及其制造方法 | |
| KR101085185B1 (ko) | 회로 기판 구조, 패키징 구조 및 이들의 제조 방법 | |
| CN206282838U (zh) | 无源器件与有源器件的集成封装结构 | |
| CN206532771U (zh) | 散热型半导体器件 | |
| KR101474189B1 (ko) | 집적회로 패키지 | |
| CN206774530U (zh) | 用于双基岛封装电路的引线框架 | |
| CN206774529U (zh) | 双基岛封装电路 | |
| CN102709199B (zh) | 包覆基板侧边的模封阵列处理方法 | |
| CN105355567B (zh) | 双面蚀刻水滴凸点式封装结构及其工艺方法 | |
| CN108630626A (zh) | 无基板封装结构 | |
| CN105552044B (zh) | 表面安装型电阻桥的封装结构和封装工艺 | |
| CN105206594B (zh) | 单面蚀刻水滴凸点式封装结构及其工艺方法 | |
| CN205211727U (zh) | 一种指纹识别多芯片封装结构 | |
| CN209232767U (zh) | 一种新型半导体封装结构 | |
| CN208207884U (zh) | 一种电子标签 | |
| CN105590904A (zh) | 一种指纹识别多芯片封装结构及其制备方法 | |
| CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
| CN217334014U (zh) | 半导体器件 | |
| CN203521396U (zh) | 一种aaqfn框架产品无铜扁平封装件 | |
| CN108109973A (zh) | 芯片封装结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190619 Address after: Room 301, Room 3, Building 2, No. 3576 Zhaolou Road, Minhang District, Shanghai, 201112 Patentee after: Shanghai Inore Information Electronics Co.,Ltd. Address before: Room 1001, No. 1628 Suzhao Road, Minhang District, Shanghai 201100 Patentee before: SHANGHAI ETERNAL INFORMATION TECHNOLOGY Co.,Ltd. |
|
| CP03 | Change of name, title or address |
Address after: Room 301, Room 3, Building 2, No. 3576 Zhaolou Road, Minhang District, Shanghai, 201112 Patentee after: Lianxin (Shanghai) Microelectronics Technology Co.,Ltd. Country or region after: China Address before: Room 301, Room 3, Building 2, No. 3576 Zhaolou Road, Minhang District, Shanghai, 201112 Patentee before: Shanghai Inore Information Electronics Co.,Ltd. Country or region before: China |