CN217334014U - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN217334014U
CN217334014U CN202220516805.1U CN202220516805U CN217334014U CN 217334014 U CN217334014 U CN 217334014U CN 202220516805 U CN202220516805 U CN 202220516805U CN 217334014 U CN217334014 U CN 217334014U
Authority
CN
China
Prior art keywords
lead
leads
block
semiconductor device
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220516805.1U
Other languages
English (en)
Inventor
F·V·丰塔纳
D·M·贝内利
J·S·塔利多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
STMicroelectronics lnc USA
Original Assignee
STMicroelectronics SRL
STMicroelectronics lnc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from IT102021000005759A external-priority patent/IT202100005759A1/it
Application filed by STMicroelectronics SRL, STMicroelectronics lnc USA filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of CN217334014U publication Critical patent/CN217334014U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

本公开的实施例涉及半导体器件。一种半导体器件，包括：引线框架，其具有管芯焊盘和围绕管芯焊盘的导电的引线的阵列，引线具有背离管芯焊盘的远端以及在引线的上表面中的凹陷部分；至少一个半导体芯片，其被布置在管芯焊盘处；弹性材料块，在上表面上并且填充引线的凹陷部分；以及绝缘包封，在布置在引线框架上的至少一个半导体芯片上；其中弹性材料块在凹陷部分处被夹在绝缘包封与引线的远端之间，弹性材料块促进引线在远端处的柔性。利用本公开的实施例有利地有助于增加引线柔性。

Description

半导体器件
技术领域
本说明书涉及半导体器件。
一个或多个实施例可以有利地被应用于用于汽车和消费大众市场的半导体器件。
背景技术
所谓的绝缘金属基板(IMS)经常被用来代替常规的印刷电路板(PCB)以作为绝缘金属卡(IMC)，用于需要通过半导体器件封装件散热的应用领域，例如汽车行业。
需要注意的是，诸如IMS上的四平无引线(QFN)模块之类的封装件可以表现出较高的热膨胀系数(CTE)，并且产生传递到QFN模块焊接接点的高应力。薄有机层不足以缓解压力。
因此，大型QFN模块(例如7x7 mm或10x10 mm)可能无法满足可靠性标准(在BLR/热循环或热冲击和卡弯曲时的焊接接点故障)。
这表明，应使用四平封装件(QFP)模块代替QFN模块，这继而可能导致电路板上占用更大的空间。
本领域需要解决前述讨论的问题。
实用新型内容
本公开的目的是提供一种半导体器件，以至少部分地解决现有技术中存在的上述问题。
本公开的一方面提供了一种半导体器件，包括：引线框架，其具有管芯焊盘和围绕所述管芯焊盘的导电的引线的阵列，所述引线具有背离所述管芯焊盘的远端以及在所述引线的上表面中的凹陷部分；至少一个半导体芯片，其被布置在所述管芯焊盘处；弹性材料块，在所述上表面上并且填充所述引线的所述凹陷部分；以及绝缘包封，在布置在所述引线框架上的所述至少一个半导体芯片上；其中所述弹性材料块在所述凹陷部分处被夹在所述绝缘包封与所述引线的所述远端之间，所述弹性材料块促进所述引线在所述远端处的柔性。
根据一个或多个实施例，其中所述凹陷部分包括在所述远端中的槽。
根据一个或多个实施例，其中所述槽在所述引线的侧表面处开放。
根据一个或多个实施例，其中所述凹陷部分包括所述引线框架的半蚀刻部分。
根据一个或多个实施例，其中所述弹性材料块未被设置在所述引线的侧面。
根据一个或多个实施例，其中所述弹性材料块被设置在所述引线的侧面。
根据一个或多个实施例，其中所述弹性材料块具有的弹性模量在2MPa附近。
根据一个或多个实施例，半导体器件还包括在所述至少一个半导体芯片与所述上表面处的引线的接合区域之间的电接合。
根据一个或多个实施例，半导体器件还包括在所述引线的与所述上表面相对的下表面处的电镀区域。
利用本公开的实施例有利地有助于增加引线柔性。
附图说明
现在将参考附图仅以示例的方式描述一个或多个实施例，其中：
图1是安装在绝缘金属卡(IMC)上的常规四方扁平无引线(QFN)封装件的示例性布置，
图2是可以在根据本说明的实施例中使用的引线框架的横截面图，
图3是大致沿图3中箭头III的放大透视图，
图4和图5示出了根据本描述的实施例中可能的方法步骤，
图6是大致沿图5中箭头VI的放大透视图，
图7和图8示出了根据本描述的实施例中可能的方法步骤，
图9是大致沿图8中箭头IX的透视图，
图10是图8中箭头X的放大图，
图11示出了根据本描述的实施例中可能的方法步骤，
图12A、图12B和图12C是根据本描述的实施例中的方法步骤中的可能变型的图示，
图13是透视图，图示了图12A至图12C的变型的可能结果，
图14A至图14L是根据本描述的实施例中方法步骤的另一可能序列的说明，
图15和图16是根据本描述的实施例的可能特征的说明性图，以及
图17和图18说明了根据本描述的实施例的可能不同特征。
应当理解，为了简单和易于解释，不同的附图可能不会以相同的比例绘制。
具体实施方式
在接下来的描述中，说明了一个或多个具体细节，旨在提供对本描述的实施例的示例的深入理解。可以在没有一个或多个特定细节的情况下，或者使用其他方法、组件、材料等来获得实施例。在其他情况下，未详细说明或描述已知结构、材料或操作，以便不会模糊实施例的某些方面。
在本描述的框架内对“实施例”或“一个实施例”的引用旨在指示在至少一个实施例中包含关于该实施例描述的特定配置、结构或特征。因此，在本说明书的一个或多个要点中可能出现的诸如“在一个实施例中”或“在一实施例中”之类的短语不一定指同一个实施例。
此外，特定构象、结构或特征可以在一个或多个实施例中以任何适当方式组合。
本文使用的标题/参考文献仅为方便而提供，因此不定义保护范围或实施例的范围。
应当理解，除非上下文另有指示，否则在整个附图中用类似的附图标记指示类似的部件或元件，并且为了简洁起见，将不对每个附图重复详细描述。
在与绝缘金属卡(IMC)连接时，四平无引线(QFN)模块可能遇到的一个缺点与卡材料有关。为了实现高热功率耗散，需要使用厚卡，例如铜制成的、具有一层薄电介质的厚卡。
图1是此类布置的示例，包括安装在IMC 100上的QFN封装件10，IMC 100具有分层结构，包括基底铜层(1100H1/2)102、介电层104、顶部铜层106和焊接掩模108，在焊接掩模108中形成了焊盘BP，以便于为封装件10提供焊接接头110。
如此厚的铜卡不可避免地表现出高热膨胀系数(CTE)和高应力，这些应力通过QFN封装件10传输到焊接接点110。薄的有机层104不足以缓解应力。
例如，在QFN 7x7模块上执行的板级可靠性(BLR)模拟结果显示，与FR4多层板上QFN 7x7的1368个周期相比，QFN 7x7模块的寿命可能下降到最大279个周期。
解决这些问题的一种方法可以涉及使用具有能够缓解热机械应力的柔性触点的薄四平封装件(TQFP)模块。
另一种方法可以涉及使用带有较厚PCB插入器的铜卡来缓解应力。
这些方法也有缺点。例如：与QFN相比，TQFP封装可能占用更多的卡空间；而较厚的PCB插入器可以不必要地增加卡的成本。
总结：如图1所示，与多层PCB卡组件相比，组装在IMS铜卡100上的QFN封装件10具有(更)差的板上温度循环(TCoB)性能；并且“关键”焊接接点110可能最终位于封装件拐角处，因为QFN封装件中的拐角引线设计有助于改善关键焊接接点的TCoB可靠性。
现在参考图2，一个或多个实施例可以涉及提供(在半导体器件封装件中，例如10)半蚀刻引线框架12。
目前使用的名称引线框架(或引线框)(例如，参见美国专利和商标局的USPC统一词汇表)指示提供用于半导体芯片或管芯的支撑(在管芯焊盘或挡板处，12A)，以及将半导体芯片或管芯以及电引线12B耦合到其他电气部件或触点的金属框架。
基本上，引线框架12包括导电构造(引线)12B的阵列，其从外围位置在半导体芯片或管芯的方向上向内延伸，从而从在其上附接有至少一个半导体芯片或管芯的管芯焊盘12A形成导电构造的阵列。
否则应理解，适用于QFN封装件的“无引线”规范与其中包括引线的引线框架的提供并不矛盾：事实上，QFN封装件的关键特征在于，其中的引线不会从封装件径向突出，这样(四)封装件就不会有从其突出的“引线”。
如图3的放大局部视图所示，在一个或多个实施例中，引线框架中的外部引线12B具有在其远端附近形成的槽(凹陷、开口)120B。这些槽120B可以在经由常规蚀刻工艺从诸如铜的材料的薄片或卷盘形成引线框架12期间提供。
采用蚀刻技术中的当前语言，槽120B可以被称为引线框架材料中的“半蚀刻”。然而，这并不一定意味着槽120B的深度等于引线框架12厚度的一半。
此外应了解，从图2开始的附图可以指同时制造在“分割”步骤中最终分割的多个器件10。
如图4所示，像10这样的半导体器件以本领域技术人员所知的方式包括一个或多个半导体芯片或管芯14，这些芯片或管芯14布置(经由管芯附接材料附接)在引线框架12的管芯焊盘12A上。
引线框架12B中的引线12B与半导体芯片或芯片14的电耦合可以经由在芯片或管芯14周围形成引线接合图案16的导线实现。
然后，通过在引线框架12和附接在其上的半导体芯片14(加上引线接合图案16)上模制诸如环氧树脂等化合物形成的绝缘包封18，可以完成器件封装件。
在一个或多个实施例中，如图7所示的步骤或动作在图5和图6所示的步骤或动作之前，其中低弹性模量(LEM)材料1200被分配到槽120B中。
弹性模量(或弹性模量)是一物理实体——以Nm2或Pa为单位测量，即使经常使用兆帕(MPa或N/mm2)或千兆帕(GPa或kN/mm2)——它表示物体或物质因应力而变形(弹性，即非永久)的抵抗力。因此，较硬的材料具有较高的弹性模量，较软的材料具有较低的弹性模量。
在一个或多个实施例中，改性聚氨基甲酸衍生物材料，商业名称为DELO DUALBONDBS3770，由DELO DUALBOND BS3770 DELO Industrie Klebstoffe GmbH&Co.KGaA提供，地址：KGaA of Gewerbegebiet
Figure BDA0003541170120000061
DELO-Allee 1,86949Windach，德国-(见delo-adhesives.com)并且具有杨氏模量接近(即+/-3-5％)2MPa(流变仪|400nm|200mW/cm2|10s|加|150℃|40min)足以用作弹性材料块1200。
表现出类似性能的其他材料，以及更一般地，本领域技术人员认为在本文考虑的使用环境中具有低弹性模量(即在压力下容易变形)的弹性材料的其他材料，可以在实施例中令人满意地使用。
可能的替代材料示例包括美国新泽西州哈肯萨克市Master Bond Inc.提供的指定为Master Bond Supreme 10HT环氧绝缘接合剂的材料(见masterbond.com)或托灵顿市Dymax公司提供的指定为Dymax9037F丙烯酸绝缘接合剂的材料，CT06790美国(见dymax.com)
上述材料可以经由如图5中N所示的分配针充分应用于槽120B，然后经由例如紫外线(UV)固化执行固化。
如图6所示，材料1200的厚度可以为0.1-0.2mm，并且提供一种衬垫或内衬，覆盖引线12B(在其远端)的前表面或顶表面，以及可能的侧面——参见图17和图18，稍后讨论。
如图7所示，绝缘包封18是通过在引线框架12和附接在其上的(一个或多个)半导体芯片14(加上引线接合图案16)以及材料1200上模制环氧树脂等化合物而形成的。
如果没有提前完成，材料1200的聚合(固化)可以与绝缘包封18的固化一起完成(例如以170℃的温度)。
图8是在BE处应用的(或常规的)背面蚀刻以及引线12B处的底部电镀区域24在顶部接合区域之前停止的可能性(见图9和图10)的示例。需要注意的是，背面蚀刻没有达到填充槽120B的材料1200。
图11是导致形成单个(例如QFN)封装件10的常规分割步骤(例如通过刀片B执行)的示例。
否则，本领域技术人员将理解，图3至图11的步骤或动作的顺序仅在以下方面是示例性的：所示的一个或多个步骤可以省略和/或由其他步骤代替；可以添加其他步骤；以及一个或多个步骤可以以不同于所示顺序的顺序执行。
现在将结合图12A、图12B、图12C和图13以及图14A至图14L和图15和图16讨论实施例的各种这样的可能替代方案。
为了简单和易于理解，除非上下文另有说明，否则已经结合图1至图11讨论的部件或元件等部件或元件在以下附图中用类似的附图标记表示，为了简洁起见，将不重复详细描述。
为简单起见，图1至图11中可能说明的某些细节可能不会在下图中重现。
图12A、图12B和图12C中例示的步骤考虑了在引线框架12的背面或底侧形成的半切12C(以本身已知的方式-图12A)(为简单起见，仅在图的中心部分例示)，然后在120C处(同样常规-图12B)电镀，在分割后(图12C)，电镀焊料可湿性引线侧面变得可用，如图13所示。
图14A至图14L是将一个或多个实施例应用于带胶带制造工艺的(其他常规)QFN的可能性的示例。
本领域技术人员将再次认识到，图14A至14L的步骤顺序仅在以下方面是示例性的：所示的一个或多个步骤可以省略和/或由其他步骤代替；可以添加其他步骤；一个或多个步骤可以不同于图示顺序的顺序执行。
图14A至图14L的步骤包括：
图14A—在引线框架12的支撑带T上提供“半蚀刻”槽或槽口120B(同样，这并不一定意味着槽120B的深度等于引线框架12厚度的一半)；
图14B—芯片或管芯14附接在引线框架上；引线接合16，提供在芯片或管芯14与引线框架12的引线12B之间接合；
图14C—在槽或槽口120B处分配的低弹性模量材料1200；
图14D—包装模塑材料18模塑；
图14E—胶带T已移除；
图14F—将图14E的组件翻转(上下颠倒)；
图14G—在与接合区域相对应的接触引线部分上涂抹水溶性掩模(例如，通过喷射打印，如JP所示)；
图14H—在12C处的半切(另见图12A)；
图14I—在120C处的镀锡(另见图12B)；
图14J—去除水溶性掩模；
图14K—分割(刀片B)；和
图14L—在引线12B的远端处提供具有柔性扁平触点的单个器件封装件10(例如QFN)。
如图15和图16所示，嵌入在引线12B与模塑材料18之间的低弹性模量材料1200有效地缓解了由于在模块10与基板100(例如，IMS卡)之间的(高)CTE不匹配而产生的热机械应力，否则该热机械应力会转移到焊接接点110。
低弹性模量材料1200有助于模块的某种密封效果，这是由于改善了对基板材料(例如铜)的附着力，这可以通过与模塑材料14的化学兼容性和/或槽120B的设计进一步改善。
在后一方面，图17和图18是导致由低弹性模量材料1200提供的“软”衬垫或焊盘延伸的可能性的示例：(仅)在引线12B(图17)的顶部或前表面，即与焊接接点110和基板100相对的表面；以及(也)在引线12B的侧面(图18)，从而提供某种槽形衬垫或焊盘，用于容纳引线12B。
基于有限元分析(FEA)建模的温度循环TC(-40/+125C)的标准化焊料寿命模拟结果表明，当应用于QFNmr 10x10mm封装件时，如图17和18所示的带有柔性触点的封装件可使焊料寿命增加近17％和42％。
本文例示的方法可以包括：
将至少一个半导体芯片(例如，14)布置在引线框架(例如，12)的(第一)表面上，其中至少一个半导体芯片布置在引线框架的管芯焊盘(例如，12A)处，并且引线框架在管芯焊盘周围具有导电引线(例如，12B)阵列，阵列中的引线具有背离管芯焊盘的远端以及阵列中引线的远端处引线框架的所述(第一)表面的凹陷部分(例如，120B)；
在阵列中引线远端的所述凹陷部分形成(例如，N)弹性材料块(例如，1200)；以及
将布置在引线框架上的至少一个半导体芯片的绝缘包封(例如，18)模制到布置在引线框架上的至少一个半导体芯片上，其中弹性材料块在所述凹陷部分被夹在绝缘包封与阵列中引线的远端之间，其中所述弹性材料块促进所述引线在所述远端的柔韧性。
如本文所示的方法可以包括将在所述远端中的凹陷部分形成为槽。
在本文举例说明的方法中，所述槽可以在引线框架的所述(第一)表面处开放。
在本文举例说明的方法中，所述凹陷部分可以包括引线框架的半蚀刻部分。
本文例示的方法可包括：
仅在引线框架的所述表面处在阵列中的引线远端的所述凹陷部分处形成弹性材料块(例如，见图17)；或
在引线框架的所述表面和所述引线的侧面二者处在阵列中的引线远端的所述凹陷部分形成弹性材料块(例如，见图18)。
在本文例示的方法中，所述弹性材料块可以具有低弹性模量，即基本上可以由低弹性模量材料组成，可选地弹性模量在2MPa附近。
对于以可流动(熔融)状态应用并且随后固化的材料，例如可固化(可聚合)树脂材料，弹性模量和杨氏模量值旨在指固化(聚合)后的材料。
如本文所示的方法可以包括：
在所述引线框架的所述(第一)表面处在所述至少一个半导体芯片与阵列中的引线的接合区域之间提供电接合图案(例如，16)；和
在与所述(第一)表面相对的引线框架的第二表面处提供电镀区域(例如，图9中的24)，所述电镀区域位于阵列中引线的远端，并且在引线框架的所述(第一)表面处的阵列中引线的所述接合区域之前停止。
如本文所例示的器件(例如10)可以包括：
布置在引线框架(例如，12)表面处的至少一个半导体芯片(例如，14)，其中至少一个半导体芯片布置在引线框架的管芯焊盘(例如，12A)处，并且引线框架在管芯焊盘周围具有导电引线(例如，12B)阵列，阵列中的引线具有背离管芯焊盘的远端以及阵列中的引线远端处的引线框架的所述表面的凹陷部分(例如，120B)；
在阵列中的引线远端的所述凹陷部分形成的弹性材料块(例如，1200)；以及
布置在引线框架上的至少一个半导体芯片的绝缘包封(例如，18)，其中弹性材料块在所述凹陷部分被夹在绝缘包封与的阵列中的引线远端之间，其中所述弹性材料块促进所述引线在所述远端的柔韧性。
在如本文所示的器件中，所述凹陷部分可以包括在所述远端中的槽，可选地，在引线框架的所述表面上开口的槽。
在如本文所示的器件中，所述凹陷部分可以包括引线框架的半蚀刻部分。
如本文所示的器件可以包括：
仅在引线框架的所述表面处在阵列中的引线远端的所述凹陷部分形成的弹性材料块(例如，见图17)；或
在阵列中引线远端的所述凹陷部分形成的弹性材料块，包括引线框架的所述表面和所述引线的侧面二者(例如，见图18)。
在如本文所示的器件中，所述弹性材料块可以具有低弹性模量，即基本上可以由低弹性模量材料组成，可选地，弹性模量在2MPa附近。
如前所述，对于以可流动(熔融)状态涂覆然后固化的材料，例如可固化(可聚合)树脂材料，弹性模量和杨氏模量值指的是固化(聚合)后的材料。
如本文所示的器件可以包括：
在至少一个半导体芯片和引线框架的所述(第一)表面处的阵列中的引线的接合区域之间的电接合图案(例如，16)；和
与所述(第一)表面相对的引线框架(12)的(第二)表面上的电镀区域(例如24)，所述电镀区域位于阵列中的引线远端，并且在引线框架的所述(第一)表面处的阵列中的引线的所述接合区域之前停止。
一个或多个实施例可以涉及一种方法。
一个或多个实施例可以涉及相应的半导体产品。
一个或多个实施例可以涉及有助于增加引线柔性的QFN制造方法。
在一个或多个实施例中，在引线与引线端部的模塑件之间插入低弹性模量质量块。
一个或多个实施例有助于在绝缘金属基板(IMS)上使用大型QFN封装件(例如10x10 mm)。
本领域技术人员将理解，尽管可以结合QFN封装件实现特别有利的结果，但本文所讨论的实施例不限于结合QFN封装件使用。
本公开的一方面提供了一种方法，包括：将至少一个半导体芯片布置在引线框架的管芯焊盘处，引线框架包括有围绕管芯焊盘的引线的阵列，引线具有背离管芯焊盘的远端以及在引线的上表面中的凹陷部分；将弹性材料块形成在上表面上并且填充引线的凹陷部分；以及将绝缘包封模制到布置在引线框架上的至少一个半导体芯片上；其中弹性材料块在凹陷部分处被夹在绝缘包封与引线的远端之间，弹性材料块促进引线在远端处的柔性。
根据一个或多个实施例，方法包括将在远端中的凹陷部分形成为槽。
根据一个或多个实施例，其中槽在引线的侧表面开放。
根据一个或多个实施例，其中凹陷部分包括引线框架的半蚀刻部分。
根据一个或多个实施例，方法还包括：在引线框架的下表面处执行蚀刻以限定引线，并且其中蚀刻不是在与凹陷部分的位置相对的下表面处被执行的。
根据一个或多个实施例，其中形成弹性材料块包括不在引线的侧面设置弹性材料块。
根据一个或多个实施例，其中形成弹性材料块包括在引线的侧面设置弹性材料块。
根据一个或多个实施例，其中弹性材料块具有的弹性模量在2MPa附近。
根据一个或多个实施例，方法还包括：将至少一个半导体芯片电接合到引线的上表面处的接合区域。
根据一个或多个实施例，方法还包括：在引线的与上表面相对的下表面处设置电镀区域。
在不损害基本原则的情况下，细节和实施例可以仅就通过示例描述的内容而变化，甚至显著变化，而不偏离保护范围。
权利要求是本文提供的实施例技术教学的组成部分。
保护范围由所附权利要求确定。

Claims (9)

1.一种半导体器件，其特征在于，包括：
引线框架，其具有管芯焊盘和围绕所述管芯焊盘的导电的引线的阵列，所述引线具有背离所述管芯焊盘的远端以及在所述引线的上表面中的凹陷部分；
至少一个半导体芯片，其被布置在所述管芯焊盘处；
弹性材料块，在所述上表面上并且填充所述引线的所述凹陷部分；以及
绝缘包封，在布置在所述引线框架上的所述至少一个半导体芯片上；
其中所述弹性材料块在所述凹陷部分处被夹在所述绝缘包封与所述引线的所述远端之间，所述弹性材料块促进所述引线在所述远端处的柔性。
2.根据权利要求1所述的半导体器件，其特征在于，所述凹陷部分包括在所述远端中的槽。
3.根据权利要求2所述的半导体器件，其特征在于，所述槽在所述引线的侧表面处开放。
4.根据权利要求1所述的半导体器件，其特征在于，所述凹陷部分包括所述引线框架的半蚀刻部分。
5.根据权利要求1所述的半导体器件，其特征在于，所述弹性材料块未被设置在所述引线的侧面。
6.根据权利要求1所述的半导体器件，其特征在于，所述弹性材料块被设置在所述引线的侧面。
7.根据权利要求1所述的半导体器件，其特征在于，所述弹性材料块具有的弹性模量在2MPa附近。
8.根据权利要求1所述的半导体器件，其特征在于，还包括在所述至少一个半导体芯片与所述上表面处的引线的接合区域之间的电接合。
9.根据权利要求8所述的半导体器件，其特征在于，还包括在所述引线的与所述上表面相对的下表面处的电镀区域。
CN202220516805.1U 2021-03-11 2022-03-10 半导体器件 Active CN217334014U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IT102021000005759 2021-03-11
IT102021000005759A IT202100005759A1 (it) 2021-03-11 2021-03-11 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US17/688,013 US20220293498A1 (en) 2021-03-11 2022-03-07 Method of manufacturing semiconductor devices and corresponding semiconductor device
US17/688,013 2022-03-07

Publications (1)

Publication Number Publication Date
CN217334014U true CN217334014U (zh) 2022-08-30

Family

ID=82999922

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210234457.3A Pending CN115083923A (zh) 2021-03-11 2022-03-10 制造半导体器件的方法和相应的半导体器件
CN202220516805.1U Active CN217334014U (zh) 2021-03-11 2022-03-10 半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210234457.3A Pending CN115083923A (zh) 2021-03-11 2022-03-10 制造半导体器件的方法和相应的半导体器件

Country Status (1)

Country Link
CN (2) CN115083923A (zh)

Also Published As

Publication number Publication date
CN115083923A (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
KR100460063B1 (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
US6387732B1 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US7714455B2 (en) Semiconductor packages and methods of fabricating the same
JP2972096B2 (ja) 樹脂封止型半導体装置
KR100283299B1 (ko) 플라스틱캡슐화반도체장치및그의제조방법
US20050110127A1 (en) Semiconductor device
CN217334014U (zh) 半导体器件
JP5425637B2 (ja) 集積回路パッケージおよび集積回路パッケージにおいて熱を放散させるための方法
EP3428962B1 (en) Semiconductor device and method for manufacturing semiconductor device
US20220293498A1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
JPH08236560A (ja) 半導体集積回路装置およびその製造方法
JP4840305B2 (ja) 半導体装置の製造方法
KR20000035215A (ko) 반도체 장치 및 그 제조 방법
JPH09312372A (ja) 半導体装置の製造方法
JPH02181956A (ja) 半導体装置
JP2005522028A (ja) 半導体デバイスのパッケージング・システム
JP2001127234A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
KR200167587Y1 (ko) 반도체 패캐이지
JP3606440B2 (ja) 半導体装置
CN115332210A (zh) 封装体及其封装方法
TW432646B (en) Manufacturing method for semiconductor chip packaging structure with no outer leads
JP2001053212A (ja) Ｉｃパッケージおよびその製造方法
KR20090076618A (ko) 하이 핀 구조의 반도체 패키지 장치 및 그 제조 방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant