JPH08236560A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JPH08236560A
JPH08236560A JP4151395A JP4151395A JPH08236560A JP H08236560 A JPH08236560 A JP H08236560A JP 4151395 A JP4151395 A JP 4151395A JP 4151395 A JP4151395 A JP 4151395A JP H08236560 A JPH08236560 A JP H08236560A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
semiconductor integrated
element mounting
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4151395A
Other languages
English (en)
Inventor
Taku Kikuchi
卓 菊池
Takayuki Uda
隆之 宇田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4151395A priority Critical patent/JPH08236560A/ja
Publication of JPH08236560A publication Critical patent/JPH08236560A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 素子搭載基板の信頼性の向上を図る樹脂封止
形の半導体集積回路装置およびその製造方法を提供す
る。 【構成】 半導体素子１を搭載する素子搭載基板２と、
素子搭載基板２上に設けられかつ樹脂封止時に樹脂成形
を行う金型のクランプ部に接触するダム部材である緩衝
部材４とからなるＰＧＡタイプの半導体集積回路装置で
あり、素子搭載基板２の裏面にはその内部配線と接続さ
れた複数個のリードピン５が取り付けられ、半導体素子
１およびその周辺部の樹脂封止時に、前記金型による圧
力が緩衝部材４を介して素子搭載基板２に加えられる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置お
よびその製造技術に関し、特に、樹脂によって封止を行
う半導体集積回路装置およびその製造方法に関するもの
である。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】電子機器やコンピュータの小形化、軽量化
あるいは高性能化などに伴い、実装する半導体集積回路
装置における信号の高速化や配線の高集積化が要求され
ている。
【０００４】そこで、前記要求に対応する半導体集積回
路装置の一例として、ＰＧＡ（PinGrid Array）やＢＧ
Ａ（Ball Grid Array)と称される樹脂封止型の半導体集
積回路装置が知られている。
【０００５】前記ＰＧＡはリードピンを素子搭載基板で
ある多層のプラスチック基板に挿入あるいは素子搭載基
板の表面に接着し、リードピンと半導体素子との接続を
素子搭載基板を介して行うものである。
【０００６】また、前記ＢＧＡはリードピンの代わり
に、半田や金などによって形成されたボール電極を素子
搭載基板に接続し、ボール電極と半導体素子との接続を
素子搭載基板を介して行うものである。
【０００７】これらの半導体集積回路装置では、半導体
素子と素子搭載基板との電気的接続を行った後、さらに
半導体素子および素子搭載基板との接続部を樹脂などに
よって封止している。
【０００８】なお、前記ＰＧＡについては、例えば、日
経ＢＰ社発行「実践講座ＶＬＳＩパッケージング技術
（上）」１９９３年５月３１日発行、香山晋、成瀬邦彦
（監）、８０〜８２頁に記載されている。
【０００９】
【発明が解決しようとする課題】ところが、前記した技
術における樹脂封止の工程では、素子搭載基板と金型と
の隙間からの封止樹脂の漏出を防ぐため、金型によって
素子搭載基板をクランプする際の圧力を高くしている。
【００１０】その結果、素子搭載基板における配線の変
形や断線、または素子搭載基板の破損が問題とされる。
【００１１】そこで、本発明の目的は、素子搭載基板の
信頼性の向上を図る樹脂封止形の半導体集積回路装置お
よびその製造方法を提供することにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１４】すなわち、本発明による半導体集積回路装
置は、半導体素子を搭載する素子搭載基板と、前記素子
搭載基板上に設けられかつ樹脂封止時に樹脂成形を行う
金型のクランプ部に接触する緩衝部材とを有し、樹脂封
止時の前記金型による圧力が前記緩衝部材を介して前記
素子搭載基板に加えられるものである。
【００１５】また、本発明による半導体集積回路装置の
緩衝部材は、粘着性を有しかつ細巾の絶縁性シートによ
って形成されたダム部材である。
【００１６】さらに、本発明による半導体集積回路装置
の素子搭載基板は、セラミックス材によって形成されて
いるものである。
【００１７】なお、本発明による半導体集積回路装置の
緩衝部材は、熱硬化性樹脂または熱可塑性樹脂を布基材
に含浸させて形成した部材である。
【００１８】また、本発明による半導体集積回路装置の
製造方法は、素子搭載基板上において、樹脂封止時に金
型のクランプ部と接触する箇所に緩衝部材を設け、前記
素子搭載基板上に半導体素子を搭載し、樹脂封止を行う
際に、前記金型のクランプ部と前記緩衝部材とを接触さ
せた後、前記金型によって、前記緩衝部材を介して前記
素子搭載基板に圧力を加え、前記素子搭載基板と前記金
型と前記緩衝部材とによって密閉された領域に封止樹脂
を流し込み、硬化することによって前記半導体素子およ
びその周辺部を封止するものである。
【００１９】
【作用】上記した手段によれば、半導体素子を搭載する
素子搭載基板と、素子搭載基板上に設けられかつ樹脂封
止時に樹脂成形を行う金型のクランプ部に接触する緩衝
部材とを有し、樹脂封止時に、金型による圧力を前記緩
衝部材を介して素子搭載基板に加えることにより、前記
緩衝部材が変形し、素子搭載基板に加わる圧力を緩和す
る。また、直接素子搭載基板に圧力を加えることを防止
できる。
【００２０】これによって、金型による圧力を高くして
も素子搭載基板に加わる圧力を緩和するため、素子搭載
基板の配線の変形や断線が減少し、さらに、素子搭載基
板の破損を防止することができる。
【００２１】また、前記緩衝部材が粘着性を有し、かつ
細巾の絶縁性シートによって形成されたダム部材である
ことにより、樹脂封止時の封止樹脂の漏出を防止するこ
とができる。
【００２２】なお、樹脂封止時に、素子搭載基板に加わ
る圧力を緩和することができるため、前記素子搭載基板
をセラミックス材によって形成することができる。
【００２３】また、前記緩衝部材が、熱硬化性樹脂また
は熱可塑性樹脂を布基材に含浸させて形成した部材であ
ることにより、熱硬化性樹脂または熱可塑性樹脂は１０
０℃前後もしくはそれを少し越えた温度で柔らかくなる
ため、樹脂封止温度（１８０℃前後）においては十分に
変形することができる。
【００２４】これによって、素子搭載基板に加わる圧力
を緩和することができる。
【００２５】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【００２６】（実施例１）図１は本発明の半導体集積回
路装置の構造の一実施例を示す断面図、図２は本発明の
半導体集積回路装置の製造方法の一実施例を示す断面
図、図３は本発明の半導体集積回路装置の製造方法の一
実施例を示す断面図、図４は本発明の半導体集積回路装
置の製造方法の一実施例を示す平面図、図５は本発明の
半導体集積回路装置の製造方法の一実施例を示す断面図
である。
【００２７】まず、本実施例１の半導体集積回路装置の
構成について説明すると、半導体素子１を搭載する素子
搭載基板２と、素子搭載基板２上に設けられかつ樹脂封
止時に樹脂成形を行う金型３のクランプ部３ａに接触す
る緩衝部材４とからなるＰＧＡタイプのものであり、素
子搭載基板２の裏面（半導体素子１が搭載される面と反
対側の面）にはその内部配線と接続された複数個のリー
ドピン５が取り付けられている。
【００２８】ここで、半導体素子１は銀ペーストなどの
接着剤６を介して素子搭載基板２に固定され、さらに素
子搭載基板２上の電極とボンディングワイヤ７によって
電気的に接続されている。
【００２９】なお、前記半導体集積回路装置は、半導体
素子１およびその周辺部の樹脂封止時に、金型３による
圧力が緩衝部材４を介して素子搭載基板２に加えられる
ものである。
【００３０】また、緩衝部材４は、例えば、接着性を備
えた部材が塗布（または貼付）されたことにより粘着性
を有し、かつ細巾の絶縁性シートによって形成されたダ
ム部材であり、素子搭載基板２上の半導体素子１が搭載
される面の外周部に沿った枠状を成し、素子搭載基板２
上において、樹脂封止時に金型３のクランプ部３ａに接
触する箇所に固定されている。これにより、樹脂封止時
の封止樹脂８の漏出を防ぎ、さらに、素子搭載基板２に
加わる金型３の圧力を緩和する。
【００３１】なお、緩衝部材４は、例えば、ポリイミド
樹脂やシリコーン樹脂などの熱硬化性樹脂、または熱変
形温度が１００℃前後、もしくはそれ以上の熱可塑性樹
脂によって形成されている。ここで、前記熱硬化性樹脂
もしくは前記熱可塑性樹脂は、例えば、それぞれ単独あ
るいは２種類以上混合して用いてもよい。
【００３２】さらに、緩衝部材４は、前記熱硬化性樹脂
もしくは前記熱可塑性樹脂の両者、あるいは何れか一方
をガラスなどの無機物からなるクロス（布基材）や、高
弾性繊維などの有機物からなるクロス（布基材）に含浸
させて形成してもよい。
【００３３】また、半導体素子１およびその周辺部を封
止する際に用いる封止樹脂８は、例えば、ノボラック型
エポキシ樹脂、ビスフェノール型エポキシ樹脂、ビフェ
ニル型エポキシ樹脂または脂環式エポキシ樹脂などを用
いたものであり、さらに、フェノールノボラック、無水
酸、アミン、イミダゾールなどの硬化剤を用いて、硬化
促進剤、充填剤、カップリング剤などを配合した組成物
である。
【００３４】ここで、素子搭載基板２は、例えば、窒化
アルミ、アルミナ、窒化ホウ素などのセラミックス材や
石英などの無機物によって形成されるか、もしくはそれ
らの混合物から形成されるものである。
【００３５】さらに、素子搭載基板２は、例えば、エポ
キシ樹脂と石英、ポリイミド樹脂と石英、ポリイミド樹
脂と高弾性繊維などの混合物の有機物を、無機あるいは
有機物のクロス（布基材）に含浸させて形成したもの、
例えば、プラスチック基板などでもよい。
【００３６】次に、本実施例１の半導体集積回路装置の
製造方法について説明する。
【００３７】まず、緩衝部材４を所定の形状に形成す
る。例えば、ポリイミド樹脂などによって形成されたシ
ート状の部材の片面に接着性を備えた部材を塗布あるい
は貼付し、これを切断用金型によって所定寸法（ここで
は、素子搭載基板２上の半導体素子１が搭載される面の
外周部に沿った細巾の枠状）に打ち抜く。
【００３８】さらに、裏面に複数個のリードピン５が取
り付けられた素子搭載基板２上の所定位置、例えば、樹
脂封止時に金型３のクランプ部３ａと接触する箇所（モ
ールドライン上）に緩衝部材４を載置し、加熱すること
により、接着性を備えた部材を溶かして素子搭載基板２
上に固定する（設ける）。
【００３９】続いて、素子搭載基板２上に半導体素子１
を搭載する。ここで、半導体素子１を銀ペーストなどの
接着剤６を介して素子搭載基板２に固定し、さらに素子
搭載基板２上の電極とボンディングワイヤ７によって電
気的に接続する。
【００４０】その後、金型３によって、半導体素子１お
よびその周辺部の樹脂封止を行う。
【００４１】この時、金型３のクランプ部３ａと緩衝部
材４とを接触させた後、金型３によって、緩衝部材４を
介して素子搭載基板２に所定の圧力を加える。
【００４２】続いて、素子搭載基板２と金型３と緩衝部
材４とによって密閉された領域に封止樹脂８を流し込
み、硬化する。
【００４３】これによって、半導体素子１およびその周
辺部を封止することができる。
【００４４】なお、素子搭載基板２と外部の実装基板な
どとの接続はリードピン５によって行う。
【００４５】次に、本実施例１の半導体集積回路装置お
よびその製造方法によって得られる効果について説明す
る。
【００４６】すなわち、半導体素子１を搭載する素子搭
載基板２と、素子搭載基板２上に設けられかつ樹脂封止
時に樹脂成形を行う金型３のクランプ部３ａに接触する
緩衝部材４とを有し、樹脂封止時に、金型３による圧力
を緩衝部材４を介して素子搭載基板２に加えることによ
り、緩衝部材４が変形し、素子搭載基板２に加わる圧力
を緩和する。また、直接素子搭載基板２に圧力を加える
ことを防止できる。
【００４７】これによって、金型３による圧力を高くし
ても素子搭載基板２に加わる圧力を緩和するため、素子
搭載基板２の配線の変形や断線が減少し、さらに、素子
搭載基板２の破損を防止することができる。
【００４８】その結果、素子搭載基板２の信頼性の向上
を図る半導体集積回路装置を実現することができる。
【００４９】また、緩衝部材４が粘着性を有し、かつ細
巾の絶縁性シートによって形成されたダム部材であるこ
とにより、樹脂封止時の封止樹脂８の漏出を防止するこ
とができる。
【００５０】なお、樹脂封止時に、素子搭載基板２に加
わる圧力を緩和することができるため、素子搭載基板２
をセラミックス材によって形成することができる。
【００５１】これにより、セラミックス材によって形成
された素子搭載基板２を用いた半導体集積回路装置にお
いても、トランスファーモールドによる封止を実現する
ことができる。
【００５２】その結果、放熱性および信頼性の高い半導
体集積回路装置の大量生産を実現することができる。
【００５３】また、緩衝部材４が、熱硬化性樹脂または
熱可塑性樹脂を布基材に含浸させて形成した部材である
ことにより、熱硬化性樹脂または熱可塑性樹脂は１００
℃前後もしくはそれを少し越えた温度で柔らかくなるた
め、樹脂封止温度（１８０℃前後）においては十分に変
形することができる。
【００５４】したがって、素子搭載基板２に加わる圧力
を緩和することができ、その結果、前記同様、信頼性の
向上を図る半導体集積回路装置を実現することができ
る。
【００５５】（実施例２）図６は本発明の他の実施例で
ある半導体集積回路装置の構造の一例を示す断面図、図
７は本発明の他の実施例である半導体集積回路装置の製
造方法の一例を示す断面図、図８は本発明の他の実施例
である半導体集積回路装置の製造方法の一例を示す断面
図、図９は本発明の他の実施例である半導体集積回路装
置の製造方法の一例を示す断面図である。
【００５６】本実施例２の半導体集積回路装置の構成に
ついて説明すると、半導体素子１を搭載する素子搭載基
板２と、素子搭載基板２上に設けられかつ樹脂封止時に
樹脂成形を行う金型３のクランプ部３ａに接触する緩衝
部材４とからなるＢＧＡタイプのものであり、素子搭載
基板２の裏面（半導体素子１が搭載される面と反対側の
面）にはその内部配線と接続された複数個のバンプ電極
９が取り付けられている。
【００５７】ここで、半導体素子１は、はんだもしくは
金などからなる小形バンプ１０によって電気的に素子搭
載基板２に接続かつ固定されている。
【００５８】つまり、本実施例２の半導体集積回路装置
は、前記実施例１の半導体集積回路装置におけるボンデ
ィングワイヤ７、接着剤６を小形バンプ１０に、さら
に、前記実施例１の半導体集積回路装置のリードピン５
をバンプ電極９にそれぞれ置き換えたものである。
【００５９】また、本実施例２の半導体集積回路装置
も、半導体素子１およびその周辺部の樹脂封止時に、金
型３による圧力が緩衝部材４を介して素子搭載基板２に
加えられるものである。ただし、本実施例２の半導体集
積回路装置は、半導体素子１の表面部１ａが露出するよ
うに樹脂封止されたものである。
【００６０】なお、本実施例２の半導体集積回路装置の
その他の構成およびその製造方法については、前記実施
例１で説明したものと同様であるため、その重複説明は
省略する。
【００６１】次に、本実施例２の半導体集積回路装置お
よびその製造方法によって得られる効果について説明す
る。
【００６２】すなわち、半導体素子１の表面部１ａが露
出するように樹脂封止されていることにより、半導体素
子１の放熱性を高めることができる。
【００６３】その結果、高放熱性を有した半導体集積回
路装置を実現することができる。
【００６４】なお、本実施例２の半導体集積回路装置お
よびその製造方法によって得られるその他の効果につい
ては、前記実施例１で説明したものと同様であるため、
その重複説明は省略する。
【００６５】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【００６６】例えば、前記実施例で説明した半導体集積
回路装置は、図１０の本発明の他の実施例の断面図に示
すように、半導体素子１が銀ペーストなどの接着剤６を
介して素子搭載基板２に固定され、さらに、素子搭載基
板２の裏面には複数個のバンプ電極９が設置されている
ものであってもよい。つまり、図１０に示す半導体集積
回路装置は、前記実施例１で説明した半導体集積回路装
置のリードピン５（図１参照）をバンプ電極９に置き換
えたものである。
【００６７】また、前記実施例２で説明した半導体集積
回路装置は、半導体素子の放熱性を高めるために、その
表面部を露出させて樹脂封止を行うものであったが、図
１１の本発明の他の実施例の断面図に示すように、半導
体素子１の全体を封止樹脂８が覆うものであってもよ
い。この場合、半導体素子１の放熱効果は多少劣るが、
その他の効果については前記実施例２で説明した半導体
集積回路装置と同様のものを得ることができる。
【００６８】すなわち、本発明の半導体集積回路装置
は、封止樹脂によって半導体素子の一部を覆うものであ
っても、全体を覆うものであってもどちらでもよい。
【００６９】また、本発明の半導体集積回路装置の緩衝
部材は、絶縁性のものだけではなく、導電性を有したも
のであってもよい。
【００７０】さらに、前記緩衝部材は、ポッティングな
どによって形成された樹脂だけによるものであってもよ
い。
【００７１】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００７２】（１）．半導体素子を搭載する素子搭載基
板と、素子搭載基板上に設けられかつ樹脂封止時に樹脂
成形を行う金型のクランプ部に接触する緩衝部材とを有
し、樹脂封止時に、金型による圧力を前記緩衝部材を介
して素子搭載基板に加えることにより、前記緩衝部材が
変形し、素子搭載基板に加わる圧力を緩和する。また、
直接素子搭載基板に圧力を加えることを防止できる。
【００７３】これによって、金型による圧力を高くして
も素子搭載基板に加わる圧力を緩和するため、素子搭載
基板の配線の変形や断線が減少し、さらに、素子搭載基
板の破損を防止することができる。
【００７４】（２）．前記（１）より、素子搭載基板の
信頼性の向上を図る半導体集積回路装置を実現すること
ができる。
【００７５】（３）．前記緩衝部材が粘着性を有し、か
つ細巾の絶縁性シートによって形成されたダム部材であ
ることにより、樹脂封止時の封止樹脂の漏出を防止する
ことができる。
【００７６】（４）．樹脂封止時に、素子搭載基板に加
わる圧力を緩和することができるため、前記素子搭載基
板をセラミックス材によって形成することができる。
【００７７】これにより、セラミックス材によって形成
された素子搭載基板を用いた半導体集積回路装置におい
ても、トランスファーモールドによる封止を実現するこ
とができる。
【００７８】（５）．前記（４）より、放熱性および信
頼性の高い半導体集積回路装置の大量生産を実現するこ
とができる。
【００７９】（６）．緩衝部材が、熱硬化性樹脂または
熱可塑性樹脂を布基材に含浸させて形成した部材である
ことにより、熱硬化性樹脂または熱可塑性樹脂は１００
℃前後もしくはそれを少し越えた温度で柔らかくなるた
め、樹脂封止温度（１８０℃前後）においては十分に変
形することができる。
【００８０】したがって、素子搭載基板に加わる圧力を
緩和することができ、その結果、前記同様、信頼性の向
上を図る半導体集積回路装置を実現することができる。
【００８１】（７）．半導体素子の表面部が露出するよ
うに樹脂封止されていることにより、半導体素子の放熱
性を高めることができる。これにより、高放熱性を有し
た半導体集積回路装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の半導体集積回路装置の構造の一実施例
を示す断面図である。
【図２】本発明の半導体集積回路装置の製造方法の一実
施例を示す断面図である。
【図３】本発明の半導体集積回路装置の製造方法の一実
施例を示す断面図である。
【図４】本発明の半導体集積回路装置の製造方法の一実
施例を示す平面図である。
【図５】本発明の半導体集積回路装置の製造方法の一実
施例を示す断面図である。
【図６】本発明の他の実施例である半導体集積回路装置
の構造の一例を示す断面図である。
【図７】本発明の他の実施例である半導体集積回路装置
の製造方法の一例を示す断面図である。
【図８】本発明の他の実施例である半導体集積回路装置
の製造方法の一例を示す断面図である。
【図９】本発明の他の実施例である半導体集積回路装置
の製造方法の一例を示す断面図である。
【図１０】本発明の他の実施例である半導体集積回路装
置の構造の一例を示す断面図である。
【図１１】本発明の他の実施例である半導体集積回路装
置の構造の一例を示す断面図である。
【符号の説明】
１ 半導体素子 １ａ 表面部 ２ 素子搭載基板 ３ 金型 ３ａ クランプ部 ４ 緩衝部材 ５ リードピン ６ 接着剤 ７ ボンディングワイヤ ８ 封止樹脂 ９ バンプ電極 １０ 小形バンプ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 樹脂封止形の半導体集積回路装置であっ
    て、 半導体素子を搭載する素子搭載基板と、 前記素子搭載基板上に設けられ、かつ樹脂封止時に樹脂
    成形を行う金型のクランプ部に接触する緩衝部材とを有
    し、 樹脂封止時の前記金型による圧力が前記緩衝部材を介し
    て前記素子搭載基板に加えられることを特徴とする半導
    体集積回路装置。
  2. 【請求項２】 請求項１記載の半導体集積回路装置であ
    って、前記緩衝部材が粘着性を有し、かつ細巾の絶縁性
    シートによって形成されたダム部材であることを特徴と
    する半導体集積回路装置。
  3. 【請求項３】 請求項１または２記載の半導体集積回路
    装置であって、前記素子搭載基板がセラミックス材によ
    って形成されていることを特徴とする半導体集積回路装
    置。
  4. 【請求項４】 請求項１，２または３記載の半導体集積
    回路装置であって、前記緩衝部材は熱硬化性樹脂または
    熱可塑性樹脂を布基材に含浸させて形成した部材である
    ことを特徴とする半導体集積回路装置。
  5. 【請求項５】 請求項１，２，３または４記載の半導体
    集積回路装置の製造方法であって、 前記素子搭載基板上において、樹脂封止時に前記金型の
    クランプ部と接触する箇所に前記緩衝部材を設け、 前記素子搭載基板上に前記半導体素子を搭載し、 樹脂封止を行う際に、前記金型のクランプ部と前記緩衝
    部材とを接触させた後、前記金型によって、前記緩衝部
    材を介して前記素子搭載基板に圧力を加え、 前記素子搭載基板と前記金型と前記緩衝部材とによって
    密閉された領域に封止樹脂を流し込み、硬化することに
    よって前記半導体素子およびその周辺部を封止すること
    を特徴とする半導体集積回路装置の製造方法。
JP4151395A 1995-03-01 1995-03-01 半導体集積回路装置およびその製造方法 Pending JPH08236560A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4151395A JPH08236560A (ja) 1995-03-01 1995-03-01 半導体集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4151395A JPH08236560A (ja) 1995-03-01 1995-03-01 半導体集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH08236560A true JPH08236560A (ja) 1996-09-13

Family

ID=12610465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4151395A Pending JPH08236560A (ja) 1995-03-01 1995-03-01 半導体集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH08236560A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001065601A3 (de) * 2000-03-03 2002-06-20 Infineon Technologies Ag Vorrichtung zum verpacken elektronischer bauteile mittels spritzgusstechnik
JP2010524269A (ja) * 2007-04-16 2010-07-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 光電構成素子の製造方法および光電構成素子
JP2012235147A (ja) * 2006-06-09 2012-11-29 Lg Electronics Inc 発光素子パッケージモジュール
JP2013188997A (ja) * 2012-03-15 2013-09-26 Toyota Motor Corp 樹脂封止部品の製造方法
WO2016143317A1 (ja) * 2015-03-12 2016-09-15 株式会社デンソー 電子装置及びその製造方法
JPWO2016017299A1 (ja) * 2014-07-30 2017-04-27 日立オートモティブシステムズ株式会社 センサおよびその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001065601A3 (de) * 2000-03-03 2002-06-20 Infineon Technologies Ag Vorrichtung zum verpacken elektronischer bauteile mittels spritzgusstechnik
US7215010B2 (en) 2000-03-03 2007-05-08 Infineon Technologies Ag Device for packing electronic components using injection molding technology
JP2012235147A (ja) * 2006-06-09 2012-11-29 Lg Electronics Inc 発光素子パッケージモジュール
JP2014195083A (ja) * 2006-06-09 2014-10-09 Lg Electronics Inc 発光素子パッケージモジュール
JP2010524269A (ja) * 2007-04-16 2010-07-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 光電構成素子の製造方法および光電構成素子
US8435806B2 (en) 2007-04-16 2013-05-07 Osram Opto Semiconductors Gmbh Method for the manufacture of an optoelectronic component and an optoelectronic component
JP2013188997A (ja) * 2012-03-15 2013-09-26 Toyota Motor Corp 樹脂封止部品の製造方法
JPWO2016017299A1 (ja) * 2014-07-30 2017-04-27 日立オートモティブシステムズ株式会社 センサおよびその製造方法
EP3176543A4 (en) * 2014-07-30 2018-03-21 Hitachi Automotive Systems, Ltd. Circuit board mounting structure and sensor using same
US10031006B2 (en) 2014-07-30 2018-07-24 Hitachi Automotive Systems, Ltd. Sensor including a printed circuit board with semiconductor parts having a first and second resin
WO2016143317A1 (ja) * 2015-03-12 2016-09-15 株式会社デンソー 電子装置及びその製造方法
JP2016171203A (ja) * 2015-03-12 2016-09-23 株式会社デンソー 電子装置及びその製造方法

Similar Documents

Publication Publication Date Title
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JPH08236560A (ja) 半導体集積回路装置およびその製造方法
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR20080074468A (ko) 초음파를 이용한 반도체 칩의 표면실장방법
JPH0345542B2 (ja)
CN217334014U (zh) 半导体器件
JPS63107156A (ja) 樹脂封止型半導体装置
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JPH06163746A (ja) 混成集積回路装置
JP2003051511A (ja) 半導体装置及びその製造方法
KR100308899B1 (ko) 반도체패키지및그제조방법
JPH0897334A (ja) 樹脂封止型半導体装置
JPH10223700A (ja) 樹脂封止半導体装置及びその製造方法
JPH05275570A (ja) 半導体装置
JPS61240664A (ja) 半導体装置
JP3145892B2 (ja) 樹脂封止型半導体装置
KR19980027872A (ko) 칩 카드
JPH08288324A (ja) 樹脂封止型半導体装置及びその製造方法
KR200167587Y1 (ko) 반도체 패캐이지
JPH06349870A (ja) 半導体装置及びその製造方法
KR200179421Y1 (ko) 적층형 반도체 패캐이지
JPH0595078A (ja) 樹脂封止型半導体装置
JP2002057265A (ja) 半導体装置およびその製造方法