JP2016171203A - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法 Download PDF

Info

Publication number
JP2016171203A
JP2016171203A JP2015049820A JP2015049820A JP2016171203A JP 2016171203 A JP2016171203 A JP 2016171203A JP 2015049820 A JP2015049820 A JP 2015049820A JP 2015049820 A JP2015049820 A JP 2015049820A JP 2016171203 A JP2016171203 A JP 2016171203A
Authority
JP
Japan
Prior art keywords
resin
mold
circuit board
wiring
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015049820A
Other languages
English (en)
Other versions
JP6365360B2 (ja
Inventor
竹中 正幸
Masayuki Takenaka
正幸 竹中
英二 藪田
Eiji Yabuta
英二 藪田
祐紀 眞田
Yuki Sanada
祐紀 眞田
慎也 内堀
Shinya Uchibori
慎也 内堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2015049820A priority Critical patent/JP6365360B2/ja
Priority to PCT/JP2016/001203 priority patent/WO2016143317A1/ja
Publication of JP2016171203A publication Critical patent/JP2016171203A/ja
Application granted granted Critical
Publication of JP6365360B2 publication Critical patent/JP6365360B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings

Abstract

【課題】保護樹脂にクラックが発生することを抑制できる電子装置、及びその製造方法をしること。
【解決手段】電子装置100は、回路基板10に半導体素子21及び受動素子22が実装されており、実装面や半導体素子21などがモールド樹脂30で封止されている。また、電子装置100は、回路基板10における実装面に、モールド樹脂30の縁部に沿って、且つ、モールド樹脂30の内部と外部に亘ってダミー配線40が設けられている。更に、電子装置100は、ダミー配線40上に保護樹脂50が設けられている。保護樹脂50は、モールド樹脂30の内部と外部に亘って設けられており、モールド樹脂30の外部に配置された部位が、回路基板10に触れることなく、ダミー配線40を覆っている。
【選択図】図1

Description

本発明は、電子部品が実装された回路基板がモールド樹脂で封止された電子装置、及びその製造方法に関する。
従来、上記のような電子装置の一例として、特許文献1に開示されたモールドパッケージがある。モールドパッケージは、回路基板の一面とモールド樹脂の端部との間に、配線を被覆する一体物としての樹脂膜(以下、保護樹脂)が設けられている。この保護樹脂は、モールド工程時に金型によって押し潰されている部位を含んでいる。
特開2014−236114号公報
ところで、モールドパッケージは、モールド樹脂外において、保護樹脂が回路基板上と配線上とに亘って設けられている。つまり、保護樹脂は、モールド樹脂外において、配線上に配置された部位と、配線上に配置されることなく回路基板上に配置された部位とを含んでいる。このため、保護樹脂は、周辺温度の変化に伴う両部位間での伸縮量に違いが生じる。よって、保護樹脂は、両部位間での伸縮量に違いによって、応力が集中してクラックが発生するという問題がある。
本発明は、上記問題点に鑑みなされたものであり、保護樹脂にクラックが発生することを抑制できる電子装置、及びその製造方法を提供することを目的とする。
上記目的を達成するために本発明は、
絶縁基材(11)に配線(12〜15)が形成された回路基板(10,10a)と、
回路基板に実装され、配線と電気的に接続された回路素子(21,22)と、
回路素子と、回路基板における回路素子が実装された実装面とを封止しているモールド樹脂(30,30a)と、
回路基板の実装面に設けられるものであり、モールド樹脂の縁部に沿って、モールド樹脂の内部と外部に亘って設けられたダミー配線(40)と、
ダミー配線上に設けられた保護樹脂(50,50a)と、を備えており、
保護樹脂は、モールド樹脂の内部と外部に亘って設けられており、モールド樹脂の外部に配置された部位が、回路基板に触れることなく、ダミー配線を覆っていることを特徴とする。
このように、本発明は、モールド樹脂の外部において、保護樹脂が回路基板に触れることなくダミー配線を覆っている。このため、本発明は、モールド樹脂の外部に設けられた保護樹脂において、伸縮量の違いが生じる部位を減らすことができる。よって、本発明は、保護樹脂にクラックが発生することを抑制できる。
また、本発明のさらなる特徴は、
絶縁基材(11)に配線(12〜15)が形成された回路基板(10,10a)と、回路基板に実装され配線と電気的に接続された回路素子(21,22)と、回路基板の回路素子が実装された実装面におけるモールド樹脂(30,30a)の形成領域の縁部に沿って形成領域の内部と外部に亘って設けられたダミー配線と、を備えた第1構造体(200a)を用意する用意工程と、
ダミー配線上に、形成領域の内部と外部に亘って保護樹脂を形成する工程であり、保護樹脂のうち形成領域の外部に配置された部位が回路基板に触れることなく形成する保護樹脂形成工程と、
モールド樹脂の外形に対応したキャビティを有する成型用の金型(400,410,400a,410a)を、保護樹脂が形成された構造体における実装面にキャビティを対向させた状態で、モールド樹脂を成型することで、回路素子と、実装面と、保護樹脂の一部とを封止するモールド工程と、を備え、
モールド工程では、金型における保護樹脂が形成された構造体の実装面側を押さえる押圧部(400,400a)で、保護樹脂のうち形成領域の外部を押し潰した状態で、モールド樹脂の成型を行う点にある。
このように、本発明は、ダミー配線上に、モールド樹脂が形成される形成領域の内部と外部に亘って保護樹脂を形成する際に、保護樹脂のうち形成領域の外部に配置された部位が回路基板に触れることなく形成する。そして、本発明は、金型における保護樹脂が形成された構造体の実装面側を押さえる押圧部で、保護樹脂のうち、モールド樹脂が形成される形成領域の外部を押し潰した状態で、モールド樹脂の成型を行う。このため、本発明は、モールド樹脂の外部に設けられた保護樹脂において、伸縮量の違いが生じる部位を減らすことができる。よって、本発明は、保護樹脂にクラックが発生しにくい電子装置を製造できる。
なお、特許請求の範囲、及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
実施形態における電子装置の概略構成を示す平面透視図である。 図1のII‐II線に沿う断面図である。 実施形態における電子装置の第1モールド前構造体の概略構成を示す断面図である。 実施形態における電子装置の第2モールド前構造体の概略構成を示す断面図である。 実施形態における電子装置の製造工程を示す断面図である。 実施形態における分割前のモールド構造体を示す平面透視図である。 変形例1における電子装置の概略構成を示す断面図である。 変形例1における電子装置の製造工程を示す断面図である。 変形例2における電子装置の概略構成を示す断面図である。
以下において、図面を参照しながら、発明を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を参照し適用することができる。
本実施形態にかかる電子装置100の構成に関して、図1,図2を用いて説明する。電子装置100は、例えば、自動車などの車両に搭載され、車両用の各種装置を駆動するための装置として適用することができる。
電子装置100は、回路基板10と、半導体素子21及び受動素子22と、モールド樹脂30と、ダミー配線40と、保護樹脂50とを備えて構成されている。
回路基板10は、絶縁基材11に配線が形成されたものである。回路基板10は、一面に半導体素子21及び受動素子22が実装されている。よって、回路基板10の一面は、実装面S1と言うことができる。回路基板10は、絶縁基材11としてエポキシ樹脂やガラスエポキシ樹脂等の樹脂を主成分として構成されたプリント基板や、絶縁基材11としてセラミックスを主成分として構成されたセラミック基板などを採用できる。また、回路基板10は、貫通基板やビルドアップ基板を採用できる。配線は、図示を省略しているが、例えば銅などの金属を主成分として構成されている。
半導体素子21及び受動素子22は、実装面S1に搭載されており、特許請求の範囲における回路素子に相当する。半導体素子21及び受動素子22は、はんだなどの導電性の接着部材を介して、回路基板10の配線と電気的に接続されている。また、半導体素子21は、MOSFET、マイコン、制御素子等である。受動素子22は、チップ抵抗、チップコンデンサ、水晶振動子等である。しかしながら、本発明はこれに限定されない。本発明は、回路基板10の配線と電気的に接続された回路素子であれば採用できる。
モールド樹脂30は、半導体素子21及び受動素子22と、実装面S1とを封止している。また、モールド樹脂30は、ダミー配線40及び保護樹脂50上に達するように設けられている。モールド樹脂30は、半導体素子21及び受動素子22と、回路基板10の実装面S1と、保護樹脂50の一部に密着しつつ、これらを覆っている。このように、電子装置100は、ハーフモールド構造のモールドパッケージと言うことができる。
なお、モールド樹脂30は、例えば熱硬化性エポキシ樹脂などを採用できる。また、モールド樹脂30は、必要に応じて、エポキシ樹脂中にアルミナやシリカ等のフィラーが含有されたものであっても採用できる。このモールド樹脂30は、後程説明するモールド工程において、トランスファーモールド法やコンプレッションモールド法等により形成される。
ダミー配線40は、モールド工程時において、金型のクランプ部400によって押圧される部位である。ダミー配線40は、銅などの金属を主成分として形成されており、実装面S1に設けられている。ダミー配線40は、モールド樹脂30の縁部(言い換えると側壁)に沿って、モールド樹脂30の内部と外部に亘って設けられている。本実施形態では、回路基板10における対向する二辺に亘り、且つ他の対向する二辺に沿って設けられた二本のダミー配線40を採用している。また、ダミー配線40は、モールド樹脂30の側壁に沿った仮想平面で囲まれた領域に配置された部位と、その領域外に設けられた部位とを備えていると言える。
また、本実施形態では、直方体形状のダミー配線40を採用している。よって、ダミー配線40は、モールド樹脂30の内部と外部の夫々に角部が形成されている。この角部は、肩部と言い換えることもできる。
ダミー配線40は、回路基板10と半導体素子21などの回路素子とによって構成された回路と電気的に接続されていない。また、ダミー配線40は、回路基板10の実装面S1に対して突出形成された導体部である。
保護樹脂50は、ダミー配線40上に設けられている。よって、本実施形態では、ダミー配線40に沿って、回路基板10における対向する二辺に亘って設けられた保護樹脂50を採用している。また、保護樹脂50は、モールド樹脂30の内部と外部に亘って設けられており、モールド樹脂30の外部に配置された部位が、回路基板10に触れることなく、ダミー配線40を覆っている。よって、保護樹脂50は、一部がモールド樹脂30で覆われており、残りの部分がモールド樹脂30から露出している。また、保護樹脂50のモールド樹脂30から露出している部位は、ダミー配線40上にのみ設けられている。言い換えると、保護樹脂50は,モールド樹脂30外におけるダミー配線40の肩部上には形成されていない。
保護樹脂50は、モールド工程時において、回路基板10と金型のクランプ部400との間に隙間が生じて、モールド樹脂が漏れ出すことを抑制するための樹脂である。言い換えると、保護樹脂50は、クランプ部400との対向面積を広くするための樹脂である。
なお、保護樹脂50のモールド樹脂30で覆われている部位は、ダミー配線40の肩部上に形成され、回路基板10に接していてもよい。保護樹脂50のモールド樹脂30で覆われている部位は、モールド樹脂30で覆われているため、回路基板10に接している部位と、ダミー配線40上の部位との界面に応力が集中することを抑制できる。よって、電子装置100は、モールド樹脂30内において、保護樹脂50にクラックが発生することを抑制しつつ、クランプ部400が接触する面積を確保できる。
保護樹脂50は、例えば絶縁性のソルダーレジストを採用できる。回路基板10は、半導体素子21などのはんだ接続部などの周辺にソルダーレジストが形成されていることがある。電子装置100は、このソルダーレジストと保護樹脂50とを同時に形成することができるので好ましい。しかしながら、本発明は、これに限定されない。また、保護樹脂50は、はんだ接続部などの周辺に設けられたソルダーレジストと異なるポリイミド、アクリル樹脂、エポキシ樹脂等の樹脂であっても採用できる。
なお、ダミー配線40と保護樹脂50は、後程説明するモールド工程において、金型のクランプ部400で押圧される部位であり、型踏み部と言うことができる。この型踏み部に関しては、本出願人による特開2014−220305号公報を参照されたい。また、ダミー配線40と保護樹脂50は、モールド樹脂30の外郭に沿って設けられていてもよい。
電子装置100は、図1に示すように、回路基板10の一部がモールド樹脂30から露出している。回路基板10におけるモールド樹脂30から露出した部位は耳部と言うことができる。よって、電子装置100は、耳部にスルーホールが形成されていてもよい。スルーホールは、回路基板10を厚み方向に貫通し、配線の一部である導体で覆われた貫通穴であり、電気的な接続に用いられる接続部である。
次に、本実施形態にかかる電子装置100の製造方法について、図3〜図6を用いて説明する。本製造方法では、電子装置100における回路基板10が複数個一体に連結された多連状態の回路基板10を用いる。そして、本製造方法では、この多連状態の回路基板10に半導体素子21及び受動素子22を実装し、モールド樹脂30の成型を行った後、モールド樹脂30と共に回路基板10をカットして各電子装置100に個片化する。つまり、本製造方法は、所謂MAP成型を採用する。しかしながら、本製造方法は、電子装置100における一つの回路基板10を用いた場合でも適用できる。なお、MAPは、Mold Array Packageの略称である。また、図3,図4,図6においては、個片化前の各構成要素に、個片化後の構成要素の符号を付与している。
まず、本製造方法は、図3に示す第1モールド前構造体200aを用意する用意工程を行う。第1モールド前構造体200aは、特許請求の範囲における第1構造体に相当する。第1モールド前構造体200aは、回路基板10と、半導体素子21及び受動素子22と、ダミー配線40とを備えている。
回路基板10は、絶縁基材11に配線が形成されており、三つの電子装置100における回路基板10が一体化された多連状態のものである。半導体素子21及び受動素子22は、リフローはんだ付けなどによって、回路基板10における電子装置100の形成領域毎に実装されている。そして、ダミー配線40は、導体層をパターニングするなどによって、回路基板10の実装面S1におけるモールド樹脂30の形成領域の縁部に沿って、形成領域の内部と外部に亘って設けられている。また、ダミー配線40は、図3に示すように、第1モールド前構造体200aの状態で環状に形成されている。
なお、図3における二点鎖線は、モールド樹脂30の形成領域を示している。つまり、モールド工程では、この二点鎖線で挟まれた領域にモールド樹脂30が形成される。また、図4における二点鎖線もモールド樹脂30の形成領域を示している。
次に、本製造方法は、図4に示す第2モールド前構造体200bを形成する保護樹脂形成工程を行う。保護樹脂形成工程は、第1モールド前構造体200aにおけるダミー配線40上に、周知のソルダーレジスト形成方法などによって、モールド樹脂30の形成領域の内部と外部に亘って保護樹脂50を形成する。また、保護樹脂50は、図4に示すように、第2モールド前構造体200bの状態で環状に形成されている。
保護樹脂形成工程では、保護樹脂50のうち形成領域の外部に配置された部位が回路基板10に触れることなく形成する。保護樹脂形成工程では、このようにして第2モールド前構造体200bを形成する。また、第2モールド前構造体200bは、保護樹脂50が形成された第1モールド前構造体200aである。
このように、本製造方法では、用意工程と保護樹脂形成工程とを行うことで、第2モールド前構造体200bを製造することができる。この用意工程と保護樹脂形成工程は、後程説明するモールド工程に対して、基板製造工程と言うこともできる。つまり、本製造方法では、用意工程と保護樹脂形成工程とを纏めて基板製造工程と言うこともできる。
その後、本製造方法は、図5に示すモールド工程を行う。ここでは、コンプレッションモールド法を採用する。しかしながら、本発明は、トランスファーモールド法であっても採用できる。
モールド工程では、モールド樹脂30の外形に対応したキャビティを有する成型用の金型400,410を用いて行う。符号400は、第2モールド前構造体200bを押さえつけるクランプ部である。符号410は、キャビティ内に配置されたモールド樹脂30の構成材料を圧縮する可動部である。クランプ部400は、特許請求の範囲における押圧部に相当する。また、クランプ部400は、第1モールド前構造体200aの実装面S1側を押さえる部位である。
そして、モールド工程では、第2モールド前構造体200bにおける実装面S1にキャビティを対向させた状態で、金型400,410によってモールド樹脂30の構成材料を加熱しつつ加圧することで、モールド樹脂30を成型する。特に、モールド工程では、クランプ部400で、保護樹脂50のうち形成領域の外部を押し潰した状態で、モールド樹脂30の成型を行う。このようにして、モールド工程では、半導体素子21及び受動素子22と、実装面S1と、ダミー配線40の一部と、保護樹脂50の一部とを封止する。これによって、本製造方法は、図6に示すモールド構造体300を製造できる。図6に示すように、モールド構造体300は、保護樹脂50がモールド樹脂30の内部と外部に亘って設けられており、保護樹脂50におけるモールド樹脂30の外部に配置された部位が、回路基板10に触れることなく、ダミー配線40を覆っている。なお、本製造方法は、モールド構造体をダイシングラインDLに沿って切断することで、電子装置100を製造できる。
このように、電子装置100は、モールド樹脂30の外部において、保護樹脂50が回路基板10に触れることなくダミー配線40を覆っている。このため、電子装置は、モールド樹脂30の外部に設けられた保護樹脂50において、伸縮量の違いが生じる部位を減らすことができる。よって、電子装置100は、保護樹脂50にクラックが発生することを抑制できる。つまり、電子装置100は、冷熱環境で使用されたとしても、保護樹脂50に伸縮量の違いが生じにくくクラックの発生を抑えることができる。なお、冷熱環境とは、例えば、氷点下などの低温と、100度を超す高温とで繰り返し変化する環境である。
例えば、保護樹脂は、モールド樹脂の外部において、回路基板上と表層導体上とに亘って設けられていた場合、上記のようにクラックが発生する可能性がある。この場合、電子装置は、保護樹脂にクラックが発生することによって、回路基板に応力が印加されることが考えられる。しかしながら、電子装置100は、保護樹脂50にクラックが発生することを抑制できるので、保護樹脂50のクラックに伴う回路基板10への応力の印加を抑制できる。
また、以上のように、本製造方法は、ダミー配線40上に、モールド樹脂30の形成領域の内部と外部に亘って保護樹脂50を形成する際に、保護樹脂50のうち形成領域の外部に配置された部位が回路基板10に触れることなく形成する。そして、本製造方法は、クランプ部400で、保護樹脂50のうち、モールド樹脂30の形成領域の外部を押し潰した状態で、モールド樹脂30の成型を行う。このため、本製造方法は、モールド樹脂30の外部に設けられた保護樹脂50において伸縮量の違いが生じる部位を減らすことができる。よって、本製造方法は、保護樹脂50におけるクラックの発生が抑制された電子装置100を製造できる。
以上、本発明の好ましい実施形態について説明した。しかしながら、本発明は、上述した実施形態に何ら制限されることはなく、本発明の趣旨を逸脱しない範囲において、種々の変形が可能である。以下に、本発明の変形例1,2に関して説明する。上述の実施形態及び変形例1,2は、夫々単独で実施することも可能であるが、適宜組み合わせて実施することも可能である。本発明は、実施形態において示された組み合わせに限定されることなく、種々の組み合わせによって実施可能である。
(変形例1)
ここで、図7,図8を用いて、変形例1の電子装置100a及びその製造方法に関して説明する。電子装置100aは、電子装置100とモールド樹脂30a及び保護樹脂50aの形状が異なる。
図7に示すように、モールド樹脂30aは、ダミー配線40上に、ダミー配線40に近づくにつれて幅が広くなった第1テーパ部31aを含んでいる。保護樹脂50aは、第1テーパ部31aに沿って傾斜した第2テーパ部51aを含んでいる。このような形状は、モールド工程を行う際に用いるクランプ部400aで形成される。
本変形例の製造方法では、図8に示すように、金型であるクランプ部400aと可動部410aを用いる。特に、クランプ部400aは、ダミー配線40に近づくにつれてキャビティの開口面積が広くなるように傾斜した金型テーパ部401aが形成されている。
本変形例の製造方法では、このクランプ部400aを用いてモールド構成を行うので、金型410a,400aからモールド構造体を離型する際の離型性を向上できる。つまり、本変形例の製造方法では、モールド工程後に、金型410a,400aからモールド構造体を抜きやすい。よって、本変形例の製造方法では、金型410a,400aからモールド樹脂30aを抜く際に、電子装置100aに応力が印加されることを抑制できる。
なお、本変形例の製造方法は、電子装置100の製造方法と同様の効果を奏することができる。また、電子装置100aは、電子装置100と同様の効果を奏することができる。
(変形例2)
ここで、図9を用いて、変形例2の電子装置100bに関して説明する。電子装置100bは、電子装置100と回路基板10aの構成が異なる。
回路基板10aは、配線として、第1表層配線14と、内層パターン12と、層間接続部13と、第2表層配線15とを備えている。第1表層配線14は、モールド樹脂30の内部に設けられ半導体素子21や受動素子22と電気的に接続されている。つまり、第1表層配線14は、モールド樹脂30で封止されている。
内層パターン12と層間接続部13とは、特許請求の範囲における内層配線に相当する。内層パターン12は、絶縁基材11内において、絶縁基材11を介してダミー配線40と交差して設けられている。内層パターン12は、層間接続部13と電気的及び機械的に接続されている。そして、層間接続部13は、第1表層配線14と電気的及び機械的に接続されており、且つ、第2表層配線15と電気的及び機械的に接続されている。
第2表層配線15は、モールド樹脂30の外部に設けられ、層間接続部13を介して内層パターン12と電気的に接続されている。つまり、第2表層配線15は、モールド樹脂30に封止されておらず、モールド樹脂30の外部に露出している。
このように、電子装置100bは、モールド樹脂30の縁部に沿ってダミー配線40が設けられた構造であっても、半導体素子21や受動素子22に接続された配線をモールド樹脂30の外部に引き出すことができる。なお、電子装置100bは、電子装置100と同様の効果を奏することができる。また、変形例2は、変形例1と組み合わせて実施することもできる。
10,10a 回路基板、11 樹脂基材、12 内層パターン、13 層間接続部、14,15 表層配線、21 半導体素子、22 受動素子、30,30a モールド樹脂、31a 第1テーパ斜部、40 ダミー配線、50,50a 保護樹脂、51a 第2テーパ部、100,100a,100b 電子装置、200a 第1モールド前構造体、200b 第2モールド前構造体、300 モールド構造体、400,400a クランプ部、410,410a 可動部、401a 金型テーパ部、S1 実装面、DL ダイシングライン

Claims (5)

  1. 絶縁基材(11)に配線(12〜15)が形成された回路基板(10,10a)と、
    前記回路基板に実装され、前記配線と電気的に接続された回路素子(21,22)と、
    前記回路素子と、前記回路基板における前記回路素子が実装された実装面とを封止しているモールド樹脂(30,30a)と、
    前記回路基板の実装面に設けられるものであり、前記モールド樹脂の縁部に沿って、前記モールド樹脂の内部と外部に亘って設けられたダミー配線(40)と、
    前記ダミー配線上に設けられた保護樹脂(50,50a)と、を備えており、
    前記保護樹脂は、前記モールド樹脂の内部と外部に亘って設けられており、前記モールド樹脂の外部に配置された部位が、前記回路基板に触れることなく、前記ダミー配線を覆っていることを特徴とする電子装置。
  2. 前記回路基板(10a)は、前記配線(12〜14)として、
    前記モールド樹脂の内部に設けられ前記回路素子と電気的に接続された第1表層配線(14)と、
    前記絶縁基材内において前記絶縁基材を介して前記ダミー配線と交差して設けられ、前記第1表層配線と電気的に接続された内層配線(12,13)と、
    前記モールド樹脂の外部に設けられ前記内層配線と電気的に接続された第2表層配線(15)と、を備えていることを特徴とする請求項1に記載の電子装置。
  3. 前記モールド樹脂(30a)は、前記ダミー配線上に、前記ダミー配線に近づくにつれて幅が広くなった第1テーパ部(31a)を含み、
    前記保護樹脂(50a)は、前記第1テーパ部に沿って傾斜した第2テーパ部(51a)を含んでいることを特徴とする請求項1又は2に記載の電子装置。
  4. 絶縁基材(11)に配線(12〜15)が形成された回路基板(10,10a)と、前記回路基板に実装され前記配線と電気的に接続された回路素子(21,22)と、前記回路基板の前記回路素子が実装された実装面におけるモールド樹脂(30,30a)の形成領域の縁部に沿って前記形成領域の内部と外部に亘って設けられたダミー配線(40)と、を備えた第1構造体(200a)を用意する用意工程と、
    前記ダミー配線上に、前記形成領域の内部と外部に亘って保護樹脂を形成する工程であり、前記保護樹脂のうち前記形成領域の外部に配置された部位が前記回路基板に触れることなく形成する保護樹脂形成工程と、
    前記モールド樹脂の外形に対応したキャビティを有する成型用の金型(400,410,400a,410a)を、前記保護樹脂が形成された前記第1構造体における前記実装面に前記キャビティを対向させた状態で、前記モールド樹脂を成型することで、前記回路素子と、前記実装面と、前記保護樹脂の一部とを封止するモールド工程と、を備え、
    前記モールド工程では、前記金型における前記保護樹脂が形成された前記第1構造体の前記実装面側を押さえる押圧部(400,400a)で、前記保護樹脂のうち前記形成領域の外部を押し潰した状態で、前記モールド樹脂の成型を行うことを特徴とする電子装置の製造方法。
  5. 前記金型(400a,410a)における前記押圧部(400a)は、前記ダミー配線に近づくにつれて前記キャビティの開口面積が広くなるように傾斜した金型テーパ部(401a)が形成されていることを特徴とする請求項4に記載の電子装置の製造方法。
JP2015049820A 2015-03-12 2015-03-12 電子装置及びその製造方法 Expired - Fee Related JP6365360B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015049820A JP6365360B2 (ja) 2015-03-12 2015-03-12 電子装置及びその製造方法
PCT/JP2016/001203 WO2016143317A1 (ja) 2015-03-12 2016-03-04 電子装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015049820A JP6365360B2 (ja) 2015-03-12 2015-03-12 電子装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016171203A true JP2016171203A (ja) 2016-09-23
JP6365360B2 JP6365360B2 (ja) 2018-08-01

Family

ID=56879399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015049820A Expired - Fee Related JP6365360B2 (ja) 2015-03-12 2015-03-12 電子装置及びその製造方法

Country Status (2)

Country Link
JP (1) JP6365360B2 (ja)
WO (1) WO2016143317A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018074061A (ja) * 2016-11-01 2018-05-10 株式会社デンソー 電子装置
WO2021261136A1 (ja) 2020-06-24 2021-12-30 株式会社日立製作所 パワーモジュール及びこれを用いた電力変換装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236560A (ja) * 1995-03-01 1996-09-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH11317472A (ja) * 1998-03-06 1999-11-16 Toshiba Corp 半導体装置およびその製造方法
JP2003526208A (ja) * 2000-03-03 2003-09-02 インフィネオン テクノロジーズ アクチェンゲゼルシャフト 射出成形技術を用いて電子部品をパッケージングするデバイス
JP2009188086A (ja) * 2008-02-05 2009-08-20 Seiko Instruments Inc 回路基板、これを用いた電子機器及び回路基板の製造方法
WO2011004681A1 (ja) * 2009-07-10 2011-01-13 アイシン・エィ・ダブリュ株式会社 電子回路装置
JP2014236114A (ja) * 2013-06-03 2014-12-15 株式会社デンソー モールドパッケージおよびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236560A (ja) * 1995-03-01 1996-09-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH11317472A (ja) * 1998-03-06 1999-11-16 Toshiba Corp 半導体装置およびその製造方法
JP2003526208A (ja) * 2000-03-03 2003-09-02 インフィネオン テクノロジーズ アクチェンゲゼルシャフト 射出成形技術を用いて電子部品をパッケージングするデバイス
JP2009188086A (ja) * 2008-02-05 2009-08-20 Seiko Instruments Inc 回路基板、これを用いた電子機器及び回路基板の製造方法
WO2011004681A1 (ja) * 2009-07-10 2011-01-13 アイシン・エィ・ダブリュ株式会社 電子回路装置
JP2014236114A (ja) * 2013-06-03 2014-12-15 株式会社デンソー モールドパッケージおよびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018074061A (ja) * 2016-11-01 2018-05-10 株式会社デンソー 電子装置
WO2018083997A1 (ja) * 2016-11-01 2018-05-11 株式会社デンソー 電子装置
WO2021261136A1 (ja) 2020-06-24 2021-12-30 株式会社日立製作所 パワーモジュール及びこれを用いた電力変換装置

Also Published As

Publication number Publication date
JP6365360B2 (ja) 2018-08-01
WO2016143317A1 (ja) 2016-09-15

Similar Documents

Publication Publication Date Title
JP5051189B2 (ja) 電子回路装置
US7521290B2 (en) Method of manufacturing circuit device
TWI575617B (zh) An electronic component, an electronic component manufacturing method, and an electronic component manufacturing apparatus
WO2016084483A1 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP4626919B2 (ja) 半導体装置
JP2008288610A (ja) 回路モジュールの製造方法
JP6365360B2 (ja) 電子装置及びその製造方法
JP3893301B2 (ja) 半導体装置の製造方法および半導体モジュールの製造方法
JP7075810B2 (ja) 電子部品収納用パッケージ、電子装置、および電子モジュール
JP5949667B2 (ja) モールドパッケージおよびその製造方法
JP6111832B2 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP4942452B2 (ja) 回路装置
JP4010860B2 (ja) 混成集積回路装置およびその製造方法
JP5983523B2 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP5146358B2 (ja) 電子装置
KR20150000174A (ko) 전자 소자 모듈 및 그 제조 방법
EP4135028A1 (en) Electronic component with moulded package
JP2017204536A (ja) 電子装置及びその製造方法
JP6610460B2 (ja) 電子装置、及び、電子装置の製造方法
JP2010238994A (ja) 半導体モジュールおよびその製造方法
US20140369014A1 (en) Wiring board
JP2018006608A (ja) 電子装置、及び、電子装置の製造方法
JP2015002244A (ja) 電子部品を有する電子装置
JP2022086084A (ja) 電子回路装置の製造方法
JP2015082528A (ja) 電子装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180618

R151 Written notification of patent or utility model registration

Ref document number: 6365360

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees