JP2003526208A - 射出成形技術を用いて電子部品をパッケージングするデバイス - Google Patents

射出成形技術を用いて電子部品をパッケージングするデバイス

Info

Publication number
JP2003526208A
JP2003526208A JP2001564393A JP2001564393A JP2003526208A JP 2003526208 A JP2003526208 A JP 2003526208A JP 2001564393 A JP2001564393 A JP 2001564393A JP 2001564393 A JP2001564393 A JP 2001564393A JP 2003526208 A JP2003526208 A JP 2003526208A
Authority
JP
Japan
Prior art keywords
ceramic substrate
ceramic
substrate
metal layer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001564393A
Other languages
English (en)
Other versions
JP3847166B2 (ja
Inventor
ウルリッヒ バスト，
マティアス エクスナー，
ゲオルク エルンスト，
トーマス ツァイラー，
Original Assignee
インフィネオン テクノロジーズ アクチェンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジーズ アクチェンゲゼルシャフト filed Critical インフィネオン テクノロジーズ アクチェンゲゼルシャフト
Publication of JP2003526208A publication Critical patent/JP2003526208A/ja
Application granted granted Critical
Publication of JP3847166B2 publication Critical patent/JP3847166B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

(57)【要約】 射出成形技術を用いて電子部品（１）をパッケージングするデバイスおよび方法である。これには、複数の部品（１）がサブキャリア（３）の第１の面（２）上の所定の位置に配置される。サブキャリア（３）は、電子部品（１）の接触面（７）と接続するための接触パッド（６）を有する導体路（５）、およびサブキャリア（３）の第２の面（１０）上の外部接触へのスルーホール接続（８）を有する。ここで、サブキャリア（３）は、セラミック基板（１１）を含み、このセラミック基板は、第１の面（２）の、その周縁領域（１２）において、環状に配置された延性の金属層（１３）を有する。

Description

【発明の詳細な説明】
【０００１】 本発明は、射出成形技術を用いて電子部品をパッケージングするデバイス、お
よびこのデバイスを用いて電子部品をパッケージングする方法に関する。
【０００２】 電子部品をパッケージングするこのようなデバイスは、サブキャリア（Ｚｗｉ
ｓｃｈｅｎｔｒａｅｇａｅｒ）の第１の面上の複数の電子部品に成形材料を流し
込むために、ＣＳＰ技術（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｉｎｇ）において
用いられる。この複数の部品は、このために、サブキャリアの第１の面上の所定
の位置に配置され、このサブキャリアは、導体路（Ｌｅｉｔｅｒｂａｈｎｅｎ）
、電子部品の極微の小さい接触面と接続するための接触パッド（Ｋｏｎｔａｋｔ
ａｎｓｃｈｌｕｓｓｆｌａｅｃｈｅｎ）、およびスルーホール接続（Ｄｕｒｃｈ
ｋｏｎｔａｋｔ）を有する。このスルーホール接続は、サブキャリアの第２の面
上で導体路と接続され、この第２の面上の所定の位置において接触外部パッドま
たは接触バンプ（Ｋｏｎｔａｋｔｈｏｅｃｋｅｒ）が取り付けられる。この場合
、サブキャリアの第１の面の反対側に第２の面が配置される。
【０００３】 このようなデバイスにおいて、これらの素子が高周波用途または論理用途のた
めに構築されている場合、このサブキャリアは、いわゆるＢＧＡ素子（ボールグ
リッドアレイ）用の、ガラス繊維によって強化されたエポキシド基板を含む。通
常、サブキャリアの第１の面上の半導体チップに配置される電子部品を損傷から
守るために、射出成形法を用いてデバイス全体が樹脂で封止される。この射出成
形法は、「トランスファー成形」として標準化されている。この場合、サブキャ
リアは、高い負荷に耐えなければならない。なぜなら、射出成形用具とサブキャ
リアとの間の継ぎ目を封止するために、デバイスの射出成形用具およびサブキャ
リアが接合されるからである。ここでは、高い押し付け圧がサブキャリアの周縁
部に作用し、従って、サブキャリアと射出成形用具との間に樹脂材料が流れ出さ
ない。
【０００４】 この標準プロセスは、射出成形プロセスにおいて必要とされる、射出成形用具
とサブキャリアとの間の高い負荷により、セラミックが破損される危険が大きい
ため、サブキャリアとしてのセラミック基板に用いることはできない。しかしな
がら、これまで用いられた、例えば、ガラス繊維によって強化されたエポキシド
基板を含むサブキャリアは、ハンダ付け工程等の製造工程およびさらなる処理工
程の融解温度で、水分による膨れ（Ｆｅｕｃｈｔｉｆｋｅｉｔｓｂｌａｓｅｎ)
がガラス繊維で強化されたエポキシ樹脂基板の中で破裂し、従って、電子部品を
損傷する危険が生じる。
【０００５】 米国特許第５，２７０，２６２号公報から、サブキャリアは、特に、Ｏリング
等のシール素子を備えることが公知である。このシール素子は、樹脂材料で覆わ
れた後、ふたたび除去されなければならない。このような方法は経済的でないと
思われる。なぜなら、標準プロセスに加えさらなるプロセス工程が必要とされる
からである。
【０００６】 本発明の課題は、従来技術の不利な点を克服し、セラミックを含むサブキャリ
ア上に電子部品を実装し、高度に自動化された射出成形法を用いてパッケージン
グするデバイスを提供することである。さらに、本発明の課題は、対応するデバ
イスを使用して、電子部品をパッケージングする方法を提供することである。
【０００７】 この課題は、独立請求項の具体的特徴を用いて解決される。本発明の好適な実
施形態は、従属請求項から明らかである。
【０００８】 そのために、サブキャリアはセラミック基板であり、この基板は、電子部品も
配置されている第１の面のその周縁領域において、環状に配置された延性の金属
層も有する。この延性の金属層を用いて、セラミック基板の周縁領域において、
射出成形用具をはめ込み、周縁領域をシールし得、ここで、セラミック基板の非
平坦性は補償される。さらに、有利にも、射出成形の後、電子部品をパッケージ
ングするためのデバイスを分離する（ｖｅｒｅｉｎｚｅｌｎ）際に、延性の金属
層を有する周縁領域は容易に切り落とされ得る。
【０００９】 トランスファー成形の高度の自動化された標準プロセスにおいて、樹脂材料は
、約１８０℃の高温および約８ＭＰａの高圧で、デバイスのサブキャリア上に付
与された空洞に向かって注入される。このために、樹脂ハウジングを形成する空
洞を有する射出成形用具は、非密閉性、および空洞から樹脂材料が流れ出ること
につながり得る撓みおよび起伏を補償するために、大きい力でサブキャリア上の
付与されなければならない、ここで生じる高い応力は、延性金属を用いるために
、通常はもろいセラミックに損をもはやもたらさない。なぜなら、延性金属は、
可塑的に変形し、応力を低減するからである。同時に、セラミック基板の使用に
よりポップコーン効果が回避される。セラミック基板材料は大きい硬度および剛
性を有するが、延性金属層を通じて、射出成形用具の高い磨損が回避され、これ
は、高度に自動化された標準プロセスのコストを下げる。
【００１０】 これらの理由から、電子部品を保護するために、セラミック基板を用いる際に
使用される金属キャップ、あるいは個別に各部品または部品群ごとに用いられる
鋳型に流す液体エポキシ樹脂材料が放棄され得、樹脂材料で鋳固めされたＣＳＰ
素子およびＭＣＰ素子（マルチチップパッケージ）はセラミック基板を用いて経
済的に製作される。
【００１１】 本発明のデバイスを用いて、セラミック基板を用いるＣＳＰ素子またはＭＣＰ
素子を、セラミック基板を破損することなく製造することが可能である。従って
、同時に、高度に自動化された標準プロセスの金属に特有の制限が克服されるの
で、素子は、有利に、トランスファー成形法によって、セラミック基板を用いて
、信頼性および経済性をともなって樹脂材料で被覆され得る。
【００１２】 さらに、このデバイスは、セラミック基板を含むサブキャリアを用いて、幅が
狭い導体路、比較的小さい接触接続および改良された電気的実行（ｅｌｅｋｔｒ
ｉｓｃｈｅ Ａｕｓｆｕｅｈｒｕｎｇｅｎ）により、高い構造密度が達成され得
るという利点を提供する。さらに、「ポップコーン効果」が完全に回避され、例
えば、接触外部パッド（Ｋｏｎｔａｋｔａｕｓｓｅｎａｎｓｃｈｌｕｓｓｆｌａ
ｅｃｈｅｎ）を後から取り付けるか、または接触バンプをハンダ付けする際に、
多孔性の樹脂基板において、吸収された水分子による損害が発生しない。さらに
、セラミック基板は、電子素子用の基板を通る放熱が改善されるという利点を有
するので、さらなる冷却デバイスが節約され得る。最後に、セラミック基板は、
対応して調製されたセラミック層間のセラミック基板において、抵抗器、誘導構
造およびコンデンサといった集積された受動的構造を有する多層素子を実現する
可能性を提供する。
【００１３】 本発明の実施形態において、環状に配置された金属層は、閉金属環を形成する
。閉金属環の利点は、樹脂材料の注入中にセラミック基板と射出成形用具との間
に環状のシールが達成され得ることの信頼性である。
【００１４】 本発明のさらなる実施形態において、環状に配置された金属層は中断部分を有
する。この中断部分は、樹脂材料を注入する場合、この樹脂材料がこの中断部分
内で凝固するように狭い幅で形成される。これは、基板および金属層の異なった
広がりによって生じる応力の、より有利な分散が達成され得るという利点を有す
る。中断部分は、環状に配置された金属層が、環状の構成に横向きに位置合せさ
れる、直線に並べられた複数の金属帯から構成されるように配置され得る。
【００１５】 本発明の別の実施形態において、セラミック基板の第２の面から突き出る接触
バンプがハンダボールから製作される。これらのハンダボールは、電子部品を射
出成形した後に始めて、セラミック基板の第２の面上の所定の位置に付与される
。
【００１６】 本発明のさらなる実施形態において、セラミック基板は複数層（ｍｅｈｒｓｃ
ｈｃｈｔｉｇ）の基板であり、その複数の層は、異なった熱膨張係数を有する。
ここで、中心部の内部セラミック層は、隣接する外部層よりも高い熱膨張係数を
有する。従って、高度に自動化された射出成形プロセスにおいて、負荷よりも高
い基板の抵抗力を達成することは有利である。すなわち、射出成形プロセスにお
いて、表面の実質的に有効な引張り応力が低減される。
【００１７】 外部層の膨張係数は、この実施形態においては中心部の内部層の膨張係数より
も小さいため、ほぼ応力のない状態になる焼結温度の冷却時に、外部層に圧力応
力（Ｄｒｕｃｋｓｐａｎｎｕｎｇ）および内部領域に引張り応力が生じる。従っ
て、外部層における圧力応力は、射出成形の際に有効な引張り応力によって表面
の負荷を低減する。
【００１８】 本発明のさらなる実施形態において、セラミック基板は複数層（ｍｅｈｒｓｃ
ｈｃｈｔｉｇ）の基板であり、その複数の層は、異なった弾性係数を有する。こ
こで、中心部の内部セラミック層は、隣接する外部層よりも高い弾性係数を有す
る。表面に近い領域において、セラミックの撓み易さ（Ｎａｃｈｇｉｅｂｉｇｋ
ｅｉｔ）が局所的に高く、射出成形用具を載せる際に最大の変形が生じるために
、この表面に近い領域において発生する応力は低減される。低応力にもかかわら
ず場合によって形成され、表面から始まって中心にまで広がる亀裂は、内部の中
心層への遷移で停止する。さらなる処理工程のために必要とされる、結合の強度
（Ｆｅｓｔｉｇｋｅｉｔ）および剛性（Ｓｔｅｉｆｉｇｋｅｉｔ）は、高い強度
および高い弾性係数を有する内部の中心層によって有利に保証される。
【００１９】 本発明のさらなる実施形態において、セラミック基板は複数層（ｍｅｈｒｌａ
ｇｉｇ）基板であり、内部応力を低減するためのセラミック層および金属層を有
する。その結果、システム全体の剛性が有利に低減され、従って、セラミック基
板が破損する危険が低減される。
【００２０】 本発明のさらなる実施形態において、セラミック基板は複数層（ｍｅｈｒｌａ
ｇｉｇ）基板であり、セラミック層、および導体路と受動的素子とに構造化され
た金属層を有する。ここで、スルーホール接続は、異なった金属層レベルにおい
て金属線（Ｍｅｔａｌｌｂａｈｎ）と素子を選択的に互いに接続する。このよう
なセラミック基板を用いて、多層素子が有利に実現され得る。ここで、個々の金
属層における抵抗器、誘導構造およびコンデンサといった受動的構造が、セラミ
ック基板の焼結の際に生成される。
【００２１】 本発明による、環状に構成された延性の金属層は、ハウジングの形態を規定す
る射出成形用具を載せる領域に配置されるので、有利にも、射出成形用具は、硬
質のセラミック基板に直接的には触れず、従って、従来のセラミック基板よりも
磨損が少ない。これは、射出成形用具がセラミック基板とではなく、延性金属層
とのみ接触し、このことは、射出成形用具のより長い耐用期間と結びつくからで
ある。
【００２２】 同時にシール作用も有する延性金属層は、十分に厚く寸法調整されなければな
らない。しかしながら、このことは、金属層を付与する際にセラミック基板が歪
められる危険と結びついている。このような不利な作用を補償するために、セラ
ミック層に、第２の面のその周縁部分において、環状に配置された延性の閉金属
層がさらに提供される。さらに、セラミックが負荷過重された場合の予定破損箇
所を、セラミック基板の危険のない周縁領域において提供するために、セラミッ
ク基板は、第２の面のその周縁領域において、環状に配置される溝をさらに有し
得る。この溝は、射出成形用具を載せる領域内にあり、従って、活性電子半導体
構造の内部領域において応力を有利に低減する。その結果、溝自体の領域におけ
る局所的応力は確かに高くはなるが、この溝は、セラミックにおける、負荷によ
る亀裂が周辺領域においてのみ発生し、電子部品のために利用可能な面において
は発生しないようにする。
【００２３】 セラミック基板の材料として、純度≧９６％の細粒状のＡｌ２Ｏ３が用いられ
る。この酸化アルミニウムは、良好な電気特性と機械特性の組み合わせ、ならび
に比較的安い価格およびその利用可能性ゆえに、電子部品をパッケージングする
、本発明によるデバイスにとって最も適したセラミック基板材料である。薄膜技
術にも用いられるように、標準寸法では、Ａｌ２Ｏ３は比較的安い価格で利用可
能である。確かに、Ａｌ２Ｏ３の弾性係数は比較的高く、その結果、射出成形の
際に、セラミック基板に高い応力が誘導されるが、金属の強度が高いために、こ
の高い応力は甘受され得る。さらに、上述のように、応力のピーク（Ｓｐａｎｎ
ｕｎｇｓｓｐｉｔｚｅｎ）は、対応して基板を複数層にすることによって、特に
、好適にセラミック基板の第２の面上に溝を提供することによってさらに低減さ
れ得る。
【００２４】 セラミックの細粒状は、Ａｌ２Ｏ３にＭｇＯを添加することによって改良され
得る。なぜなら、酸化マグネシウムはＡｌ２Ｏ３セラミックの中で粒子成長抑制
因子（Ｋｏｒｎｗａｃｈｓｔｕｍｓｉｎｈｉｂｉｔｏｒ）として作用し、その結
果、異常な粒子成長によってセラミック基板粒子が過剰に大きくなり、および不
均質性が過剰に大きくなる。堆積した（ｅｉｎｇｅｌａｇｅｒｔ）ＺｒＯ２粒子
を付加することによって、部分的に安定したＺｒＯ２セラミックに関して公知お
よび典型的なメカニズムは、酸化アルミニウムセラミックにも転用可能になる。
この場合、適切なプロセス技術処置によって、ＺｒＯ２粒子の微細構造は単斜晶
形であるだけでなく、さらに、室温で準安定の四角形の位相をとるように調整さ
れる。このＺｒＯ２の四角形の位相は、まず、亀裂の先端の周辺における応力界
の影響下で、マルテンサイトに関して安定した単斜晶形に変わる。これは、体積
の増加と結びついており、圧力応力を生成する。この圧力応力は、亀裂の拡大に
対して責任を負う引張り応力界を局所的に回避し、従って、沈積したＺｒＯ２粒
子を有する酸化アルミニウムセラミックにおいて亀裂の拡大を回避する。
【００２５】 本発明の実施形態において、細粒状のステアタイト（Ｓｔｅａｔｉｔ）および
／またはフォルステライトを含むセラミック基板が製作される。ステアタイトお
よびフォルステライトの分子構造に基づいて、熱伝導率は酸化アルミニウムの場
合よりも低いが、同時に弾性係数も低いので、この材料は、高度に自動化された
方法におけるハウジングの射出成形のために全く適切であるようである。
【００２６】 セラミック基板として、細粒状の窒化アルミニウムも用いられ得る。特に、窒
化アルミニウムは高い熱伝導率を達成し、その機械特性は、酸化アルミニウムの
機械特性に匹敵し得るためなおさらである。さらに、窒化アルミニウムに関して
は半導体シリコンにより近い、低い熱膨張率は、たいていの用途にとってさらな
る利点であり得る。しかしながら、セラミック基板の反りおよび歪みをわずかに
なるために、セラミック基板の熱膨張係数が樹脂射出成形材料の大きさの範囲内
にあるならば、それは射出成形にとっては、より有利であるようである。
【００２７】 これは、セラミック基板としてガラスセラミック材料を用いることによって達
成され得る。このようなガラスセラミック材料は、例えば、酸化アルミニウム等
のセラミックの他に、ガラスを含む。ここで、低温ガラスセラミック材料の場合
には、高温ガラスセラミック材料の場合よりもガラスが占める割合が高い。この
ような低温ガラスセラミック材料は、ガラス含有量が比較的高いため、対応して
、８５０〜１０００℃の比較的低い温度で焼結され得る。
【００２８】 しかしながら、ガラスセラミック材料に基づくこれらの材料系は、ガラス成分
とセラミック成分の混合比率の構成を最適化することによって、電子部品をパッ
ケージングするデバイス用に基板特性を合わせることができる。従って、ガラス
セラミックの膨張係数は、樹脂材料の膨張係数に適合され得、これによって純Ａ
ｌ２Ｏ３セラミックと比較して、定期的な温度変化に対するより高い抵抗力が獲
得され得る。
【００２９】 上述のデバイスを用いて電子部品をパッケージングする方法は、以下の方法工
程を特長とする： 接触バンプを所定の位置に取り付けるために、導体路、接触パッドおよびスル
ーホール接続を有するセラミック基板を提供する工程であり、このセラミック基
板は、その周縁領域に延性金属層を有し、その延性金属層内に電子部品を有する
工程、 ハウジングの形を形成する射出成形用具を提供する工程、 セラミック基板の周縁領域において環状に配置された延性の金属層に射出成形
用具を気密にして押し付ける工程、 射出成形用具と、部品を有するセラミック基板の第１の面との間の空洞に樹脂
成形材料を注入する工程、 セラミック基板の第２の面の所定の位置に接触バンプを付与する工程、 鋳つけたハウジングを有する電子部品を分離する工程。
【００３０】 この方法は、今や、高度に自動化された標準プロセス、すなわち、いわゆるト
ランスファー成形を用いて、セラミック基板上の電子部品が射出成形材料で包み
込まれ得るという利点を有する。これによって、基板が高温および圧縮負荷を有
するために、ガラス繊維によって強化されたエポキシ基板材料またはポリイミド
基板材料のみが使用される従来の技術に対して、今や、特に、基板の周縁領域に
おいて延性金属層を有する、本発明によるセラミック基板の構造化に基づいて、
射出成形用具が気密にしてセラミック基板上に載せられ得、延性金属層と射出成
形用具との間のこのシールは、約８ＭＰａもの高圧に耐えることが可能である。
【００３１】 セラミック基板を用いて、より幅の狭い導体路およびより小さいスルーホール
接続部分が使用可能であることによって、エポキシ基板材料またはポリイミド基
板材料よりも高い構造密度が実現され得る。さらに、この方法を用いて、特に、
鋳固めが完了した部品における接触バンプにハンダボールをハンダ付けする際に
効果をもたらす、樹脂基板について公知の「ポップコーン効果」が克服される。
なぜなら、セラミック基板は、従来の樹脂基板とは対照的に、対応する高温で焼
結され、従って、吸収される湿気をもはや含まないからである。この方法のさら
なる利点は、射出成形用具の磨損が延性金属層によってわずかになることである
。これは、この用具が硬質のセラミック基板の表面と摩損させる接触を被らない
からである。
【００３２】 従来の方法においても、樹脂製のサブキャリアの周縁領域は、電子部品を分離
する際に分離されて除かれるため、付与された延性金属備える周縁領域を有する
本発明による方法においても、方法の実施において、これらの周縁領域は、プロ
セスの終了時に、電子部品を分離する際に、分離されて除かれる。
【００３３】 セラミック基板として、方法をさらに実施する際に、複数層の基板が用いられ
得る。この基板の複数の層は、異なった熱膨張係数を有し、少なくとも１つの中
心部の内部セラミック層が、隣接する外部層よりも高い熱膨張係数を有するよう
にされる。異なった膨張係数を有する複数層の基板を使用することは、射出成形
工程において高いプロセス圧（Ｖｅｒｆａｈｒｅｎｓｄｒｕｅｃｋｅ）を適用す
る場合にセラミック基板が破損する危険が低減される利点を有する。これは、隣
接する外部層において、焼結後、セラミック基板を冷却する際に圧力応力が誘導
され、注入工程の間、およびさらなる熱に関する後処理の間、引張り応力のもと
で亀裂が形成される危険が低減されるからである。
【００３４】 方法のさらなる実施において、セラミック基板として、複数層の基板が用いら
れる。この基板の複数の層は、異なった弾性係数を有し、中心部の内部セラミッ
ク層は、隣接する外部層よりも高い弾性係数を有する。セラミック基板における
この層の連続は、上述の利点を有し、注入工程においてセラミック基板が破損す
る危険を低減する。
【００３５】 類似の作用は、セラミック基板を構成する際に構造化された金属層を中間に挿
入することによって達成され得、従って、その金属層は、内部応力を低減するこ
とに貢献する。
【００３６】 本発明による方法には、複数層のセラミック基板も用いられ得る。ここで、セ
ラミック層の他に、導体路機能および受動的素子の機能を引き受ける構造化され
た金属層が基板に存在する。基板の外部金属層と接続するために、さらに、この
複数層のセラミック基板における異なったセラミック層を通るスルーホール接続
が提供される。ここで、セラミック基板またはセラミック層として、ガラスセラ
ミックも使用される。
【００３７】 延性金属層を付与するため、めっき技術が用いられる。このめっき技術の場合
、延性材料は帯状の形で付与される。別の好適な金属層の積層方法は、シルクス
クリーン法（Ｓｉｅｂｄｒｕｃｋｖｅｒｆａｈｒｅｎ）およびステンシル印刷法
（Ｓｃｈａｂｌｏｎｅｎｄｒｕｃｋｖｅｒｆａｈｒｅｎ）であり、これらの方法
は、多数のセラミック基板の周縁部に、自動化された方法で、金属層が付与され
得るという利点を有する。
【００３８】 環状に配置された延性の金属層に延性の銅合金が用いられる場合、直接的に銅
をボンディングする工程が用いられ得る（ＤＣＢ法）。これは、特に、酸化アル
ミニウム基板に適用され得る。
【００３９】 鉄／ニッケル合金も、延性の閉環状金属層として用いられ得る。これは、特に
、場合によっては、非常に軟質のアルミニウム合金の場合にも発生し得るような
、射出成形用具に金属の残滓がたまることがないという利点を有する。
【００４０】 延性金属層を付与するさらなる方法の変形は、活性ハンダ（Ａｋｔｉｖｌｏｅ
ｔｅｎ）である。この方法の場合、セラミックと反応する添加剤を有するマスク
（Ｋａｓｃｈｉｅｒｕｎｇ）がハンダ付けされる。
【００４１】 本発明による方法のさらなる実施例は、第２の面の周縁領域におけるセラミッ
ク基板上に、さらなる環状に配置された延性の金属層が付与されることにある。
この方法工程を用いて、場合によっては起こりうる第１の面の歪みが、この第１
の面に環状に配置された金属層が取り付けられることによって有利に補償される
。さらに、第２の面上のセラミック基板の周縁領域において、閉環状の溝がはめ
込まれ得る。この方法工程を用いて、周縁領域において予定破損箇所が生じ、こ
の予定破損箇所が、亀裂がセラミック基板の周縁領域から中心部の中間領域に延
びることを回避することが保証される。
【００４２】 セラミック基板の材料については、詳細に述べられた。この材料と結びついた
利点は、対応する方法工程にも転用可能であるので、本明細書中でさらには説明
されない。
【００４３】 本発明の実施形態は、次に、添付の図面を用いて詳細に説明される。
【００４４】 図１ａは、本発明の実施形態に対応する射出成型技術を用いて、電子部品をパ
ッケージングするデバイスの斜視図を示す。これには、複数の部品１がセラミッ
ク基板１１の第１の面２上の所定の位置４に配置される。セラミック基板１１は
、図４に示される導体路５、接触面６およびスルーホール接続８を有する。ここ
で、本発明の実施形態において、セラミック基板１１の周縁部１２には、第１の
面２上に環状に配置された延性の金属層１３、および第１の面２の反対側にある
第２の面１０上に、環状に配置されたさらなる延性の金属層２１が配置される。
これらの環状に配置された金属層１３および２１は、図１ａの実施形態において
、閉金属環３４として形成されうる。延性金属層１３、２１の、この対称的な構
成によって、セラミック基板１１の延性金属層１３、２１を付与する際の引きつ
りおよび反りは有利に回避される。
【００４５】 セラミック基板１１は、図１ａに示されるように、複数のセラミック層１４、
１５および１６から構成され得る。これらの複数のセラミック層間に、構造化さ
れた金属層１７および１８が配置され得る。異なった金属層レベル１７、１８お
よび１９は、導体路と受動的素子とに構造化され得、スルーホール接続８を通じ
て、図４に示されるように、互いに接続され得る。電子部品は、図４に見出され
るように、接触面７を有する。この接触面は、接触接続面を介してセラミック基
板１１上で導体路１９と接続される。この接続は、フリップチップ技術または、
図４に示されるように、ワイヤーボンディング（Ｂｏｎｄｄｒａｈｔｖｅｒｂｉ
ｎｄｕｎｇ）２７を用いて実現され得る。本実施形態において、半導体チップを
含む電子部品１の各々は、各々のチップ上にこのような複数の接触面７を有し、
それに応じて、導体路レベル１９の領域において、セラミック基板１１上の接触
接続面６への複数の接続を有する。
【００４６】 図１ｂは、本発明の１実施形態を示す。ここでは、応力は、サブキャリアまた
はセラミック基板の第１の面２および第２の面１０上に環状に閉じた金属コーテ
ィングを付与することによって補償されるのではなく、中断部分３３が提供され
た、環状に配置された金属層１３によってより有利に分散される。中断部分３３
は幅狭く形成され、図２および図３に見出されるように、樹脂材料を射出成型用
具２０と、セラミック製のサブキャリア３との間に注入する際に、図４に見出さ
れるような樹脂材料２４が中断部分３４の範囲内で凝固するようにする。中断部
分３３は、直線に並べられた複数の金属帯３５から、環状に配置された金属層１
３が構成され、この環状の配置を横切るように配置され得る。
【００４７】 セラミック基板１１は引張り応力に対して極めて敏感であり、従って、セラミ
ック基板１１の周縁領域１２において高い圧縮負荷を有する射出成型技術は、セ
ラミック基板１１を破損させ得るので、射出成型技術を用いて電子部品をパッケ
ージングする、本発明のデバイスにおいて、環状に配置される延性の金属層１３
が提供される。この金属層には、図２および図３に見出されるように、射出成型
用具２０がはめ込まれ、従って、比較的硬いセラミック基板の非平坦性は補償さ
れる。このような非平坦性は、従来のセラミック基板においては５〜１００μｍ
の範囲内であるので、延性の閉環状の金属層は、例えば、４０×４０ｍｍ２の面
を有するセラミック基板の、この非平坦性を補償するために、５０〜２５０μｍ
の厚さで全く十分である。図３に見出されるような、たとえば、セラミック層間
における異なった構造を有する金属層に受動的素子構造を有し得る方形のセラミ
ック基板の場合、射出成型用具を載せる領域において、周縁領域１２において、
サブキャリア３またはセラミック基板１１の第２の面１０上のセラミック基板に
環状溝がさらにはめ込まれる。このような環状溝は、予定破損箇所（Ｓｏｌｌｂ
ｒｕｃｈｓｔｅｌｌｅ）のように作用し、周縁領域において、セラミックの中に
負荷軽減亀裂（Ｅｎｔｌａｓｔｕｎｇｓｒｉｓｓｅ）を形成するので、素子１を
載せているセラミック面の方向には負荷軽減亀裂は出現しない。
【００４８】 図２は、射出成型用具２０が載せられた、本発明の実施形態によるデバイスの
、部分的断面の部分図である。セラミック基板１１の寸法または厚さは、この図
２の図示では大きく拡大される。セラミックの厚さは、この単層の実施形態にお
いては、１００〜６００μｍであり、セラミック基板１１の周縁領域１２におけ
る延性金属層１３および２１は、５０〜２５０μｍである。複数層のセラミック
基板の場合、その厚さは層の数に対応して、単層の実施形態の数倍であるので、
内部に受動的素子を有するセラミックは、１０００μｍの厚さにまで達し得る。
基板上を押し付ける際に、この延性の金属層の中に用具２０がはめ込まれ得、従
って、セラミック基板１１の非平坦性、起伏および他の表面欠陥は補償され得る
。同時に、拡大された尺度の図２は、負荷軽減する環状溝２２を閉める。この環
状溝は、周縁領域１２において、サブキャリア３またはセラミック基板１１の下
方の面、または第２の面１０にはめ込まれる。
【００４９】 図３は、射出成型用具２０が載せられた、本発明のさらなる実施形態を示し、
サブキャリア３またはセラミック基板１１の、素子１を載せている第１の面２上
に空洞２５が見出される。この空洞に、約８ＭＰａの圧力のもとで樹脂材料が矢
印方向Ａに流し込まれる。射出成型技術を用いて電子部品１をパッケージングす
るためにデバイスの周縁部を気密を保持（ｄｉｃｈｔｈａｌｔｅｎ）しておくた
めに、環状に配置された延性の金属層１３上に射出成型用具２０が矢印方向Ｂに
押し付けられ、従って、空洞２５は密閉されるので、樹脂材料２４は流れ出し得
ない。電子部品１とセラミック基板１１との厚さの比率は、図３に図示する都合
上、事実に忠実に再現されていない。電子部品１は、実質的に、１００〜５００
μｍの厚さの、集積回路を載せている半導体チップから構成される一方で、セラ
ミック基板１１は、１００から１０００μｍにまで及ぶ範囲の厚さを有する。セ
ラミック基板１１の反りも、問題を明確にするために拡大して図示される。
【００５０】 図４は、電子部品１をパッケージングし、所定の位置においてハンダボール３
０を少し溶かして接触バンプ９にした後、周縁領域１２の幅ｂの鋸刃２８を用い
て切り離すことを示す。
【００５１】 射出成形用具は、この図４の図示においては、すでに除去され、樹脂材料２４
は冷却および凝固されて、電子部品１の保護ハウジングを形成する。射出成形工
程において、樹脂材料は、すべての空洞に進入し、導電性コンポーネント間に絶
縁層を形成する。図４に明瞭に示されるように、図示されない集積回路は、電子
部品１の半導体チップがワイヤーボンディング２７を用いて半導体チップ上の接
触面７を介してセラミック基板上の接触接続面６と、およびセラミック基板の第
１の面上の導体路２がスルーホール接続８を介してサブキャリア３またはセラミ
ック基板の第２の面１０上の導体路６と接続されて配線される。ここで、セラミ
ック基板１１の第２の面１０上の導体路６の末端領域３１において、ハンダ接触
面は接触バンプを受け取る。この接触バンプ９は、ハンダボール３０を少し溶か
すことによってハンダ接触面２９上に形成される。このようにして、次に、射出
成形技術を用いて電子部品をパッケージングするデバイスをばらばらにすると、
所定の位置に配置された接触接続面または接触バンプ９を有する個々の部品が生
成される。接触接続面または接触バンプは、セラミック基板１１の第２の面１０
上の射出成形ハウジング上に配置される。
【図面の簡単な説明】
【図１ａ】 図１ａは、射出成形技術を用いて電子部品をパッケージングするデバイスの斜
視図において、本発明の実施形態を示す。
【図１ｂ】 図１ｂは、射出成形技術を用いて電子部品をパッケージングするデバイスの斜
視図において、本発明の実施形態を示す。
【図２】 図２は、射出成形用具が載せられた、本発明の実施形態によるデバイスの部分
的断面の部分図を示す。
【図３】 図３は、射出成形用具が載せられた、本発明のさらなる実施形態を示す。
【図４】 図４は、電子部品１をパッケージングし、所定の位置においてハンダボール３
０を少し溶かして接触バンプにした後の周縁領域の切り離しを示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エルンスト， ゲオルク ドイツ国 93107 タールマッシング， ハイダウアーシュトラーセ 13 (72)発明者 ツァイラー， トーマス ドイツ国 93049 レーゲンスブルク， パリツェリシュトラーセ 24 Ｆターム(参考） 4M109 AA01 BA04 CA21 DB16 GA02 5F061 AA01 BA04 CA21 FA02

Claims (38)

    【特許請求の範囲】
  1. 【請求項１】 射出成形技術を用いて電子部品をパッケージングするデバイ
    スであって、複数の部品（１）がサブキャリア（３）の第１の面（２）上の所定
    の位置（４）に配置され、該サブキャリア（３）は、導体路（５）、該電子部品
    （１）を接触面（７）と接続するための接触パッド（６）、および接触外部パッ
    ドまたは接触バンプ（９）を第２の面（１０）上に取り付けるためのスルーホー
    ル接続（８）を有し、該第２の面は、該第１の面（２）反対側に存在し、該サブ
    キャリア（３）は、セラミック基板（１１）であり、該セラミック基板は、該第
    １の面（２）の周縁領域（１２）において、環状に配置された延性金属層（１３
    ）を有する、デバイス。
  2. 【請求項２】 前記環状に配置された金属層は、閉じた金属環を形成するこ
    とを特徴とする、請求項１に記載のデバイス。
  3. 【請求項３】 前記環状に配置された金属層は、中断部分を有することを特
    徴とする、請求項１に記載のデバイス。
  4. 【請求項４】 前記接触バンプ（９）は、ハンダボールから製作されること
    を特徴とする、請求項１〜３の１つに記載のデバイス。
  5. 【請求項５】 前記セラミック基板（１１）は、複数層の基板であり、該基
    板の複数の層（１４、１５、１６）は、異なった熱膨張係数を有し、中心部の内
    部セラミック層（１４）は、該隣接する外部層（１５、１６）よりも高い熱膨張
    係数を有することを特徴とする、請求項１〜４の１つに記載のデバイス。
  6. 【請求項６】 前記セラミック基板（１１）は、複数層の基板であり、該基
    板の複数の層（１４、１５、１６）は、異なった弾性係数を有し、中心部の内部
    セラミック層（１４）は、該隣接する外部層（１５、１６）よりも高い弾性係数
    を有することを特徴とする、請求項１〜５に記載のデバイス。
  7. 【請求項７】 前記セラミック基板（１１）は、複数層の基板であり、内部
    応力を低減するために、前記セラミック層（１４、１５、１６）および金属層（
    １７、１８）を有することを特徴とする、請求項１〜６の１つに記載のデバイス
    。
  8. 【請求項８】 前記セラミック基板（１１）は、複数層の基板であり、前記
    セラミック層（１４、１５、１６）、および導体路（５）と受動的素子とに構造
    化された金属層（１７、１８）を有し、スルーホール接続（Ｄｕｒｃｈｋｏｎｔ
    ａｋｔｅ）（８）は、異なった金属層レベル（１７、１８、１９）における該導
    体路と素子を選択的に互いに接続することを特徴とする、請求項１〜７の１つに
    記載のデバイス。
  9. 【請求項９】 前記環状に配置された延性金属層（１３）は、ハウジングの
    形を規定する射出成形用具（２０）を載せる領域に配置されることを特徴とする
    、請求項１〜８の１つに記載のデバイス。
  10. 【請求項１０】 前記セラミック基板（１１）は、前記第２の面（１０）の
    周縁領域（１２）において、環状に配置された延性金属層（２１）をさらに有す
    ることを特徴とする、請求項１〜９の１つに記載のデバイス。
  11. 【請求項１１】 前記セラミック基板（１１）は、前記第２の面（１０）の
    周縁領域（１２）において、環状に配置された溝（２２）をさらに有することを
    特徴とする、請求項１〜１０の１つに記載のデバイス。
  12. 【請求項１２】 前記溝（２２）は、前記射出成形用具（２０）を載せる領
    域（２３）の範囲内に配置されることを特徴とする、請求項１１に記載のデバイ
    ス。
  13. 【請求項１３】 前記セラミック基板（１１）は、細粒状の純度９６％以上
    の細粒状のＡｌ２Ｏ３から製作されることを特徴とする、請求項１〜１２の１つ
    に記載のデバイス。
  14. 【請求項１４】 前記セラミック基板（１１）は、細粒状の純度９６％以上
    の細粒状のＡｌ２Ｏ３にＭｇＯを付加して製作されることを特徴とする、請求項
    １〜１３の１つに記載のデバイス。
  15. 【請求項１５】 前記セラミック基板（１１）は、細粒状の純度９６％以上
    の細粒状のＡｌ２Ｏ３に堆積した（ｅｉｎｇｅｌａｇｅｒｔ）ＺｒＯ２粒子を付
    加して製作されることを特徴とする、請求項１〜１４の１つに記載のデバイス。
  16. 【請求項１６】 前記セラミック基板（１１）は、細粒状のステアタイトお
    よび／またはフォルステライトから製作されることを特徴とする、請求項１〜１
    ２の１つに記載のデバイス。
  17. 【請求項１７】 前記セラミック基板（１１）は、細粒状の酸化アルミニウ
    ムから製作されることを特徴とする、請求項１〜１２の１つに記載のデバイス。
  18. 【請求項１８】 前記セラミック基板（１１）は、ガラスセラミック材料を
    含む、請求項１〜１２の１つに記載のデバイス。
  19. 【請求項１９】 請求項１〜１８の１つに記載のデバイスを用いて、電子部
    品をパッケージングする方法であって、 接触外部パッドまたは接触バンプ（９）を所定の位置に取り付けるために、導
    体路（５）、接触パッド（６）およびスルーホール接続（８）を有するセラミッ
    ク基板（１１）を提供する工程であって、該セラミック基板は、該セラミック基
    板の周縁領域（１２）に延性金属層（１３）を有し、該延性金属層（１３）内に
    電子部品（１）を有する、工程と、 ハウジングの形を形成する射出成形用具（２０）を提供する工程と、 外セラミック基板の該周縁領域（１２）において該環状に配置された該延性金
    属層（１３）に該射出成形用具（２０）を気密にして押し付ける工程と、 該射出成形用具（２０）と、部品（１）を有する該セラミック基板（１１）の
    第１の面（２）との間の空洞（２５）に樹脂成形材料（２４）を注入する工程と
    、 該セラミック基板の第２の面の所定の位置に、接触外部パッドまたは接触バン
    プ（９）を付与する工程と、 鋳つけたハウジング（２６）を有する該電子部品（１）を分離する工程と を包含することを特徴とする、方法。
  20. 【請求項２０】 樹脂が注入された素子（１）を分離する際に、環状に配置
    された延性金属層（１３）有する前記セラミック基板（１１）の前記周縁領域（
    １２）は分離されることを特徴とする、請求項１９に記載の方法。
  21. 【請求項２１】 前記接触バンプ（９）は、ハンダボールを融解することに
    よって製作されることを特徴とする、請求項１９または２０に記載の方法。
  22. 【請求項２２】 セラミック基板（１１）として、複数層の基板が用いられ
    、該基板の複数の層は、異なった熱膨張係数を有し、中心部の内部セラミック層
    （１４）は、隣接する外部層（１５、１６）よりも高い熱膨張係数を有すること
    を特徴とする、請求項１９〜２１の１つに記載の方法。
  23. 【請求項２３】 セラミック基板（１１）として、複数層の基板が用いられ
    、該基板の複数の層は、異なった弾性係数を有し、中心部の内部セラミック層（
    １４）は、前記隣接する外部層（１５、１６）よりも高い弾性係数を有すること
    を特徴とする、請求項１９〜２２の１つに記載の方法。
  24. 【請求項２４】 セラミック基板（１１）として、複数層の基板が用いられ
    、該基板は、内部応力を低減するために、セラミック層（１４、１５、１６）お
    よび金属層（１７、１８）から製作されることを特徴とする、請求項１９〜２３
    の１つに記載の方法。
  25. 【請求項２５】 セラミック基板（１１）として、複数層の基板が用いられ
    、該基板は、セラミック層（１４、１５、１６）、および導体路（５）と受動的
    素子とに構造化された金属層（１７、１８）から製作され、異なった金属層レベ
    ル（１７、１８、１９）における該導体路（５）と該素子は、スルーホール接続
    （８）を用いて、選択的に互いに接続されることを特徴とする、請求項１９〜２
    ４の１つに記載の方法。
  26. 【請求項２６】 前記環状に配置された延性金属層（１３）の材料として、
    延性銅合金が用いられることを特徴とする、請求項１９〜２５の１つに記載の方
    法。
  27. 【請求項２７】 前記銅合金は、直接的に銅をボンディングすることによっ
    て付与されることを特徴とする、請求項２６に記載の方法。
  28. 【請求項２８】 前記環状に配置された延性金属層（１３）の材料として、
    延性アルミニウム合金が用いられることを特徴とする、請求項１９〜２５の１つ
    に記載の方法。
  29. 【請求項２９】 前記環状に配置された延性金属層（１３）の材料として、
    延性鉄／ニッケル合金が用いられることを特徴とする、請求項１９〜２５の１つ
    に記載の方法。
  30. 【請求項３０】 延性金属層（３）は、活性ハンダを用いて付与されること
    を特徴とする、請求項１９〜２９の１つに記載の方法。
  31. 【請求項３１】 前記セラミック基板（１１）において、該セラミック基板
    （１１）の周縁領域（１２）にて、前記第２の面（１０）上に閉環状の延性金属
    層（２１）がさらに付与されることを特徴とする、請求項１９〜３０の１つに記
    載の方法。
  32. 【請求項３２】 前記セラミック基板（１１）ににおいて、該セラミック基
    板（１１）の周縁領域（１２）にて、前記第２の面（１０）上に閉環状の溝（２
    ２）がさらにはめ込まれることを特徴とする、請求項１９〜３１の１つに記載の
    方法。
  33. 【請求項３３】 前記セラミック基板（１１）は、細粒状の純度９６％以上
    の細粒状のＡｌ２Ｏ３から製作されることを特徴とする、請求項１９〜３２の１
    つに記載の方法。
  34. 【請求項３４】 前記セラミック基板（１１）は、細粒状の純度９６％以上
    の細粒状のＡｌ２Ｏ３にＭｇＯを付加して製作されることを特徴とする、請求項
    １９〜３３の１つに記載の方法。
  35. 【請求項３５】 前記セラミック基板（１１）は、細粒状の純度９６％以上
    の細粒状のＡｌ２Ｏ３に堆積したＺｒＯ２粒子を付加して製作されることを特徴
    とする、請求項１９〜３４の１つに記載の方法。
  36. 【請求項３６】 前記セラミック基板（１１）は、細粒状のステアタイトお
    よび／またはフォルステライトから製作されることを特徴とする、請求項１９〜
    ３２の１つに記載の方法。
  37. 【請求項３７】 前記セラミック基板（１１）は、細粒状の酸化アルミニウ
    ムから製作されることを特徴とする、請求項１９〜３２の１つに記載の方法。
  38. 【請求項３８】 前記セラミック基板（１１）は、ガラスセラミック材料を
    含む、請求項１９〜３２の１つに記載の方法。
JP2001564393A 2000-03-03 2001-03-02 射出成形技術を用いて電子部品をパッケージングするデバイス Expired - Fee Related JP3847166B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10010461.4 2000-03-03
DE2000110461 DE10010461A1 (de) 2000-03-03 2000-03-03 Vorrichtung zum Verpacken elektronischer Bauteile mittels Spritzgußtechnik
PCT/DE2001/000778 WO2001065601A2 (de) 2000-03-03 2001-03-02 Vorrichtung zum verpacken elektronischer bauteile mittels spritzgusstechnik

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005209309A Division JP2005354095A (ja) 2000-03-03 2005-07-19 射出成形技術を用いて電子部品をパッケージングするデバイス

Publications (2)

Publication Number Publication Date
JP2003526208A true JP2003526208A (ja) 2003-09-02
JP3847166B2 JP3847166B2 (ja) 2006-11-15

Family

ID=7633423

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2001564393A Expired - Fee Related JP3847166B2 (ja) 2000-03-03 2001-03-02 射出成形技術を用いて電子部品をパッケージングするデバイス
JP2005209309A Pending JP2005354095A (ja) 2000-03-03 2005-07-19 射出成形技術を用いて電子部品をパッケージングするデバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2005209309A Pending JP2005354095A (ja) 2000-03-03 2005-07-19 射出成形技術を用いて電子部品をパッケージングするデバイス

Country Status (5)

Country Link
US (1) US7215010B2 (ja)
EP (1) EP1259986A2 (ja)
JP (2) JP3847166B2 (ja)
DE (1) DE10010461A1 (ja)
WO (1) WO2001065601A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8786110B2 (en) 2010-09-24 2014-07-22 J-Devices Corporation Semiconductor device and manufacturing method thereof
US8901754B2 (en) 2010-06-22 2014-12-02 J-Devices Corporation Semiconductor device and manufacturing method thereof
WO2016143317A1 (ja) * 2015-03-12 2016-09-15 株式会社デンソー 電子装置及びその製造方法
WO2020121680A1 (ja) * 2018-12-10 2020-06-18 富士電機株式会社 半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10317596A1 (de) * 2003-04-16 2004-11-11 Epcos Ag Verfahren zur Erzeugung von Lotkugeln auf einem elektrischen Bauelement
US20060043635A1 (en) * 2003-10-31 2006-03-02 Groth Lauren A Singular and co-molded pre-forms
US7224040B2 (en) * 2003-11-28 2007-05-29 Gennum Corporation Multi-level thin film capacitor on a ceramic substrate
DE102007017855A1 (de) 2007-04-16 2008-10-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
WO2009065105A2 (en) * 2007-11-16 2009-05-22 Continental Automotive Systems Us, Inc. Thermal packaging of transmission controller using carbon composite printed circuit board material
JP5481854B2 (ja) * 2008-12-16 2014-04-23 Ｔｄｋ株式会社 電子部品
JP5514559B2 (ja) * 2010-01-12 2014-06-04 新光電気工業株式会社 配線基板及びその製造方法並びに半導体パッケージ
EP2799964A3 (en) * 2013-04-29 2017-04-26 Dyna Image Corporation Motion sensor and packaging method thereof
CN104123179A (zh) 2013-04-29 2014-10-29 敦南科技股份有限公司 中断控制方法及其电子系统
CN108738366B (zh) * 2017-02-20 2022-03-15 新电元工业株式会社 电子装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5638830A (en) * 1979-09-07 1981-04-14 Fujitsu Ltd Sealing method
JPS6272576A (ja) * 1985-09-26 1987-04-03 株式会社東芝 セラミツクス−金属接合体
US5024883A (en) * 1986-10-30 1991-06-18 Olin Corporation Electronic packaging of components incorporating a ceramic-glass-metal composite
JPH01121656A (ja) 1987-11-04 1989-05-15 Rinnai Corp 給湯器の凍結防止用ヒータ取付方法
JPH01278755A (ja) * 1988-05-02 1989-11-09 Matsushita Electron Corp リードフレームおよびこれを用いた樹脂封止型半導体装置
US5071793A (en) * 1990-08-23 1991-12-10 Aluminum Company Of America Low dielectric inorganic composition for multilayer ceramic package
US5270262A (en) * 1991-02-28 1993-12-14 National Semiconductor Corporation O-ring package
KR970002295B1 (ko) * 1993-02-23 1997-02-27 미쯔비시 덴끼 가부시끼가이샤 성형방법
US5753972A (en) * 1993-10-08 1998-05-19 Stratedge Corporation Microelectronics package
KR0143870B1 (ko) * 1993-12-27 1998-07-01 사토 후미오 고열전도성 질화규소 구조부재 및 반도체 패키지, 히터, 서멀헤드
JPH08124955A (ja) 1994-10-26 1996-05-17 Toyota Motor Corp 電子部品の製造方法
JPH08236560A (ja) 1995-03-01 1996-09-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH09213829A (ja) * 1995-06-06 1997-08-15 Circuit Components Inc Ｂｇａ型ｉ／ｏフォーマットを使用した高性能デジタルｉｃパッケージ及びバイメタル充填バイア技術による単層セラミックス基板
JP3274343B2 (ja) 1996-02-09 2002-04-15 株式会社東芝 半導体装置
US5918112A (en) * 1997-07-24 1999-06-29 Motorola, Inc. Semiconductor component and method of fabrication
JP3055669B2 (ja) * 1997-10-16 2000-06-26 日本電気株式会社 樹脂封止型ｂｇａおよびｂｇａ用樹脂封止金型
JP3069654B2 (ja) 1997-11-14 2000-07-24 工業技術院長 ポリジフェニルシロキサンの製膜方法
JPH11251149A (ja) 1998-02-27 1999-09-17 Sumida Electric Co Ltd セラミックチップコイル
TW421833B (en) 1998-07-10 2001-02-11 Apic Yamada Corp Method of manufacturing semiconductor devices and resin molding machine
JP3901427B2 (ja) 1999-05-27 2007-04-04 松下電器産業株式会社 電子装置とその製造方法およびその製造装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901754B2 (en) 2010-06-22 2014-12-02 J-Devices Corporation Semiconductor device and manufacturing method thereof
US8786110B2 (en) 2010-09-24 2014-07-22 J-Devices Corporation Semiconductor device and manufacturing method thereof
WO2016143317A1 (ja) * 2015-03-12 2016-09-15 株式会社デンソー 電子装置及びその製造方法
JP2016171203A (ja) * 2015-03-12 2016-09-23 株式会社デンソー 電子装置及びその製造方法
WO2020121680A1 (ja) * 2018-12-10 2020-06-18 富士電機株式会社 半導体装置
JPWO2020121680A1 (ja) * 2018-12-10 2021-06-03 富士電機株式会社 半導体装置
JP7006812B2 (ja) 2018-12-10 2022-01-24 富士電機株式会社 半導体装置
US11348852B2 (en) 2018-12-10 2022-05-31 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20030178747A1 (en) 2003-09-25
JP3847166B2 (ja) 2006-11-15
DE10010461A1 (de) 2001-09-13
JP2005354095A (ja) 2005-12-22
WO2001065601A2 (de) 2001-09-07
WO2001065601A3 (de) 2002-06-20
US7215010B2 (en) 2007-05-08
EP1259986A2 (de) 2002-11-27

Similar Documents

Publication Publication Date Title
JP2005354095A (ja) 射出成形技術を用いて電子部品をパッケージングするデバイス
US6713844B2 (en) Semiconductor-chip mounting substrate having at least one projection thereon and a pressure holding means
US7429502B2 (en) Integrated circuit device incorporating metallurgical bond to enhance thermal conduction to a heat sink
US7091619B2 (en) Semiconductor device, semiconductor package, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device
JP5387685B2 (ja) 半導体装置の製造方法
TWI419287B (zh) 用於四面扁平無引線封裝之方法及裝置
US20210193546A1 (en) Packaging of a semiconductor device with dual sealing materials
JPH11219984A (ja) 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
JP2010263199A (ja) 半導体装置の製造方法および半導体装置
JP3632960B2 (ja) 半導体装置
JP2009049218A (ja) 半導体装置及び半導体装置の製造方法
JP4777692B2 (ja) 半導体装置
JP5292772B2 (ja) 電子部品及びその製造方法
JP2017212362A (ja) 回路基板集合体、電子装置集合体、回路基板集合体の製造方法および電子装置の製造方法
US20210265226A1 (en) Board and semiconductor apparatus
JP2007317754A (ja) 半導体装置
JPS6395637A (ja) 半導体集積回路装置
US20230317554A1 (en) Embedded heat slug in a substrate
JPS63226031A (ja) 複合構造体の製造方法
JPH10275879A (ja) 半導体パッケージ
JPH0936119A (ja) 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット
JPH08274209A (ja) チップキャリヤ及びその製造方法
JP2001284380A (ja) 半導体装置の実装方法
JP3795544B2 (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050413

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050812

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051114

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060822

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees