JP5292772B2 - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
JP5292772B2
JP5292772B2 JP2007296600A JP2007296600A JP5292772B2 JP 5292772 B2 JP5292772 B2 JP 5292772B2 JP 2007296600 A JP2007296600 A JP 2007296600A JP 2007296600 A JP2007296600 A JP 2007296600A JP 5292772 B2 JP5292772 B2 JP 5292772B2
Authority
JP
Japan
Prior art keywords
substrate
pad
metal film
nanotube
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007296600A
Other languages
English (en)
Other versions
JP2009123941A (ja
Inventor
浩三 清水
正孝 水越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007296600A priority Critical patent/JP5292772B2/ja
Publication of JP2009123941A publication Critical patent/JP2009123941A/ja
Application granted granted Critical
Publication of JP5292772B2 publication Critical patent/JP5292772B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Description

本発明は、電子部品及びその製造方法に関し、特に、導電性のナノチューブを用いて2枚の基板を電気的に接続した電子部品及びその製造方法に関する。
従来、半導体チップを実装基板に実装する場合、半田等の金属からなる金属バンプにより、実装基板上の導電パッドと半導体チップ上の導電パッドとを、機械的及び電気的に接続していた。
半導体チップの集積度が向上し、導電パッドの微細化が進むと、金属バンプを流れる電流密度が増大する。このため、エレクトロマイグレーションにより、金属バンプを構成している金属原子が移動し易くなる。金属原子の移動は、バンプの断線を引き起こす。例えば、半田バンプを用いる場合、バンプ材料であるSnが移動し易い。Snが移動することによってSn密度の低下した部分が生じると、密度の低下した部分で断線が生じ易くなる。
さらに、半田溶融接合の際に、半導体チップと実装基板が高温になる。実装後、半導体チップ及び実装基板が室温まで低下すると、両者の熱膨張係数の相違によって応力が発生する。通常、実装基板の熱膨張係数は、半導体チップの熱膨張係数の10倍以上である。このとき、半導体チップ及び実装基板が室温まで低下すると、実装基板がより大きく収縮する。これにより、半導体チップに、面内方向の圧縮応力が印加される。応力が発生すると、機械的に最も弱い部分に破壊が生ずる。例えば、金属バンプ、半導体チップの低誘電率絶縁材料等が破壊されてしまう。なお、実装後の動作時における温度変化によっても、同様の応力が発生する。
下記の特許文献1に、カーボンナノチューブを用いて、実装基板の導電パッドと半導体チップの導電パッドとを接続する技術が開示されている。以下、特許文献1に開示された接続方法について説明する。
半導体チップの導電パッドから、プラズマ化学気相成長(PECVD)によりカーボンナノチューブを成長させる。カーボンナノチューブの根元を、半導体チップの導電パッドに埋め込むとともに、先端を、実装基板の導電パッドに埋め込む。すなわち、カーボンナノチューブの両端が、半導体チップ及び実装基板の導電パッドに半田付けされた状態になる。これにより、カーボンナノチューブを介して、半導体チップが実装基板に機械的及び電気的に接続される。
カーボンナノチューブ1本に流すことができる電流密度は、従来の金属に比べて2〜3桁高いことが知られている。このため、エレクトロマイグレーションによる断線の発生が生じにくくなる。
また、カーボンナノチューブは柔軟性を持つため、実装された半導体チップは、実装基板に対して面内方向に僅かに移動することができる。このため、熱膨張係数の相違に起因する機械的応力による破壊を防止することができる。
特表2004−528727号公報
複数の半導体チップを1枚の実装基板に実装する場合、実装後の検査によって一部の半導体チップの動作不良が検出されると、動作不良が検出された半導体チップのみを交換(リペア)する必要がある。例えば、半導体チップ各々の良品率が99%であっても、13個の半導体チップを1枚の実装基板に実装した半導体装置の良品率は88%まで低下してしまう。ところが、金属バンプによる接続方法、及び上記特許文献1に記載されたカーボンナノチューブによる接続方法では、一旦実装した後に初期不良が発見された半導体チップを取り外すことが困難である。
本発明の目的は、実装した半導体チップを実装基板に実装するとともに、初期不良が発見された半導体チップを容易に取り外すことが可能な電子部品及びその製造方法を提供することである。
この電子部品は、
第1の基板と、
前記第1の基板の表面上に形成された第1のパッドと、
前記第1のパッドの表面上に配置された金属膜と、
前記第1の基板における前記第1のパッドが形成された面に対向するように配置された第2の基板と、
前記第2の基板における前記第1のパッドに対向する表面上に形成された第2のパッドと、
一端が前記第2のパッドに接続され、他端が前記金属膜内に埋め込まれた複数の導電性のナノチューブと、
前記金属膜と前記ナノチューブとの界面に配置され、前記ナノチューブの少なくとも1つの構成元素と、前記第1のパッドの少なくとも1つの構成元素とを含む導電性の化合物からなる中間膜と
を有する。
この電子部品の製造方法は、
(a)表面上に第1のパッドが形成され、該第1のパッドの表面上に金属膜が配置されている第1の基板を準備する工程と、
(b)表面上に第2のパッドが形成され、該第2のパッドに複数の導電性のナノチューブの一端が固定されている第2の基板を準備する工程と、
(c)前記第1のパッドと前記第2のパッドとが対向するように、前記第1の基板と前記第2の基板とを対向させ、前記ナノチューブの先端を前記金属膜に接触させた状態で、前記第1のパッドは溶融せず、前記金属膜が溶融する条件で、前記第1の基板を加熱することにより、該ナノチューブと、溶融した該金属膜との界面に中間膜を形成する工程と、
(d)溶融している前記金属膜を再固化させる工程と
を有し、
前記工程(c)において、前記第1の基板を加熱することにより、前記金属膜を溶融させ、前記第1のパッド中における金属元素の一部を、溶融した前記金属膜中に溶解させ、溶解した金属元素と前記ナノチューブの構成元素とを反応させて、該ナノチューブと、溶融した該金属膜との界面に中間膜を形成する
ナノチューブと金属膜との間に形成された中間膜が、両者を強固に固定する。これにより、第1の基板と第2の基板との一方を他方に対して支持することができる。また、第1のパッドと第2のパッドとの間の良好な導通を確保することができる。ナノチューブの先端を金属膜に接触させた状態で、第1のパッドと第2のパッドとの間の導通を確保することができる。この状態で初期動作不良が発見された場合には、第1の基板と第2の基板との一方を他方から容易に取り外すことが可能である。
図1A〜図1Dを参照して、第1の実施例による電子部品の製造方法について説明する。
図1Aに示すように、第1の基板1の表面上に導電性の第1のパッド2が形成されている。図1Aでは、1つのパッドのみを示しているが、実際には複数のパッドが設けられている。第1のパッド2の各々は、Alで形成され、その平面形状は、正方形または長方形である。
第1のパッド2の上に、例えば錫(Sn)からなる低融点金属膜3が形成されている。低融点金属膜3は、Snの微粒子を含むペーストをスクリーン印刷技術を用いて第1のパッド2の上に塗布した後、焼結することにより形成される。低融点金属膜3には、Sn以外に、例えばSn−3.5Ag半田、Sn−57Bi半田等を用いてもよい。
第2の基板6の表面上に導電性の第2のパッド7が形成されている。第2のパッド7は、第2の基板6を第1の基板1に対向させたときに、第1のパッド2に対応する位置に配置されている。第2のパッド7には、例えばAlが用いられる。第2のパッド7に、複数の導電性のナノチューブ8、例えばカーボンナノチューブの各々の一端が固定されている。複数のナノチューブ8は、ファンデルワールス力によって相互に弱く結合し、ナノチューブ束(bundle)を構成する。以下、導電性ナノチューブの形成方法について説明する。
石英ガラス、シリコン基板等の十分な耐熱性を有する成長用基板の表面上に、Ti膜を形成し、さらにその上にNi膜を形成する。アセチレン等の原料ガスを用いた化学気相成長(CVD)により、Ni膜の表面上にカーボンナノチューブを成長させる。
第2のパッド7の表面に、AgPd等の導電性ペーストを塗布する。導電性ペーストの厚さは、例えば10μm〜20μmとする。成長用基板の、カーボンナノチューブが形成された面と、第2の基板6の、第2のパッド7が形成された面とを対向させて、カーボンナノチューブの先端が導電性ペースト内に埋め込まれるまで両者を近づける。この状態で、導電性ペーストを焼結する。これにより、カーボンナノチューブが第2のパッド7の表面に強固に固定される。
カーボンナノチューブの固定後、成長用基板を第2の基板6から引き離す。第2のパッド7の表面に固定されたカーボンナノチューブは、第2の基板6側に残り、他のカーボンナノチューブは、成長用基板側に付着したまま、第2の基板6から取り除かれる。このようにして、成長用基板に形成されたカーボンナノチューブを、第2のパッド7の表面上に転写し、固定することができる。
第1の基板1及び第2の基板6の一方の基板は、例えば電子回路が形成されている半導体チップであり、他方の基板は、半導体チップを実装するための実装基板である。
第1の基板1と第2の基板6とを、パッドが形成されている面同士が対向するように配置し、ナノチューブ8の先端を低融点金属膜3に接触させる。この状態で、第1の基板1を低融点金属膜3の融点よりも高い温度まで加熱する。低融点金属膜3がSnで形成されている場合には、熱処理温度を230℃以上にすればよい。
図1Bに示すように、この熱処理により、低融点金属膜3が溶融して液状の金属膜3aになる。ナノチューブ8の先端は、溶融した金属膜3a内に浸漬された状態になる。
図1Cに示すように、第1のパッド2内のAlが液状の金属膜3a内に溶け出す。溶け出したAlは、ナノチューブ8の構成元素である炭素と反応する。これにより、ナノチューブ8と金属膜3aとの界面に、アルミニウムカーバイド(AlC)からなる中間膜9が形成される。十分な厚さの中間膜9を形成するために、熱処理時間は、例えば5分以上とすることが好ましい。
図1Dに示すように、第1の基板1を室温まで降温させると、液状の金属膜3aが再固化して低融点金属膜3bが形成される。ナノチューブ8の先端は再固化した低融点金属膜3b内に埋め込まれた状態になる。ナノチューブ8と低融点金属膜3bとの界面には、ナノチューブ8の構成元素である炭素と、第1のパッド2の構成元素であるアルミニウムとを含む化合物からなる中間膜9が形成されている。中間膜9により、ナノチューブ8が低融点金属膜3bに強固に固着される。これにより、第1のパッド2と第2のパッド7とが電気的に接続される。ナノチューブ8の先端が第1のパッド1の表面に物理的に接触している場合に比べて、安定した導通を確保することができる。また、ナノチューブ8の先端を低融点金属膜3a内に埋め込むことにより、第1の基板1及び第2の基板6の一方を他方に対して物理的に支持することができる。
第1の基板1と第2の基板6との熱膨張係数の差に起因して、一方が他方に対して相対的に膨張または縮小すると、ナノチューブ8が容易に弾性変形する。このように、第1の基板1と第2の基板6との相対的な変形による応力が、ナノチューブ8の弾性変形によって吸収される。このため、第1の基板1と第2の基板6との接続部分や、基板自体の破壊を防止することができる。また、基板上に形成された複数のパッドの高さが異なる場合であっても、ナノチューブ8が弾性変形することによって、第1のパッド2と第2のパッド7とを安定して接続することが可能である。
低融点金属膜3を溶融させるときの加熱温度は、低融点金属膜3の融点よりも高く、かつ第1のパッド2、ナノチューブ8、及び中間膜9のいずれの融点よりも低い温度にすればよい。
上記第1の実施例では、第1のパッド2、低融点金属膜3、ナノチューブ8に、それぞれAl、Sn、及びCを用いたが、以下の条件を満たすその他の材料を用いてもよい。
・低融点金属膜3の融点が、第1のパッド2及びナノチューブ8のいずれの融点よりも低いこと
・第1のパッド2の少なくとも1つの構成元素が、溶融した低融点金属膜3aに溶解すること
・低融点金属膜3aに溶解した構成元素と、ナノチューブ8の少なくとも1つの構成元素とが反応して、低融点金属膜3の融点よりも高い融点を持つ化合物(合金)を形成すること
次に、図2A〜図2Fを参照して、第2の実施例による電子部品の製造方法について説明する。
図2Aに示すように、半導体チップ20の表面に、Alからなる複数の下層パッド21が形成されている。半導体チップ20の表面には、多数のトランジスタや多層配線等を含む電子回路が形成されている。下層パッド21は、半導体チップ20に形成された電子回路の電源線、接地線、各種電気信号配線に接続されている。半導体チップ20の上に、下層パッド21を覆う絶縁性の保護膜22が形成されている。保護膜22に、下層パッド21の表面を露出させるための開口が形成されている。
保護膜22に形成された開口の底面に露出した下層パッド21の上に、チップ側パッド25が形成されている。チップ側パッド25は、Ti膜とNi膜とが順番に積層された2層構造を有する。チップ側パッド25の表面に、多数の導電性のナノチューブ26の端部が固定されている。ナノチューブ26の各々の長さは、例えば約120μmである。
図2Bに示すように、AlNをベースとした実装基板10の表面に、Alからなる複数の実装基板側パッド11が形成されている。なお、実装基板10として、ガラスエポキシ基板等を用いてもよい。図2Cに、図2Bの一点鎖線2C−2Cにおける平断面図を示す。図2Cの一点鎖線2B−2Bにおける断面図が図2Bに相当する。実装基板側パッド11の表面に低融点金属膜12が形成されている。実装基板10は、半導体チップ20よりも大きい平面形状を有する。
実装基板側パッド11、チップ側パッド25、低融点金属膜12、及びナノチューブ26が、それぞれ第1の実施例による電子部品の第1のパッド2、第2のパッド7、手入店金属膜3、及びナノチューブ8に対応する。
実装基板10の、実装基板側パッド11が形成されている表面上に、ガイド13を接着剤で取り付ける。ガイド13は、例えばステンレスで形成されており、半導体チップ20が実装される予定の領域を取り囲むように、その外側に取り付けられる。ガイド13は、例えば、図2Cに示すように、正方形または長方形の4つの角を画定する平面形状を有する。後述する荷重部材30が、ガイド13によって画定された4つの角に整合することによって、荷重部材30の、基板面に平行な方向に関する位置が拘束される。基板面に垂直な方向への移動は許容される。ガイド13の平面形状は、図2Cに示したものに限定されない。例えば、正方形または長方形の相互に対向する2つの角のみを画定する平面形状としてもよいし、相互に隣り合う2つの角と、この角に挟まれた辺に対抗する辺を画定する平面形状としてもよい。
ガイド13よりも内側の、実装基板10の表面に、スペーサ14を接着剤で取り付る。スペーサ14は、例えば絶縁性樹脂で形成され、その高さは、図2Aに示したナノチューブ26の長さに比べてやや低くされている。例えば、ナノチューブ26の長さが120μmである場合、スペーサ14の高さは約100μmとする。スペーサ14の平面形状は、半導体チップ20を実装したときの外周線に整合する額縁状である。なお、スペーサ14は、実装基板10と半導体チップ20との間隔を拘束するためのものであるため、閉じた環状の平面形状とする必要はなく、半導体チップ20の外周に沿ってスペーサを離散的に配置してもよい。スペーサ14の内側に、実装基板側パッド11が配置されている。
ガイド13及びスペーサ14の取り付け位置は、実装基板側パッド11に対して相対的に決められている。ガイド13及びスペーサ14の位置決めは、例えばフリップチップボンダを用いることにより容易に行うことができる。
図2Dに示すように、実装基板10の、実装基板側パッド11が形成されている面を上方に向け、半導体チップ20の、チップ側パッド25が形成されている面を下方に向けて、両者を対向させる。ナノチューブ26の先端が、対応する実装基板側パッド11の表面を覆う低融点金属膜12に接触するまで、実装基板10と半導体チップ20とを近づける。ナノチューブ26が、スペーサ14の高さよりも長いため、半導体チップ20の対向面はスペーサ14に接触せず、両者の間に隙間が形成される。
図2Eに示すように、半導体チップ20の上に、例えばSUS303からなる荷重部材30を載せる。荷重部材30は、正方形または長方形の平面形状を有する。荷重部材30の4つの角の近傍の縁が、ガイド13の内側の面に接触することにより、その面内方向の位置が拘束される。荷重部材30は、その自重によって半導体チップ20に荷重を加える。これにより、半導体チップ20がスペーサ14に接触するまで、実装基板10と半導体チップ20との間隔が狭まる。間隔が狭まると、ナノチューブ26が弾性変形して湾曲する。ナノチューブ26の復元力によって、その先端が低融点金属膜12に押し付けられる。これにより、実装基板側パッド11とチップ側パッド25との間の電気的な接続が確保される。
荷重部材30を載置したとき、荷重部材30の面内方向の位置がガイド13によって拘束されている。荷重部材30と半導体チップ20との接触面の摩擦力によって、半導体チップ20も、面内方向に変位しにくい。このため、ナノチューブ26の弾性変形に起因する半導体チップ20の位置ずれを防止することができる。スペーサ14は、ナノチューブ26の過度の変形を防止する。
この状態で、半導体チップ20に形成されている電子回路の動作試験を行う。動作不良の場合には、半導体チップ20を、動作試験の終わっていないものに交換し、再度動作試験を行う。この段階では、ナノチューブ26が低融点金属膜12に固定されていないため、容易に半導体チップ20を交換することができる。
半導体チップ20に形成されている電子回路の正常動作が確認された場合には、実装基板10を230℃以上の温度まで加熱し、低融点金属膜12を溶融させる。実装基板側パッド11の上の低融点金属膜12が溶融し、ナノチューブ26の先端が、溶融した低融点金属膜12a内に埋め込まれる。図1Cで説明したように、ナノチューブ26と液相の低融点金属膜12aとの界面に、AlCからなる中間膜9(図2Eでは、明示されていない)が形成される。実装基板10の温度を室温まで降下させる。これにより、液状の低融点金属膜12aが再固化する。その後、荷重部材30を取り外す。
図2Fに示すように、ナノチューブ26の復元力によってその形状が元に戻り、半導体チップ20とスペーサ14との間に隙間が形成される。ナノチューブ26の先端が、再固化した低融点金属膜12b内に埋め込まれ、強固に固定されているため、半導体チップ20が実装基板10に安定して支持される。また、実装基板側パッド11とチップ側パッド25との間の良好な導通を確保することができる。
次に、図3A及び図3Bを参照して、第3の実施例による電子部品の製造方法について説明する。
第2の実施例では、荷重部材30を取り外すことによって、ナノチューブ26を元の形状に復元させた。第3の実施例では、図3Aに示すように、低融点金属膜12bを再固化させた後、荷重部材30を取り外す前に、半導体チップ20を接着剤35でスペーサ14に接着する。接着剤35は、図2Cに示したガイド13が配置されていない領域を通して、半導体チップ20とスペーサ14との接触部分に注入することができる。接着剤35として、固化した後も、実装基板10及び半導体チップ20のいずれよりも柔軟性に富んだ(弾性率の大きい)樹脂性の接着剤を用いることが好ましい。
図3Bに示すように、接着剤35が固化し、十分な接着力が得られた後、荷重部材30を取り外す。第3の実施例では、第2の実施例に比べて、半導体チップ20を実装基板10に、より強固に固定することができる。両者を固定する接着剤35として、柔軟性に富んだ材料を用いているため、実装基板10及び半導体チップ20の変形に基づく破壊等を防止する効果が失われることはない。
次に、図4A〜図4Cを参照して、第4の実施例による電子部品の製造方法について説明する。第2の実施例では、半導体チップ20を実装基板10に実装する前に、半導体チップ20側にナノチューブ26が固定されていたが、第4の実施例では、実装基板10側にナノチューブ26が固定されている。
図4Aに示すように、チップ側パッド25の表面上に、低融点金属膜12が形成されている。図4Bに示すように、実装基板側パッド11の表面に、ナノチューブ26が固定されている。実装基板側パッド11にナノチューブ26を固定した後、第2の実施例の場合と同様に、実装基板10に、ガイド13及びスペーサ14を取り付ける。
第2の実施例の場合と同様の方法で、ナノチューブ26の先端を、チュップ側パッド25上の再固化した低融点金属膜12bに埋め込む。なお、第4の実施例では、低融点金属膜12を溶融するために、実装基板10ではなく、半導体チップ20を加熱する。
図4Cに示すように、半導体チップ20が実装基板10に実装される。第2の実施例とは異なり、再固化した低融点金属膜12bは、チップ側パッド25の表面に配置される。半導体チップ20とスペーサ14との間に、隙間が形成される。
図5に示すように、第4の実施例の構成において、第3の実施例の場合と同様に、半導体チップ20を接着剤35でスペーサ14に接着してもよい。
上記第4の実施例、及び図5に示した変形例においても、第2の実施例の場合と同様の効果が得られる。
上記第2〜第4の実施例では、1枚の実装基板10に1枚の半導体チップ20を実装する場合を示したが、1枚の実装基板10に、複数の半導体チップ20を実装することも可能である。この場合、半導体チップ20ごとにガイド13を配置してもよいし、複数の半導体チップ20に対して一組のガイド13を配置してもよい。複数の半導体チップ20に対して一組のガイド13を配置した場合には、1つの荷重部材30で複数の半導体チップ20に荷重を加えることになる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
第1の実施例による電子部品の製造途中段階における部品断面図(その1)である。 第1の実施例による電子部品の製造途中段階における部品断面図(その2)である。 (2A)は、第2の実施例による電子部品の製造方法に用いられる半導体チップの断面図であり、(2B)は、実装基板の断面図であり、(2C)は、実装基板の平断面図である。 第2の実施例による電子部品の製造途中段階における部品断面図(その1)である。 第2の実施例による電子部品の断面図である。 (3A)は、第3の実施例による電子部品の製造途中段階における部品断面図であり、(3B)は、第3の実施例による電子部品の断面図である。 (4A)は、第4の実施例による電子部品の製造方法に用いられる半導体チップの断面図であり、(4B)は、実装基板の断面図であり、(4C)は、電子部品の断面図である。 第4の実施例の変形例による電子部品の断面図である。
符号の説明
1 第1の基板
2 第1のパッド
3 低融点金属膜
6 第2の基板
7 第2のパッド
8 ナノチューブ
8a 溶融した低融点金属膜
8b 再固化した低融点金属膜
9 中間膜
10 実装基板
11 実装基板側パッド
12 低融点金属膜
12a 溶融した低融点金属膜
12b 再固化した低融点金属膜
13 ガイド
14 スペーサ
20 半導体チップ
21 内層パッド
22 保護膜
25 チップ側パッド
26 ナノチューブ
30 荷重部材
35 接着剤

Claims (5)

  1. 第1の基板と、
    前記第1の基板の表面上に形成された第1のパッドと、
    前記第1のパッドの表面上に配置された金属膜と、
    前記第1の基板における前記第1のパッドが形成された面に対向するように配置された第2の基板と、
    前記第2の基板における前記第1のパッドに対向する表面上に形成された第2のパッドと、
    一端が前記第2のパッドに接続され、他端が前記金属膜内に埋め込まれた複数の導電性のナノチューブと、
    前記金属膜と前記ナノチューブとの界面に配置され、前記ナノチューブの少なくとも1つの構成元素と、前記第1のパッドの少なくとも1つの構成元素とを含む導電性の化合物からなる中間膜と
    を有する電子部品。
  2. 前記金属膜の融点が、前記第1のパッドの融点、前記ナノチューブの融点、及び前記中間膜の融点のいずれよりも低い請求項1に記載の電子部品。
  3. さらに、前記第1の基板と前記第2の基板との間に配置され、前記ナノチューブが湾曲した状態で前記第1の基板と前記第2の基板との相対位置を固定するスペーサを有する請求項1または2に記載の電子部品。
  4. (a)表面上に第1のパッドが形成され、該第1のパッドの表面上に金属膜が配置されている第1の基板を準備する工程と、
    (b)表面上に第2のパッドが形成され、該第2のパッドに複数の導電性のナノチューブの一端が固定されている第2の基板を準備する工程と、
    (c)前記第1のパッドと前記第2のパッドとが対向するように、前記第1の基板と前記第2の基板とを対向させ、前記ナノチューブの先端を前記金属膜に接触させた状態で、前記第1のパッドは溶融せず、前記金属膜が溶融する条件で、前記第1の基板を加熱することにより、該ナノチューブと、溶融した該金属膜との界面に中間膜を形成する工程と、
    (d)溶融している前記金属膜を再固化させる工程と
    を有し、
    前記工程(c)において、前記第1の基板を加熱することにより、前記金属膜を溶融させ、前記第1のパッド中における金属元素の一部を、溶融した前記金属膜中に溶解させ、溶解した金属元素と前記ナノチューブの構成元素とを反応させて、該ナノチューブと、溶融した該金属膜との界面に中間膜を形成する電子部品の製造方法。
  5. 前記第1の基板及び前記第2の基板の一方が他方よりも大きい平面形状を有し、小さな方の基板に電子回路が形成されており
    大きな方の基板の、小さな方の基板に対向する面上にガイドが取り付けられており、該ガイドは、小さな方の基板が配置される領域の外側に取り付けられており、基板面に垂直な方向への荷重部材の移動を許容し、基板面に平行な方向に関する該荷重部材の位置を拘束し、
    前記工程(c)において、小さな方の基板を大きな方の基板よりも上に配置し、前記荷重部材を前記ガイドで案内しながら、小さな方の基板の上に前記荷重部材を載せて、該小さな方の基板に荷重を加えた状態で、前記第1の基板を加熱し、
    前記工程(d)の後に、前記荷重部材を前記ガイドから取り外す工程を含む請求項4に記載の電子部品の製造方法。
JP2007296600A 2007-11-15 2007-11-15 電子部品及びその製造方法 Expired - Fee Related JP5292772B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007296600A JP5292772B2 (ja) 2007-11-15 2007-11-15 電子部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007296600A JP5292772B2 (ja) 2007-11-15 2007-11-15 電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009123941A JP2009123941A (ja) 2009-06-04
JP5292772B2 true JP5292772B2 (ja) 2013-09-18

Family

ID=40815773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007296600A Expired - Fee Related JP5292772B2 (ja) 2007-11-15 2007-11-15 電子部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP5292772B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5458751B2 (ja) * 2009-09-04 2014-04-02 富士通株式会社 電子装置及びその製造方法
JP5356972B2 (ja) * 2009-10-20 2013-12-04 新光電気工業株式会社 放熱用部品及びその製造方法、半導体パッケージ
DE102017126724A1 (de) * 2017-11-14 2019-05-16 Nanowired Gmbh Verfahren und Verbindungselement zum Verbinden von zwei Bauteilen sowie Anordnung von zwei verbundenen Bauteilen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120688B2 (ja) * 1987-06-12 1995-12-20 株式会社日立製作所 マイクロ継手構造
US6286226B1 (en) * 1999-09-24 2001-09-11 Agere Systems Guardian Corp. Tactile sensor comprising nanowires and method for making the same
US6297063B1 (en) * 1999-10-25 2001-10-02 Agere Systems Guardian Corp. In-situ nano-interconnected circuit devices and method for making the same
JP2002141633A (ja) * 2000-10-25 2002-05-17 Lucent Technol Inc 垂直にナノ相互接続された回路デバイスからなる製品及びその製造方法
DE10127351A1 (de) * 2001-06-06 2002-12-19 Infineon Technologies Ag Elektronischer Chip und elektronische Chip-Anordnung
JP4401094B2 (ja) * 2003-03-20 2010-01-20 富士通株式会社 炭素元素円筒型構造体へのオーミック接続構造及びその作製方法

Also Published As

Publication number Publication date
JP2009123941A (ja) 2009-06-04

Similar Documents

Publication Publication Date Title
JP4744360B2 (ja) 半導体装置
US6335568B1 (en) Semiconductor device and method of fabrication thereof, circuit board, and electronic equipment
KR101655926B1 (ko) 반도체장치 및 반도체장치의 제조방법
US20050037602A1 (en) Semiconductor device using bumps, method for fabricating same, and method for forming bumps
JP5051243B2 (ja) 半導体装置の製造方法
JP2005327780A (ja) 配線基板及びそれを用いた半導体パッケージ
JP4899406B2 (ja) フリップチップ型半導体装置
JP5378585B2 (ja) 半導体装置
JP6064705B2 (ja) 半導体装置の製造方法および半導体実装基板
JP3864259B2 (ja) 基板接合c4ハンダ・ボールの疲労寿命の延長
JP2010129810A (ja) 半導体素子搭載用基板及び半導体装置
JP5292772B2 (ja) 電子部品及びその製造方法
JP5919641B2 (ja) 半導体装置およびその製造方法並びに電子装置
JP4870048B2 (ja) 電子部品装置及びその製造方法
JP2003526208A (ja) 射出成形技術を用いて電子部品をパッケージングするデバイス
JP2010525553A (ja) 半導体装置のバンプ構造
JP2007250712A (ja) 半導体装置及びその製造方法
JP6036083B2 (ja) 半導体装置及びその製造方法並びに電子装置及びその製造方法
KR100376044B1 (ko) 반도체 패키지의 솔더 및 이를 이용한 반도체 패키지
JP5127617B2 (ja) 半導体装置
JP5140961B2 (ja) 半導体素子及びその製造方法、並びに半導体装置及びその製造方法
JP2007250999A (ja) 半導体装置の製造方法
JPH01209736A (ja) 半導体素子の交換方法
JP2006108182A (ja) 半導体装置およびその実装体およびその製造方法
JP4863861B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R150 Certificate of patent or registration of utility model

Ref document number: 5292772

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees