JP2002141633A - 垂直にナノ相互接続された回路デバイスからなる製品及びその製造方法 - Google Patents

垂直にナノ相互接続された回路デバイスからなる製品及びその製造方法

Info

Publication number
JP2002141633A
JP2002141633A JP2000324945A JP2000324945A JP2002141633A JP 2002141633 A JP2002141633 A JP 2002141633A JP 2000324945 A JP2000324945 A JP 2000324945A JP 2000324945 A JP2000324945 A JP 2000324945A JP 2002141633 A JP2002141633 A JP 2002141633A
Authority
JP
Japan
Prior art keywords
nanowires
substrate
circuit
nanowire
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000324945A
Other languages
English (en)
Inventor
Walter L Brown
エル ブラウン ウォルター
Sungho Jin
ジン スンゴ
Wei Zhu
ズ ウェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Priority to JP2000324945A priority Critical patent/JP2002141633A/ja
Publication of JP2002141633A publication Critical patent/JP2002141633A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/63—Connectors not provided for in any of the groups H01L2224/10 - H01L2224/50 and subgroups; Manufacturing methods related thereto
    • H01L2224/64—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/026—Nanotubes or nanowires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Abstract

(57)【要約】 【課題】 等長ナノワイヤ及び該ナノワイヤを用いて垂
直に相互接続された回路デバイスを提供する。 【解決手段】 少なくとも２つの回路層と、該回路層間
に配置された複数の等長ナノワイヤとを有する垂直に相
互接続された回路デバイスにより解決される。ナノワイ
ヤは、その長さに沿って存在するヘテロ接合を有する複
合物からなり、多数のデバイス用途に使用できる。回路
デバイスの製造方法は、(a)複数のナノワイヤを除去可
能な基板上に成長させるステップと、(b)ナノワイヤの
長さを均等化させ、複数のナノワイヤの各々の長さを概
ね等しくするステップと、(c)移送し、複数のナノワイ
ヤの露出端部を第１の回路層に接合させるステップと、
(d)基板を除去するステップとからなる。第１の回路層
に接合されたナノワイヤを第２の回路層へ更に接合させ
ることにより垂直に相互接続された回路デバイスを形成
できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はナノ相互接続された
又はナノパッケージされた回路を製造する構造物及びそ
の製造方法に関する。更に詳細には、本発明は導電性ナ
ノワイヤを用いた垂直電気接続に関する。
【０００２】
【従来の技術】直径が１〜１００ナノメータ、長さが
０．１〜１００μｍ程度の非常に微小なサイズスケール
を有するカーボンナノチューブのようなナノスケールワ
イヤは最近、大きな注目を浴びている。このようなナノ
スケールワイヤは例えば、Liu etal., SCIENCE, Vol. 2
80, p. 1253 (1998); Ren et al., SCIENCE, Vol. 282,
p. 1105 (1998); Lie et al., SCIENCE, Vol. 274, p.
1701 (1996); Frank etal., SCIENCE, Vol. 280, p. 17
44 (1998); J. Tans et al., NATURE, Vol. 36,p. 474
(1997); Fan et al., SCIENCE, Vol. 283, p. 512 (199
9); Collins etal., SCIENCE, Vol. 278, p. 100 (199
7); Kong et al., NATURE, Vol. 395, p. 878 (1998);
及びEbbensen et al., NATURE, Vol. 382, p. 54 (199
6)などに記載されている。
【０００３】カーボンナノチューブは独特な原子配列、
ナノスケール構造及び興味深い物理的性質（例えば、一
次元的な電気的挙動、量子コンダクタンス及び衝撃輸送
特性など）を示す。Frankらにより報告されているよう
に、カーボンナノチューブにおける衝撃輸送は、幾つか
の超伝導体における電流密度に匹敵するか又は凌駕する
大きさの電流密度で、電子回路内を巨大な電流が通過す
ることを可能にする。カーボンナノチューブは最小寸法
のナノワイヤ材料の一例であり、一般的に、高アスペク
ト比と、単壁ナノチューブの場合には〜１ｎｍの小さな
直径を有し、多壁ナノチューブの場合には〜５０ｎｍ未
満の直径を有する。これらについては、Rinzler et al,
APPLIED PHYSICS, Vol. A67, p. 6612 (1994)及びKian
g et al,PHYSICAL REVIEW LETTERS, Vol. 81, p. 1869
(1998)に記載されている。
【０００４】高品質の単壁カーボンナノチューブは一般
的に、レーザ・アブレーション又はアーク技術により、
ランダムな方向に、針状又はスパゲッティ状のもつれた
ナノチューブとして成長する。（黒鉛又はアモルファス
相、触媒金属などのような非ナノチューブ物質を除去す
るために、アーク技術による生成されたカーボンナノチ
ューブについては一般的に、化学的な精製処理が必要で
ある。）Renら、Fanら及びLiらにより使用されたような
化学的気相成長（ＣＶＤ）法は、基板に付着した多壁ナ
ノチューブを生成する傾向がある。この場合、しばし
ば、基板に対して垂直な、半整列又は整列されたパラレ
ル成長を示す。これらの文献に記載されているように、
温度、時間、先駆体濃度、流量などのような反応パラメ
ータが最適化されると、エチレン、メタン又はベンゼン
などのような炭化水素含有先駆体の触媒分解によりカー
ボンナノチューブが生成される。Ｎｉ、Ｃｏ、Ｆｅの錫
被膜のような核形成層はしばしば意図的に基板表面に追
加され、様々な単離ナノチューブを核形成する。また、
カーボンナノチューブは、前記のような金属核形成層を
使用することなく、１種類以上のこれらの触媒金属原子
を含有する化学成分（例えば、フェロセン）と混合され
た炭化水素含有先駆体を使用することにより、基板上に
核形成させ、かつ成長させることもできる。化学的気相
成長中に、これらの金属原子は基板面へのナノチューブ
の核形成を促進する。これについては、Cheng et al.,
CHEM. PHYSICS LETTERS, Vol. 289, p. 602 (1998)に記
載されている。
【０００５】電子回路設計、相互接続及びパッケージン
グにおける最近の傾向は一層微細なフィーチャー(featu
re)を使用する方向に向かっている。このようなサブミ
クロンフィーチャーサイズはつい最近になって到達した
サイズである。所望の超高密度電子パッケージングを生
成するために、垂直に集積された回路層を有する３次元
多層形状と同様に、微小な線幅の回路ラインが重要であ
る。しかし、現在利用可能な方法により成長されたナノ
ワイヤはこのような目的には不適当である。レーザ・ア
ブレーション又はアーク技術により一般的に合成された
ような成長したままの単壁ナノチューブ（ＳＷＮＴ）は
スパゲッティ状の形状を有し、しばしば互いにもつれあ
っている。化学的気相成長法により一般的に形成された
ような多壁ナノチューブ（ＭＷＮＴ）は一層簡単に、整
列されたパラレル形状に生成することができる。しか
し、Renら及びLiらにより報告されたような、これらの
成長したままのナノチューブは高さ又は長さが異なる。
電気的短絡又は開放の無い高信頼性の回路相互接続の場
合、等しい所定の長さを有するナノチューブを生成する
ことが望ましい。更に、自立性ワイヤとしてナノチュー
ブを形成することが好都合である。その結果、これらの
ナノチューブは例えば、室温又は比較的低い温度（例え
ば、３００℃以下）における回路相互接続のための、移
送、配置及びボンディングなどについて精巧に操作する
ことができる。所望の回路パッド上に直接に成長された
カーボンナノチューブのようなナノチューブの選択的な
ＣＶＤ成長は、触媒層の選択的なエリアパターニングを
用いて実施することができる。しかし、大抵の場合、デ
リケートな半導体回路及びコンポーネントを高温（例え
ば、６００〜１０００℃）及びナノチューブのＣＶＤ析
出に伴う化学環境に暴露することは望ましくない。
【０００６】
【発明が解決しようとする課題】従って、本発明の目的
は、便利な垂直相互接続に好適な自立性ユニットとして
形成することができる概ね等しい長さのナノワイヤ及び
このようなナノワイヤを用いて垂直に相互接続された回
路デバイスを提供することである。
【０００７】
【課題を解決するための手段】前記課題は、少なくとも
２つの回路層と、該回路層間に配置された複数の概ね等
しい長さのナノワイヤとを有する垂直に相互接続された
回路デバイスにより解決される。本発明のナノワイヤ
は、例えば、その長さに沿って存在するヘテロ接合を有
する複合物からなり、多数のデバイス用途に使用でき
る。また、本発明の回路デバイスの製造方法は、(a)複
数のナノワイヤを除去可能な基板上に成長させるステッ
プと、(b)ナノワイヤの長さを均等化させる（例えば、
その結果、複数のナノワイヤの各々の長さが概ね等しく
なる）ステップと、(c)移送し、そして複数のナノワイ
ヤの露出端部を第１の回路層に接合させるステップと、
(d)基板を除去するステップとからなる。第１の回路層
に接合されたナノワイヤを、第２の回路層へ更に接合さ
せることにより垂直に相互接続された回路デバイスを形
成することができる。
【０００８】
【発明の実施の形態】本発明はカーボンナノチューブの
ような導電性のナノワイヤの製造方法に関する。このカ
ーボンナノチューブは、回路デバイス層間の、ナノスケ
ールの垂直接合用ワイヤとして、かつ、隣接する電気的
接点パッド間の平面内の接続ワイヤとして有用である。
２つの回路層間又は嵌合デバイスのような回路相互接続
の場合、多数の細分されたパラレル導電パスの使用は整
列されたナノワイヤにより達成される。ナノワイヤは、
例えば、望ましからざる応力により発生する短期信頼性
及び長期信頼性問題を避けるのに好都合な相互接続媒体
の弾性コンプライアンス及び柔軟性を提供する。相互接
続媒体に長期にわたって持続的に加えられる共通応力源
は例えば、局所温度勾配、デバイス内で使用されている
異なる材料間の熱膨張率のミスマッチにより生起する応
力、電子泳動誘発性応力及びデバイスの組み立て、取り
扱い、試験又は輸送中に導入される機械応力及び熱応力
などである。本発明によれば、相互接続媒体又は回路部
品の疲労、クリープ又は変形破損などのような応力によ
り生起される信頼性問題を避けるか又は最小化すること
ができる。微小直径のナノワイヤを使用する場合、本発
明は高密度又は超高密度回路相互接続を達成するのに有
用である。
【０００９】図１Ａ〜１Ｄは、基板１０上に成長された
様々な形状のナノワイヤの模式図である。ナノワイヤ
は、カーボンナノチューブ、例えば、Ｓｉ、Ｇｅ又はＧ
ａＡｓにより形成された半導体ナノワイヤ又は金属類、
合金類、酸化物類、カーバイド類、窒化物類、ホウ化物
類若しくは混合セラミック類などのような当業者に公知
のその他の導電性又は非導電性材料から形成されたナノ
ワイヤから構成することができる。ナノワイヤの製造方
法は、レーザ・アブレーション、アーク放電又は先駆体
ガス若しくは先駆体ガス混合物の化学的気相成長などか
らなる。微小直径ナノワイヤは、気相の触媒分解により
核形成し、そして基板から上方へ成長させることができ
る。この場合、触媒薄膜を基板上に蒸着し、この薄膜の
局所核形成を気相中で触媒分解することにより開始させ
る。例えば、ガラス回路基板を準備し、遷移金属からな
る触媒薄膜をガラス基板上に蒸着し、次いで、この薄膜
基板上でＣ2Ｈ4を分解することによりカーボンナノチュ
ーブを形成することができる。この触媒薄膜はこの明細
書において触媒核形成薄膜とも呼ばれ、この薄膜はＮ
ｉ、Ｃｏ又はＦｅ若しくは当業者に公知のその他の材料
から構成することができる。
【００１０】整列処理が無い場合、ナノワイヤは図１Ａ
及び図１Ｂにそれぞれ示されるように、ランダムな方向
に向かって成長したり或いは縺れ（もつれ）合うように
成長しやすい。ナノワイヤ１４’のもつれた形態（図１
Ｂ）はレーザ・アブレーションの使用によっても得られ
る。しかし、垂直相互接続において都合良く使用するに
は、ナノワイヤは概ね垂直に整列されていることが好ま
しい。例えば、印加電界、ガス濃度勾配又は温度勾配の
使用により、ナノワイヤが形成されるに応じて、ナノワ
イヤを整列させることができる。また、基板中の凹陥垂
直キャビティを使用する物理的技法により又は密集化
（例えば、ナノワイヤの“密林”（例えば、単位面積当
たりの高濃度）の同時形成）により成長させるに応じて
ナノワイヤを整列させることができる。ナノワイヤの整
列成長を促進させるために、触媒核形成薄膜と共に、多
孔質セラミック又はシリコン層を併用することもでき
る。図１Ｃに示されるように、整列ナノワイヤは不均一
な長さ１４”であるか、又は図１Ｄに示されるように、
均一な長さ１４であることができる。図１Ｄに示される
ような態様、すなわちナノワイヤが概ね整列され、か
つ、概ね等しい長さであるような態様が好ましい。各ナ
ノワイヤの長さは平均ナノワイヤ長さから２０％未満ま
で、一層好ましくは１０％未満までしか変動しないこと
が好ましい。
【００１１】ナノワイヤ１４は基板に対して垂直に整列
され、かつ、概ね並列に配列されていることが好まし
い。ナノワイヤの完全に垂直な整列（例えば、図１Ｄに
示されるように、基板の表面１１とナノワイヤの長さと
の間の角度φが９０゜であること）は不要である。しか
し、完全垂直整列からの変動は微小であることが好まし
い。すなわち、この変動は完全垂直（９０゜）整列から
約２５゜未満、好ましくは１５゜未満である。
【００１２】垂直相互接続の形成における使用を容易化
するために、ナノワイヤを溶解可能な別の基板上に成長
させることができる。例えば、図２は、触媒核形成薄膜
２６を使用して成長された、溶解性基板２２上の不均一
な長さの垂直整列ナノワイヤ１４”を示す。溶解性基板
は下記で説明するように、回路相互接続の形成における
ナノワイヤの移転を手助けする。溶解性基板層は水、
酸、塩基又は溶剤に溶解させることができる。例えば、
塩化ナトリウム結晶を使用し、水溶性基板を形成するこ
とができる。酸溶解性基板を形成するには、Ｃｕ、Ｎ
ｉ、Ｃｏ、Ｍｏ、Ｆｅ、Ｖ、Ａｕ、Ａｇ又はこれらの合
金類などのような金属類を使用することができる。塩基
溶解性基板を形成するには、Ａｌのような金属類を使用
することができる。例えば、ＣＶＤ法によるナノワイヤ
成長温度が、使用される基板材料の融点以下となるよう
に、基板を選択しなければならない。別法として、別の
基板層を形成するために溶解性ポリマー材料を使用する
こともできる。このようなポリマー材料は、ポリビニル
アルコール、ポリビニルアセテート、ポリアクリルアミ
ド、アクリロニトリル・ブタジエン・スチレン又は揮発
性物質（例えば、ポリメチルメタクリレート（ＰＭＭ
Ａ））などである。ポリマーを使用する場合、ナノワイ
ヤの処理において使用される温度は、分解、物理形状の
変化又は化学特性の変化などのようなポリマーの損傷を
避けるために、十分に低い温度でなければならない。材
料を併用することによっても溶解性基板層を形成するこ
ともできる。ナノワイヤを成長させるために、溶解性基
板に触媒核形成薄膜２６（例えば、Ｎｉ、Ｆｅ又はＣ
ｏ）を被覆することもできる。ナノワイヤが成長された
後、溶解性基板を除去することができる。触媒核形成薄
膜は例えば、スパッタリング、蒸着又は電気化学メッキ
により連続層として若しくはスポット的又はパターン的
形態で、溶解性層上に堆積させることができる。
【００１３】図１Ｃ及び図２に示されるように、ナノワ
イヤは最初、不均一な長さに成長させ、次いで、等長化
処理を施すことにより、図１Ｄに示されるように、概ね
等しい長さのナノワイヤを形成することができる。前記
のように、等しい長さのナノワイヤが好ましい。このこ
とは例えば、米国特許出願第０９／３５４９２８号明細
書に記載されている。等長化方法の一例は図３Ａ〜図３
Ｄに模式的に図示されている。この実施例における等長
化方法は概ね３つのステップからなる。すなわち、(1)
不均一な長さのナノワイヤを概ね均一な厚さの溶解性犠
牲層３０内に埋め込むステップ（図３Ａ〜３Ｂ）と、
(2)犠牲層から突き出ているナノワイヤの余分な長さ３
４を除去するステップ（図３Ｃ）と、(3)犠牲層を除去
するステップ（図３Ｄ）とからなる。言うまでもなく、
レーザ切断及びホットブレード切断などのようなその他
の等長化方法も使用できる。これについては、米国特許
出願第０９／２３６９３３号明細書に記載されている。
【００１４】図３Ａ〜３Ｄの実施例における方法では、
第１のステップは、概ね均一な厚さの犠牲層を堆積させ
ることである。図３Ａは、電気メッキ装置及び不均一な
長さのナノワイヤ１４”を有する基板２２上に犠牲層３
０を堆積させる方法を示す。この実施例では、銅（Ｃ
ｕ）溶解性基板層２２を準備し、この基板層上に膜厚が
約１〜１００ｎｍのニッケル（Ｎｉ）からなる触媒核形
成薄膜２６を堆積させる。言うまでもなく、前記のよう
なその他の材料も溶解性基板層２２又は核形成薄膜２６
のために使用できる。図３Ａでは、触媒核形成薄膜２６
は連続層として図示されている。しかし、触媒核形成薄
膜は（例えば、連続層として堆積されている場合であっ
ても）、例えば、化学的気相成長及びナノワイヤ成長に
おいて加熱されたときに、断片状又は島状に破断される
ことがある。触媒核形成薄膜のこのような断片化は、導
電性金属膜を被せることなく、減少されたナノワイヤ間
に溶解性基板の表面を残す。溶解性基板を構成する材料
に応じて、基板及び断片化触媒核形成薄膜に金属犠牲層
３０を被覆することが困難なことがある（図３Ｃ、下記
で説明する）。これは、例えば、溶解性基板が絶縁性で
ある（例えば、塩化ナトリウムから構成されている）よ
うな場合である。従って、触媒核形成薄膜を堆積させる
前に、溶解性基板上に先ず非触媒性導電性下地層（図示
されていない）を堆積させることができる。換言すれ
ば、図２において、溶解性基板２２と触媒核形成薄膜２
６との間に下地層を間挿させることができる。この下地
層はＭｏ又は当業者に公知のその他の非触媒性導電性材
料から構成することができる。
【００１５】Ｃｕ基板層２２は、この方法においてはカ
ソードとして機能し、アノード２４（例えば、ニッケル
アノード）に隣接し、電源２３によりアノードに結合さ
れた電解質浴２５内に配置されている。電解質２５は堆
積されるべき金属のイオンを含有している。例えば、Ｎ
ｉＳＯ4含有溶液からＮｉを堆積させるか又はＣｕＳＯ4
溶液からＣｕを堆積させる。電解質浴２５は、触媒核形
成薄膜２６又は導電性下地層のイオンと同じタイプのイ
オンを含有していることが好ましい。このようにして、
化学親和力により、犠牲層３６の電気メッキは、ナノワ
イヤ１４”（例えば、カーボン又はシリコンナノワイ
ヤ）上にではなく、触媒核形成薄膜２６の表面上で起こ
る。例えば、犠牲層３０は触媒核形成薄膜と同じ金属特
性を有し、ナノワイヤとは大幅に異なる特性を有する。
犠牲層は、ナノワイヤの所望の長さと概ね同じ膜厚にま
で堆積される。このパラメータ（ナノワイヤ長さ）は所
望のセンサの適用に応じて変化するが、一般的に、前記
のように１〜１００ｎｍの範囲内である。犠牲層の膜厚
は、時間、電解質濃度、電流密度などのような作業変数
により制御することができる。言うまでもなく、図３Ａ
は犠牲層を堆積する方法の一例を示すだけである。犠牲
層は、無電解メッキ、化学的気相成長又は物理蒸着（例
えば、スパッタリング、蒸着、レーザ・アブレーション
又はイオンビーム蒸着）のようなその他の方法によって
も堆積させることができる。
【００１６】図３Ｂは図３Ａの電気メッキ方法により得
られた構造物の断面図である。この構造物は、溶解性基
板層２２、触媒核形成薄膜２６、概ね均一な膜厚の犠牲
層３０内に埋め込まれた不均一な長さのナノワイヤ１
４”からなる。各ナノワイヤ１４”は犠牲層３０を超え
て突出する露出された余分な長さ部分３４を有する。余
分な長さ部分３４が除去される際、犠牲層３０は埋没ナ
ノワイヤを一時的に保護する。犠牲層は容易に除去可能
な材料から構成されていることが好ましい。このような
材料は例えば、犠牲層を水又は溶剤に溶解させることに
より除去可能であるような材料、化学エッチング又は電
気化学エッチングにより除去可能であるような材料又は
加熱により気化させることにより除去可能であるような
材料などである。好適な水溶性又は溶剤可溶性材料は例
えば、塩化ナトリウム、塩化銀、硝酸カリウム、硫酸銅
及び塩化インジウムのような塩類又は砂糖及びグルコー
スのような有機物類などである。化学的にエッチング可
能な好適材料は例えば、Ｃｕ、Ｎｉ、Ｆｅ、Ｃｏ、Ｍ
ｏ、Ｖ、Ａｌ、Ｚｎ、Ｉｎ、Ａｇ、Ｃｕ−Ｎｉ及びＮｉ
−Ｆｅのような金属類及び合金類などである。これらの
材料から形成された犠牲層は、塩酸、王水又は硝酸のよ
うな酸又は水酸化ナトリウム又はアンモニアのような塩
基性溶液で溶解除去させることができる。好適な気化可
能材料は例えば、Ｚｎのような高蒸気圧を示す材料又は
有機酸類のような適当な酸化、還元又は天然ガス雰囲気
中で加熱処理することにより分解又は焼却させることが
できる材料などである。
【００１７】等長化方法の次のステップは、図３Ｃに示
されるように、ナノワイヤの露出部分３４を除去し、犠
牲層３０内に埋め込まれた等長ナノワイヤ１４を得るこ
とからなる。この除去作業は例えば、化学的又は機械的
方法により露出部分３４を研磨あるいはエッチングする
ことにより実施できる。カーボンナノワイヤが使用され
ている場合、露出部分の除去には、加熱処理を使用する
こともでき、この加熱は好ましい処理方法である。例え
ば、余分な長さ部分３４は、この構造物を例えば、２０
０℃〜１０００℃の範囲内の温度で、酸化雰囲気中で加
熱することにより除去することができる。完全な又は部
分的な酸素若しくはオゾン雰囲気を使用できる。別法と
して、ナノワイヤの余分な長さ部分を除去するために、
機械的研磨処理法も使用できる。次のステップにおい
て、等長ナノワイヤを有する犠牲層３０’（図３Ｃ参
照）を、例えば、溶解させることにより除去する。この
ようにして、図３Ｄに示されるような、基板２２と、触
媒核形成薄膜２６と概ね等しい長さのナノワイヤ１４を
有する構造物が得られる。
【００１８】犠牲層３０’を除去する際、触媒核形成薄
膜２６は溶解性基板２２の上に残らなければならない。
なぜなら、触媒核形成薄膜２６が残らないと、ナノワイ
ヤが基板２から分離してしまうからである。犠牲層が塩
化ナトリウム、硫酸銅又はポリビニルアルコールのよう
な非金属層からなる場合、触媒核形成薄膜を無傷のまま
残した状態で、犠牲層を除去することができる。しか
し、犠牲層が金属層からなる場合、酸エッチングによる
ような犠牲層の除去は、触媒核形成薄膜も除去してしま
い、その結果、ナノワイヤが基板から分離されてしま
う。この問題を処理するために、犠牲層を部分的（例え
ば、元の膜厚の半分又は１／３）にエッチングし、ナノ
ワイヤの露出部分を回路デバイスに接続するのに十分な
長さのナノワイヤを露出させる。この場合、例えば、溶
解性基板及び触媒核形成薄膜を除去するときに、残りの
犠牲層を事後的に除去することができる。中間処理ステ
ップにおいて、例えば、変形、溶解などから溶解性基板
を保護するために、この溶解性基板を仮保護層（図示さ
れていない）で被覆することが好ましい。この仮保護層
は溶解性基板の背面及び／又は側面に塗布することがで
きる。この仮保護層は、溶剤（例えば、アルコール又は
アセトン）で容易に除去されるが、水溶液には安定なラ
ッカータイプの材料からなる。可溶性基板２２，触媒核
形成薄膜２６及び犠牲層３０を構成する材料は、十分に
異なるエッチング速度又は除去速度を有するように選択
される。これにより、犠牲層の除去により触媒核形成薄
膜が溶解されることを避け、及び／又は処理中に溶解性
基板が損傷されることを避けることができる。
【００１９】例えば、図３Ｄに示されるような、溶解性
基板により保持された等長並列ナノワイヤは、垂直ナノ
スケール回路相互接続及びタクチックセンサーデバイス
などの様々なデバイス用途にとって有用である。或る用
途については、ナノワイヤの少なくとも一部分に、電気
的に導電性であり、かつ好ましくは接合可能（半田付け
可能）金属又は合金の薄膜又は被膜３６（図４Ａ〜４Ｃ
参照）を塗布することができる。場合により、接着促進
層（図示されていない）を、被膜３６とナノワイヤ１４
との間に配設することもできる。ナノワイヤのメタライ
ジング処理は、ナノワイヤの長さ方向に沿って導電性を
確保するのに有用である。被膜３６はナノワイヤの少な
くとも一部に塗着することができる。被膜３６は、導電
性であり、かつ好ましくは接合可能な（半田付け可能
な）金属又は合金の薄膜からなる。被膜３６は例えば、
Ａｕ、Ａｇ、Ｐｄ、Ｒｈ、Ｎｉ、Ｃｕ、Ｉｎ又はＳｎの
ような半田付け可能な金属薄膜又はＡｕ−Ｓｎ、Ｓｎ−
Ａｇ、Ｐｂ−Ｓｎ、Ｂｉ−Ｓｎ、Ｉｎ−Ｓｎ又はＩｎ−
Ａｇのような半田合金薄膜である。カーボンナノチュー
ブ又は窒化物タイプのナノワイヤの場合、被膜とナノワ
イヤとの間の接着促進中間層はカーバイド又は窒化物生
成元素（例えば、Ｔｉ、Ｍｏ、Ｎｂ、Ｖ、Ｆｅ、Ｗ、Ｚ
ｒ）から構成することができる。半田付け可能層及び接
着促進層は多数の処理方法によりナノワイヤ表面に付加
させることができる。このような処理方法は例えば、物
理的蒸着法（スパッタリング、蒸着、イオンビーム蒸
着）、化学的気相成長法、無電解電着、電気メッキ又は
堆積方法の組合せなどである。別法として、接着促進元
素を、合金元素として半田又は半田付け可能皮膜層自体
の中に事前に添合させておくこともできる。ナノワイヤ
表面と堆積接着促進層との間又は接着促進層と半田付け
可能層との間の接着力を更に高めるために、随意の接着
力向上加熱処理を加えることもできる。このような加熱
処理は例えば、不活性又は真空雰囲気中で約１００〜９
００℃で０．１〜１００時間加熱することからなる。
【００２０】図４Ａ〜４Ｃは、様々な方法により塗布さ
れた金属被膜３６を示す概要断面図である。例えば、図
４Ａは物理蒸着法により金属原子を照準線蒸着させた状
態を示す。この蒸着は、金属がナノワイヤの一方の側に
集中するように、例えば、矢線“ｄ”に従って、横方向
に沿って行われる。ナノワイヤの表面全体にわたって一
層均一に蒸着させるには、例えば、蒸着中に基板を回転
させることによる変法により得ることができる。金属を
堆積させる電気化学方法（例えば、電解メッキ又は無電
解メッキ）は、図４Ｂに示されるように、選択的に局在
化された堆積層を形成することができる。この選択的堆
積は、ナノワイヤの先端付近の概して高い電解質濃度に
より生起させることができる。ＣＶＤ処理法により不均
一プロファイルも得られる。被膜の均一性は様々な加工
パラメータに応じて変化する。このようなパラメータは
例えば、金属イオンが移動する速度、気体原子の堆積部
位への移動及び被膜が堆積される速度などである。緩慢
で、かつ一層細心に制御された堆積により、図４Ｃに示
されるように、ナノワイヤの長さに沿って概ね均一な金
属被膜３６を得ることができる。金属層又は半田付け可
能層及び中間接着促進層（必要に応じて）の所望の膜厚
は一般的に、０．５〜５０ｎｍの範囲内であり、１〜２
０ｎｍの範囲内であることが好ましい。
【００２１】ナノワイヤに被覆された金属被膜は幾つか
の重要な機能を果たす。 (1)金属被膜は回路基板にナノワイヤを接合させるため
の半田付け可能性を付与する。半田付け可能金属又は半
田合金被膜は望ましくは、ナノワイヤに接合させるべき
電気接点パッドの表面にも付加される。 (2)金属被膜は特に非金属ナノワイヤ、例えば、半導体
カーボンナノチューブ、半導体ナノワイヤ（例えば、Ｓ
ｉ又はＧａ−Ａｓ）又は絶縁ナノワイヤ（例えば、Ａｌ
2Ｏ3、ＳｉＯ2、ＢＮ）若しくはその他の絶縁セラミッ
クナノワイヤに均一な導電率を付与する。効率的で、高
信頼性の垂直相互接続を形成する場合、ナノワイヤの長
さを介して、下部回路デバイスに結合されるナノワイヤ
の一端から、上部デバイス又は上部回路層に接合される
ナノワイヤの他端までの安定な電気的連続性が重要であ
る。単壁ナノチューブは、炭素原子の“アームチェア
ー”形状を有する金属性であるか、又は“ジグザグ”タ
イプの形状若しくは或る種の“キラル”形状の半導体〜
略絶縁性であることができる。Dresselhous et al.,Sci
ence of Fullerines and Carbon Nanotubes, Chap. 19
(Academic Press, San Diego 1996), pp. 758, 805-809
参照。ナノチューブ原子配列及び電気特性は単一カーボ
ンナノチューブの長さに沿って劇的に変動することが知
られている。Collins et al., SCIENCE, Vol. 278, p.
100 (Oct. 3, 1997)参照。このような電気特性の変動
は、カーボンナノチューブ相互接続媒体を介するナノ相
互接続デバイス間の効率的な電子輸送に悪影響を及ぼ
す。前記のようなナノワイヤ上の金属表面被膜はこの問
題点を解決し、垂直ナノ相互接続媒体に所望の導電率を
付与する。 (3)環境又は処理雰囲気に暴露されたときに、この金属
被膜は半田付け可能被膜に対し耐食性／耐酸化性も付与
し、更に、ナノワイヤが腐食／酸化を受けやすい場合に
はナノワイヤ自体に対しても耐食性／耐酸化性を付与す
る。Ａｕ、Ａｇ、Ｐｄ、Ｒｈなどのような貴金属薄膜は
被膜自体としても使用できるし或いはナノワイヤに被着
された半田付け可能金属被膜３６の上面への追加上塗り
としても使用できる。Ａｕのような貴金属の薄い上塗り
は半田付け処理中に、下部の溶融半田（例えば、Ａｕ−
Ｓｎ又はＰｂ−Ｓｎ共融混合物半田）内に容易に吸収さ
せることができ、その結果、接合を妨害しない。
【００２２】図５Ａ〜５Ｅは、ナノワイヤを基板に接合
させ、垂直相互接続を形成する方法の一例を例証する模
式図である。図５Ａに示されるように、半田付け可能金
属被膜が被覆された概ね等しい長さのナノワイヤ１４を
有する溶解性基板２２を逆さまに配置する。接点パッド
１２ａ、１２ｂを有する回路基板１０をナノワイヤと対
面させるように配置する。接点パッドの形成用に使用さ
れる材料は例えば、Ａｌ、Ｃｕ、Ｗ、Ｔａ、ＴｉＮ、Ｔ
ａＮ、ＣｏＳｉ2のような半導体回路製造で一般的に使
用されている、多数の異なる導電性材料類から選択でき
る。場合により、追加の表面導電性被膜を使用すること
もできる。また、接点パッドには半田付け可能層３８を
被覆することが好ましい。接点パッド１２ａ、１２ｂ等
の面積は一般的に、２５μｍ2未満であり、好ましくは
１μｍ2未満であり、一層好ましくは０．０１μｍ2未満
である。
【００２３】図５Ｂにおいて、ナノワイヤは接点パッド
に物理的に接触した状態にされ、そして、その表面を加
熱し、ナノワイヤを接点パッドに半田接合させる。ナノ
ワイヤが溶解性基板を支持するのに十分な強度を有しな
い場合（例えば、重力に耐えられない場合）、基板の重
量によるナノワイヤの潰れ又はナノワイヤに対する損傷
を避けるために、所望の厚さを有するスペーサを使用す
ることもできる。スペーサは回路基板１０上に予め堆積
されたパターン付き薄膜から構成することができる。溶
解性基板２２上のナノワイヤ１４の分布は、該ナノワイ
ヤが接点パッドの位置に整合するように、パターン付け
することができる。これは例えば、ＣＶＤ処理中にナノ
ワイヤの成長を促進する触媒核形成薄膜２６（図２参
照）をリソグラフ法でパターン付けすることにより実施
できる。
【００２４】図５Ｃにおいて、溶解性基板２２及び存在
すれば触媒核形成薄膜２６が除去され、その結果、ナノ
ワイヤの上部部分１６ａ，１６ｂ，１６ｃなどは露出さ
れたままの状態で、ナノワイヤが回路基板１０に接合さ
れる。ナノワイヤは、例えば図４Ａ〜４Ｃに関連して説
明したような半田材料で更に被覆することができる。こ
れにより、図５Ｄに示されるように、ナノワイヤの上部
露出部分を半田３６’で再度被覆することができる。接
点パッド１２ａ’，１２ｂ’を有する回路基板１０’か
らなる合せデバイス（図５Ｄ参照）を準備し、かつ半田
材料層３８’を接点パッド１２ａ’，１２ｂ’上に配設
することもできる。合せ基板１０’を例えば、回路デバ
イスを逆さまに配置することにより、露出ナノワイヤと
接触させて配置する。その後、基板を加熱し、部品を一
緒に半田付けし、図５Ｅに示されるように、垂直相互接
続を完成させる。半田接合の前にデバイスを垂直に位置
決めするのに使用するために、スペーサ又は微小位置決
めデバイスホルダー（図示されていない）を一方又は両
方の回路基板１０，１０’上に配置することもできる。
【００２５】上部デバイス１０’をナノワイヤの上部部
分１６ａ，１６ｂ，１６ｃに接合するのに使用される半
田材料３６’，３８’は、ナノワイヤの下部部分（例え
ば、３６，３８）に下部デバイス１０を接合するのに使
用されたものと同じ材料であることができる。この場
合、下部半田接合は少なくとも２度、溶融及び固化工程
を受ける。別法として、第１の半田材料を使用して下部
デバイスを接合し、低い半田付け温度を有する第２の半
田材料を用いて上部デバイスを接合する。このようにす
れば、上部接合が形成されるときに、下部接合は溶融及
び固化工程を受けない。例えば、下部デバイスの場合、
半田３６，３８は（例えば、約２８０℃の融点を有す
る）Ａｕ−Ｓｎ共融混合物半田からなり、一方、上部デ
バイスの場合、半田３６’，３８’は（例えば、約２１
５℃の融点を有する）Ｓｎ−Ａｇ共融混合物半田からな
る。別法として、下部デバイス用の第１の半田材料３
６，３８は（例えば、約１８３℃の融点を有する）Ｓｎ
−Ｐｂ共融混合物半田からなり、一方、上部デバイス用
の第２の半田材料３６’，３８’は（例えば、約１３９
℃の融点を有する）Ｂｉ−Ｓｎ共融混合物半田からなる
こともできる。また、融点序列を有する異なる半田を用
いて、デバイスの多層垂直相互接続を形成することもで
きる。更に、半田とナノワイヤ又は回路パッド表面との
間の界面接合力を高めるために、半田材料は場合により
１種類以上のカーバイド生成元素を含有することもでき
る。
【００２６】垂直相互接続の形成に使用されるナノワイ
ヤの寸法は微小であることが好ましい。各ナノワイヤの
直径は一般的に、約２００ｎｍ未満であり、好ましくは
５０ｎｍ未満であり、更に一層好ましくは１０ｎｍ未満
である。各接続の高さ又は各ナノワイヤの長さは一般的
に、約１０〜１０００ｎｍの範囲内である。ナノワイヤ
の長さは望ましくは少なくとも１０ｎｍであり、好まし
くは、憂くなくとも１００ｎｍであり、更に一層好まし
くは少なくとも１０００ｎｍである。これにより、ナノ
ワイヤは、高アスペクト比及び機械的コンプライアンシ
ーを達成するのに十分に長くかつ薄い。しかし、ナノワ
イヤを過大に延ばすには束縛が存在する。ナノワイヤが
長くなるほど、特にカーボンナノチューブの場合には、
その全長にわたって電気特性を維持したり、垂直心合せ
を維持することが一層困難になる。また、長いナノワイ
ヤは長いプロセスに至る。例えば、延長された長さを得
るために、成長を長期間継続させなければならない。ナ
ノワイヤの長さの上限は一般的に、１００μｍ未満であ
り、一層好ましくは２０μｍ未満であり、更に一層好ま
しくは２μｍ未満である。
【００２７】垂直に相互接続された構造物で使用される
ナノワイヤは、直接導電性の他に、それ自体がデバイス
特性を有することもできる。例えば、複合ナノワイヤ
は、ナノワイヤの長さに沿って存在する少なくとも一つ
のヘテロ接合を有することもできる。シリコン半導体ナ
ノワイヤは金属性カーボンナノチューブの一端上に成長
させることができ、またはこの逆も可能である。例え
ば、J.Hu et al., NATURE,Vol. 399 (1999), p. 48参
照。金属−半導体ヘテロ接合を１個以上のナノワイヤに
組み込み、整流ダイオードデバイスとして使用すること
ができる。ｐ−ｎ接合又はトンネルデバイス構造物のよ
うなその他のタイプのデバイスもナノワイヤ中に組み込
むことができる。図６は、ナノワイヤ自体が金属性カー
ボンナノチューブ４ａ及び半導体ワイヤ４ｂの複合体か
らなる相互接続デバイスの模式的断面図である。下部回
路基板１０はその表面に接点パッド１２ａ，１２ｂを有
し、そしてナノワイヤはカーボンナノチューブ４ａから
なるその部分で接点パッドと接合されている。上部回路
基板１０’はその表面に接点パッド１２ａ’，１２ｂ’
を有し、そして半導体ワイヤからなるナノワイヤ４ｂの
上部部分はこれらの上部接点パッド１２ａ’，１２ｂ’
と接合されている。これらの複合ナノワイヤは、溶解性
基板上に整合並列形式で成長され、前記のように、その
長さを等長化させ、そして、前記のように、この複合ナ
ノワイヤを基板１０，１０’に半田接合させることがで
きる。アレー構造をこのようなデバイスの高密度アセン
ブリーに使用することができる。
【００２８】例えば、ナノワイヤの初期成長のために溶
解性基板を使用する代わりに、非溶解性基板又はその後
の加工中の溶解処理に依拠しない溶解性基板を使用する
ことができる。基板は一対の端部におけるナノワイヤか
ら機械的に引き去り、分離させると同時に、他方の端部
を例えば、半田接合により所望の回路パッドに強力に接
合させておくことができる。この別法を使用する場合、
基板−ナノワイヤ界面における接合力は、ナノワイヤ−
パッド界面における接合力よりも大幅に低くなければな
らない。例えば、石英基板上に成長されたカーボンナノ
チューブは比較的低い接合力を有し、弱い機械力を使用
することにより基板から容易に分離させることができ
る。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
便利な垂直相互接続に好適な自立性ユニットとして形成
することができる概ね等しい長さのナノワイヤ及びこの
ようなナノワイヤを用いて垂直に相互接続された回路デ
バイスを得ることができる。
【図面の簡単な説明】
【図１】基板上に成長されたナノワイヤの様々な形状を
示す模式図であり、（Ａ）はランダムな方向に成長した
ナノワイヤを示し、（Ｂ）は縺れた状態で成長したナノ
ワイヤを示し、（Ｃ）は垂直方向に平行に成長した不均
一な長さを有するナノワイヤを示し、（Ｄ）は等長化さ
れたナノワイヤを示す。
【図２】垂直の相互接続されるデバイスを製造するのに
有用な溶解性基板上に成長されたナノワイヤを示す模式
図である。
【図３】ナノワイヤを概ね同じ長さに等長化させる方法
の一例を示す模式図であり、（Ａ）は犠牲層を堆積させ
るステップを示し、（Ｂ）は犠牲層を堆積させた状態を
示し、（Ｃ）は等長化させた状態を示し、（Ｄ）は犠牲
層を除去した状態を示す。
【図４】ナノワイヤに金属被膜を被着させた様々な形状
を示す模式図であり。（Ａ）ナノワイヤの片側に金属被
膜を照準線蒸着させた状態を示し、（Ｂ）はナノワイヤ
の先端部に金属被膜を被着させた状態を示し、（Ｃ）は
ナノワイヤの全面に金属被膜を被着させた状態を示す。
【図５】ナノワイヤを基板に接合させ、垂直相互接続を
形成する方法の一例を示す模式図であり、（Ａ）は逆さ
ま状態のナノワイヤを接点パッドに対面させた状態を示
し、（Ｂ）はナノワイヤを接点パッドに接合させた状態
を示し、（Ｃ）は基板を除去した状態を示し、（Ｄ）は
上向きのナノワイヤに対して接点パッドを対面させた状
態を示し、（Ｅ）は接点パッド同士をナノワイヤで垂直
に相互接続させた状態を示す。
【図６】複合ナノワイヤを用いて垂直に相互接続された
デバイスを示す模式図である。
【符号の説明】
４ａ 金属カーボンナノチューブ ４ｂ 半導体ワイヤ １０，１０’ 基板 １１ 基板表面 １２，１２ａ，１２ｂ，１２ａ’，１２ｂ’ 接点パッ
ド １４，１４’，１４” ナノワイヤ １６ａ〜１６ｇ 上部部分 ２２ 溶解性基板 ２３ 電源 ２４ アノード ２５ 電解質浴 ２６ 触媒核形成層 ３０ 犠牲層 ３４ 余分な長さ部分 ３６，３６’ 金属被膜（半田材料） ３８，３８’ 半田材料
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） // Ｃ０１Ｂ 31/02 １０１ Ｃ２３Ｃ 16/26 Ｃ２３Ｃ 16/26 Ｈ０１Ｌ 23/52 Ｃ (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 ウォルター エル ブラウン アメリカ合衆国、07922 ニュージャージ ー、バークレー ハイツ、ケンブリッジ ドライブ 138 (72)発明者 スンゴ ジン アメリカ合衆国、07946 ニュージャージ ー、ミリントン、スカイライン ドライブ 145 (72)発明者 ウェイ ズ アメリカ合衆国、07059 ニュージャージ ー、ウォーレン、シューマン テラス ４ Ｆターム(参考） 4G046 CA02 CB01 CC06 CC08 4K030 AA09 BA27 BB00 DA02 DA08 JA01 5E344 AA01 AA22 BB02 BB06 CD13 CD14 DD02 DD05 EE11 EE21

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも２つの回路層と、該少なくと
    も２つの回路層間に配置され、かつ、該少なくとも２つ
    の回路層を電気的に相互接続する、複数の概ね等しい長
    さのナノワイヤとからなる回路デバイスを有することを
    特徴とする製品。
  2. 【請求項２】 前記複数のナノワイヤの各々の直径が５
    ００ｎｍ未満である、ことを特徴とする請求項１に記載
    の製品。
  3. 【請求項３】 前記複数のナノワイヤの各々が概ね垂直
    に整列されている、ことを特徴とする請求項１に記載の
    製品。
  4. 【請求項４】 少なくとも２つの回路層と、垂直に配置
    され、かつ、該少なくとも２つの回路層を電気的に相互
    接続する複数の概ね平行で等しい長さのナノワイヤから
    なる回路デバイスを有し、前記複数のナノワイヤの各々
    の直径が５００ｎｍ未満であり、前記複数のナノワイヤ
    の各々は、金属半田接合により、前記少なくとも２つの
    回路層のうちの一方に接合されていることを特徴とする
    製品。
  5. 【請求項５】 前記複数のナノワイヤは外部応力に関連
    する信頼性問題を避けるための機械的コンプライアンシ
    ーを示す、ことを特徴とする請求項４に記載の製品。
  6. 【請求項６】 前記複数のナノワイヤはカーボンナノチ
    ューブ、半導体ナノチューブ及び金属類、合金類、酸化
    物類、窒化物類、ホウ化物類又は混合セラミックスのう
    ちの少なくとも１種類から形成されたナノワイヤからな
    る群から選択される、ことを特徴とする請求項４に記載
    の製品。
  7. 【請求項７】 前記ナノワイヤのうちの任意の１本の長
    さが前記複数のナノワイヤの全ての平均長さから２０％
    未満まで逸脱する、ことを特徴とする請求項４に記載の
    製品。
  8. 【請求項８】 前記複数のナノワイヤのうちの少なくと
    も１本は、その長さに沿って存在するヘテロ接合を有す
    る複合ナノワイヤからなる、ことを特徴とする請求項４
    に記載の製品。
  9. 【請求項９】 (a)基板を準備するステップと、 (b)複数のナノワイヤの各々が第１の露出端部と、前記
    基板に結合された第２の端部とを有するように、複数の
    ナノワイヤを前記基板上に成長させるステップと、 (c)前記複数のナノワイヤの各々の長さが概ね等しくな
    るように、前記ナノワイヤの長さを等長化させるステッ
    プと、 (d)前記複数のナノワイヤの前記第１の露出端部を第１
    の回路層に接合させるステップと、 (e)前記複数のナノワイヤの第２の端部が露出したま
    ま、前記第１の回路層に接合された前記複数のナノワイ
    ヤを有する回路デバイスを形成するために、前記基板を
    除去するステップとからなる、ことを特徴とする回路デ
    バイスの製造方法。
  10. 【請求項１０】 前記基板除去ステップは、前記複数の
    ナノワイヤの第２の端部を前記基板から機械的に分離す
    ることからなる、ことを特徴とする請求項９に記載の方
    法。
  11. 【請求項１１】 前記基板は溶解性基板からなり、前記
    基板除去ステップは、前記基板を化学的に溶解すること
    からなる、ことを特徴とする請求項９に記載の方法。
  12. 【請求項１２】 (f)第２の回路層を準備するステップ
    と、 (g)前記複数のナノワイヤの第２の露出端部を第２の半
    田材料で被覆するステップと、 (h)垂直に相互接続された回路デバイスを形成するため
    に、前記第２の露出端部を前記第２の回路層に接合させ
    るステップとを更に有する、ことを特徴とする請求項９
    に記載の方法。
  13. 【請求項１３】 前記複数のナノワイヤの成長ステップ
    は、触媒核形成層を前記溶解性基板上に被着させ、前記
    触媒核形成層に隣接したガスを分解することからなる、
    ことを特徴とする請求項９に記載の方法。
  14. 【請求項１４】 前記ガスは、カーボンナノチューブが
    前記溶解性基板上で成長するように、炭化水素含有ガス
    からなる、ことを特徴とする請求項１３に記載の方法。
  15. 【請求項１５】 (i)前記複数のナノワイヤの第１及び
    第２の露出端部のうちの少なくとも一方に半田材料を被
    覆するステップを更に有する、ことを特徴とする請求項
    ９に記載の方法。
  16. 【請求項１６】 前記半田材料を、蒸着により、前記複
    数のナノワイヤの第１及び第２の露出端部のうちの少な
    くとも一方に塗布し、その際、前記半田材料の前記複数
    のナノワイヤへの均一塗布を促進するために、前記溶解
    性基板を回転させる、ことを特徴とする請求項１５に記
    載の方法。
  17. 【請求項１７】 前記第１及び第２の回路層は各々、複
    数の接点パッドを有し、半田材料層を前記第１及び第２
    の回路層上の各接点パッドに塗布し、前記複数のナノワ
    イヤの第１及び第２の端部を前記接点パッドへ接合させ
    る、ことを特徴とする請求項１５に記載の方法。
  18. 【請求項１８】 前記第１の露出端部を前記第１の回路
    層へ接合させるために使用される第１の半田材料は第１
    の半田付け温度を有し、前記第２の露出端部を前記第２
    の回路層へ接合させるために使用される第２の半田材料
    は第２の半田付け温度を有し、前記第２の半田付け温度
    は前記第１の半田付け温度よりも低い、ことを特徴とす
    る請求項１７に記載の方法。
  19. 【請求項１９】 前記ナノワイヤの長さを等長化させる
    ステップは、 (i)前記溶解性基板に結合された前記複数のナノワイヤ
    を概ね均一な厚さの犠牲材料層中に部分的に埋め込み、
    それによりナノワイヤの余分な長さ部分を前記犠牲材料
    から突出させるステップと、 (ii)前記ナノワイヤの余分な長さ部分を除去するステッ
    プと、 (iii)前記犠牲材料を除去するステップとからなる、こ
    とを特徴とする請求項９に記載の方法。
  20. 【請求項２０】 前記犠牲材料層の前記溶解性基板への
    接着力を高めるために使用される、前記溶解性基板と前
    記触媒核形成層との間に間挿された導電性下地層を更に
    有する、ことを特徴とする請求項１９に記載の方法。
  21. 【請求項２１】 前記犠牲材料は電気メッキにより被着
    される、ことを特徴とする請求項１９に記載の方法。
  22. 【請求項２２】 前記犠牲材料層の厚さは約１〜１００
    μｍの範囲内である、ことを特徴とする請求項１９に記
    載の方法。
  23. 【請求項２３】 前記複数のナノワイヤの平均直径は２
    ００ｎｍ未満であり、半導体ｐ−ｎ接合及びトンネル接
    合のうちの少なくとも一方を含有する、ことを特徴とす
    る請求項１に記載の製品。
  24. 【請求項２４】 請求項１による垂直に相互接続された
    ナノワイヤ整流ダイオードデバイスのアレーからなる製
    品。
JP2000324945A 2000-10-25 2000-10-25 垂直にナノ相互接続された回路デバイスからなる製品及びその製造方法 Pending JP2002141633A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000324945A JP2002141633A (ja) 2000-10-25 2000-10-25 垂直にナノ相互接続された回路デバイスからなる製品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000324945A JP2002141633A (ja) 2000-10-25 2000-10-25 垂直にナノ相互接続された回路デバイスからなる製品及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002141633A true JP2002141633A (ja) 2002-05-17

Family

ID=18802397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000324945A Pending JP2002141633A (ja) 2000-10-25 2000-10-25 垂直にナノ相互接続された回路デバイスからなる製品及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002141633A (ja)

Cited By (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003221664A (ja) * 2001-10-15 2003-08-08 Korea Inst Of Science & Technology 金属ナノ線の製造方法
JP2004140288A (ja) * 2002-10-21 2004-05-13 Nishizumi Hiroshi 電極、電極製造装置、電極の製造方法、及び熱発電装置
WO2004046021A1 (en) * 2002-11-18 2004-06-03 Koninklijke Philips Electronics N.V. Dispersion of nanowires of semiconductor material
JP2004527905A (ja) * 2001-03-14 2004-09-09 ユニバーシティー オブ マサチューセッツ ナノ製造
WO2005007571A1 (ja) * 2003-07-18 2005-01-27 Norio Akamatsu カーボンナノチューブ製造装置及びカーボンナノチューブ製造方法
JP2005039228A (ja) * 2003-06-25 2005-02-10 Matsushita Electric Ind Co Ltd 電子デバイス、磁気抵抗効果素子、および磁気抵抗効果素子を用いた磁気ヘッド、記録再生装置、メモリ素子、メモリアレイ、および電子デバイスの製造方法および磁気抵抗効果素子の製造方法
WO2005067059A1 (ja) * 2003-12-26 2005-07-21 Fuji Xerox Co., Ltd. 整流素子およびそれを用いた電子回路、並びに整流素子の製造方法
JP2005532181A (ja) * 2002-07-08 2005-10-27 ビーティージー・インターナショナル・リミテッド ナノ構造体およびその製造方法
JP2005322646A (ja) * 2004-05-06 2005-11-17 Samsung Sdi Co Ltd Ｃｎｔ電界放出素子の製造方法
JP2006179487A (ja) * 2004-12-20 2006-07-06 Palo Alto Research Center Inc 垂直方向に配列されたナノロッドおよびその配列への電気接点をつくるためのシステムおよび方法
JP2007501525A (ja) * 2003-08-04 2007-01-25 ナノシス・インコーポレイテッド ナノワイヤ複合体およびこれらに由来する電子基板を作製するためのシステムおよび方法
KR100702531B1 (ko) * 2006-03-20 2007-04-02 전자부품연구원 나노와이어 소자 및 제조방법
JP2007096315A (ja) * 2005-09-27 2007-04-12 Agere Systems Inc フリップチップ半導体デバイス用はんだバンプ構造およびその製造方法
JP2007509831A (ja) * 2003-10-13 2007-04-19 セントレ ナシオナル デ ラ ルシェルシェ シエンティフィーク セエヌエールエス ナノスケール繊維構造の合成方法およびその繊維構造を含む電子機器コンポーネント
JP2007516093A (ja) * 2003-09-25 2007-06-21 ナノシス・インク． ナノ構造を沈着、配向させる方法、装置及び組成物
JP2007529740A (ja) * 2004-03-17 2007-10-25 コリア インスティテュート オブ サイエンス アンド テクノロジー ナノワイヤ支援レーザー脱離／イオン化質量分析
JP2007531243A (ja) * 2003-07-07 2007-11-01 ゲルコアー リミテッド ライアビリティ カンパニー ナノチューブ領域を用いて熱ヒートシンク作用を補助する電子デバイス及びその製造方法
US7301779B2 (en) 2001-06-06 2007-11-27 Infineon Technologies Ag Electronic chip and electronic chip assembly
JP2008210954A (ja) * 2007-02-26 2008-09-11 Fujitsu Ltd カーボンナノチューブバンプ構造体とその製造方法、およびこれを用いた半導体装置
JP2008258547A (ja) * 2007-04-09 2008-10-23 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2008306090A (ja) * 2007-06-11 2008-12-18 Panasonic Electric Works Co Ltd 半導体発光素子及びその製造方法
JP2009123941A (ja) * 2007-11-15 2009-06-04 Fujitsu Ltd 電子部品及びその製造方法
JP2009523315A (ja) * 2005-12-22 2009-06-18 インテル コーポレイション ナノ構造をベースとしたパッケージの相互接続
JP2009267419A (ja) * 2008-04-28 2009-11-12 Qinghua Univ 熱界面材料の製造方法
US7830009B2 (en) 2005-03-17 2010-11-09 Fujitsu Limited Semiconductor package and method of manufacturing the same
JP2011501725A (ja) * 2007-09-12 2011-01-13 スモルテック アーベー ナノ構造体による隣接層の接続および接合
JP2011258969A (ja) * 2004-01-29 2011-12-22 International Business Maschines Corporation 垂直型ナノチューブ半導体デバイス構造体の形成方法
JP2012162437A (ja) * 2011-02-09 2012-08-30 Nitto Denko Corp 繊維状柱状構造体集合体および放熱部材
JP2012238916A (ja) * 2008-03-18 2012-12-06 Fujitsu Ltd シート状構造体及びその製造方法、並びに電子機器及びその製造方法
JP2013501379A (ja) * 2009-08-04 2013-01-10 レイセオン カンパニー ナノチューブの熱インターフェース構造
JP2013504509A (ja) * 2009-09-14 2013-02-07 フォームファクター， インコーポレイテッド カーボンナノチューブカラムと、カーボンナノチューブカラムをプローブとして作成及び使用する方法
US8749979B2 (en) 2008-03-18 2014-06-10 Fujitsu Limited Sheet structure and method of manufacturing sheet structure
JP2014520052A (ja) * 2011-03-31 2014-08-21 カウンシル オブ サイエンティフィック アンド インダストリアル リサーチ ＳｉＮＷアレイ上垂直配向型ＣＮＴの無触媒合成
JP2015048291A (ja) * 2013-09-04 2015-03-16 長野県 被覆カーボンナノチューブの製造方法
US9017636B2 (en) 2003-06-30 2015-04-28 Fujitsu Limited Manufacturing method of semiconductor device
JP2015530961A (ja) * 2012-07-11 2015-10-29 カーバイス ナノテクノロジーズ， インコーポレイテッド 多層基板に形成されたカーボンナノチューブの垂直配向アレイ
JP2015203003A (ja) * 2014-04-14 2015-11-16 ツィンファ ユニバーシティ カーボンナノチューブアレイの転移方法及びカーボンナノチューブ構造体の製造方法
JP2015226061A (ja) * 2014-05-27 2015-12-14 ゼネラル・エレクトリック・カンパニイ 電子包装組立体のための相互接続デバイス
EP2909865A4 (en) * 2012-10-19 2016-10-26 Georgia Tech Res Inst MULTILAYER COATINGS ON LOCATED CARBON NANOTRY ASSEMBLIES
JP2017019102A (ja) * 2006-05-19 2017-01-26 マサチューセッツ インスティテュート オブ テクノロジー ナノ構造強化された複合体およびナノ構造強化方法
JP2018181957A (ja) * 2017-04-06 2018-11-15 富士通株式会社 撮像素子及び撮像装置
US10195797B2 (en) 2013-02-28 2019-02-05 N12 Technologies, Inc. Cartridge-based dispensing of nanostructure films
US10350837B2 (en) 2016-05-31 2019-07-16 Massachusetts Institute Of Technology Composite articles comprising non-linear elongated nanostructures and associated methods
US10399316B2 (en) 2006-05-19 2019-09-03 Massachusetts Institute Of Technology Nanostructure-reinforced composite articles and methods
US10857575B2 (en) 2017-02-27 2020-12-08 Nanovation Partners LLC Shelf-life-improved nanostructured implant systems and methods
JP2021503185A (ja) * 2017-11-14 2021-02-04 ナノワイヤード ゲーエムベーハー ２つの構成要素を結合するための方法及び結合装置、並びに２つの結合された構成要素の配置
US11031657B2 (en) 2017-11-28 2021-06-08 Massachusetts Institute Of Technology Separators comprising elongated nanostructures and associated devices and methods, including devices and methods for energy storage and/or use
US11760848B2 (en) 2017-09-15 2023-09-19 Massachusetts Institute Of Technology Low-defect fabrication of composite materials

Cited By (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004527905A (ja) * 2001-03-14 2004-09-09 ユニバーシティー オブ マサチューセッツ ナノ製造
US7301779B2 (en) 2001-06-06 2007-11-27 Infineon Technologies Ag Electronic chip and electronic chip assembly
JP2003221664A (ja) * 2001-10-15 2003-08-08 Korea Inst Of Science & Technology 金属ナノ線の製造方法
JP2005532181A (ja) * 2002-07-08 2005-10-27 ビーティージー・インターナショナル・リミテッド ナノ構造体およびその製造方法
JP2004140288A (ja) * 2002-10-21 2004-05-13 Nishizumi Hiroshi 電極、電極製造装置、電極の製造方法、及び熱発電装置
WO2004046021A1 (en) * 2002-11-18 2004-06-03 Koninklijke Philips Electronics N.V. Dispersion of nanowires of semiconductor material
JP2005039228A (ja) * 2003-06-25 2005-02-10 Matsushita Electric Ind Co Ltd 電子デバイス、磁気抵抗効果素子、および磁気抵抗効果素子を用いた磁気ヘッド、記録再生装置、メモリ素子、メモリアレイ、および電子デバイスの製造方法および磁気抵抗効果素子の製造方法
US9017636B2 (en) 2003-06-30 2015-04-28 Fujitsu Limited Manufacturing method of semiconductor device
US9564589B2 (en) 2003-06-30 2017-02-07 Fujitsu Limited Forming method and forming apparatus of carbon nanotubes
JP2007531243A (ja) * 2003-07-07 2007-11-01 ゲルコアー リミテッド ライアビリティ カンパニー ナノチューブ領域を用いて熱ヒートシンク作用を補助する電子デバイス及びその製造方法
JP4754483B2 (ja) * 2003-07-07 2011-08-24 ルミネイション リミテッド ライアビリティ カンパニー ナノチューブ領域を用いて熱ヒートシンク作用を補助する電子デバイス及びその製造方法
WO2005007571A1 (ja) * 2003-07-18 2005-01-27 Norio Akamatsu カーボンナノチューブ製造装置及びカーボンナノチューブ製造方法
JP2007501525A (ja) * 2003-08-04 2007-01-25 ナノシス・インコーポレイテッド ナノワイヤ複合体およびこれらに由来する電子基板を作製するためのシステムおよび方法
JP2007516093A (ja) * 2003-09-25 2007-06-21 ナノシス・インク． ナノ構造を沈着、配向させる方法、装置及び組成物
JP4927542B2 (ja) * 2003-09-25 2012-05-09 ナノシス・インク． ナノ構造を沈着、配向させる方法、装置及び組成物
JP2007509831A (ja) * 2003-10-13 2007-04-19 セントレ ナシオナル デ ラ ルシェルシェ シエンティフィーク セエヌエールエス ナノスケール繊維構造の合成方法およびその繊維構造を含む電子機器コンポーネント
WO2005067059A1 (ja) * 2003-12-26 2005-07-21 Fuji Xerox Co., Ltd. 整流素子およびそれを用いた電子回路、並びに整流素子の製造方法
KR100861522B1 (ko) * 2003-12-26 2008-10-02 후지제롯쿠스 가부시끼가이샤 정류 소자 및 그것을 사용한 전자 회로, 및 정류 소자의제조 방법
JP2011258969A (ja) * 2004-01-29 2011-12-22 International Business Maschines Corporation 垂直型ナノチューブ半導体デバイス構造体の形成方法
JP2007529740A (ja) * 2004-03-17 2007-10-25 コリア インスティテュート オブ サイエンス アンド テクノロジー ナノワイヤ支援レーザー脱離／イオン化質量分析
JP2005322646A (ja) * 2004-05-06 2005-11-17 Samsung Sdi Co Ltd Ｃｎｔ電界放出素子の製造方法
JP2006179487A (ja) * 2004-12-20 2006-07-06 Palo Alto Research Center Inc 垂直方向に配列されたナノロッドおよびその配列への電気接点をつくるためのシステムおよび方法
US8293577B2 (en) 2005-03-17 2012-10-23 Fujitsu Limited Semiconductor package and method of manufacturing the same
US7830009B2 (en) 2005-03-17 2010-11-09 Fujitsu Limited Semiconductor package and method of manufacturing the same
JP2007096315A (ja) * 2005-09-27 2007-04-12 Agere Systems Inc フリップチップ半導体デバイス用はんだバンプ構造およびその製造方法
JP2009523315A (ja) * 2005-12-22 2009-06-18 インテル コーポレイション ナノ構造をベースとしたパッケージの相互接続
KR100702531B1 (ko) * 2006-03-20 2007-04-02 전자부품연구원 나노와이어 소자 및 제조방법
US11787691B2 (en) 2006-05-19 2023-10-17 Massachusetts Institute Of Technology Continuous process for the production of nanostructures including nanotubes
JP2017019102A (ja) * 2006-05-19 2017-01-26 マサチューセッツ インスティテュート オブ テクノロジー ナノ構造強化された複合体およびナノ構造強化方法
US10399316B2 (en) 2006-05-19 2019-09-03 Massachusetts Institute Of Technology Nanostructure-reinforced composite articles and methods
US10906285B2 (en) 2006-05-19 2021-02-02 Massachusetts Institute Of Technology Nanostructure-reinforced composite articles and methods
US10265683B2 (en) 2006-05-19 2019-04-23 Massachusetts Institute Of Technology Continuous process for the production of nanostructures including nanotubes
US11458718B2 (en) 2006-05-19 2022-10-04 Massachusetts Institute Of Technology Nanostructure-reinforced composite articles and methods
JP2008210954A (ja) * 2007-02-26 2008-09-11 Fujitsu Ltd カーボンナノチューブバンプ構造体とその製造方法、およびこれを用いた半導体装置
JP2008258547A (ja) * 2007-04-09 2008-10-23 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2008306090A (ja) * 2007-06-11 2008-12-18 Panasonic Electric Works Co Ltd 半導体発光素子及びその製造方法
JP2014177398A (ja) * 2007-09-12 2014-09-25 Smoltek Ab ナノ構造体による隣接層の接続および接合
JP2011501725A (ja) * 2007-09-12 2011-01-13 スモルテック アーベー ナノ構造体による隣接層の接続および接合
JP2009123941A (ja) * 2007-11-15 2009-06-04 Fujitsu Ltd 電子部品及びその製造方法
US8749979B2 (en) 2008-03-18 2014-06-10 Fujitsu Limited Sheet structure and method of manufacturing sheet structure
JP2012238916A (ja) * 2008-03-18 2012-12-06 Fujitsu Ltd シート状構造体及びその製造方法、並びに電子機器及びその製造方法
TWI394826B (zh) * 2008-04-28 2013-05-01 Hon Hai Prec Ind Co Ltd 奈米碳管複合材料的製備方法
JP2009267419A (ja) * 2008-04-28 2009-11-12 Qinghua Univ 熱界面材料の製造方法
JP2013501379A (ja) * 2009-08-04 2013-01-10 レイセオン カンパニー ナノチューブの熱インターフェース構造
JP2013504509A (ja) * 2009-09-14 2013-02-07 フォームファクター， インコーポレイテッド カーボンナノチューブカラムと、カーボンナノチューブカラムをプローブとして作成及び使用する方法
JP2012162437A (ja) * 2011-02-09 2012-08-30 Nitto Denko Corp 繊維状柱状構造体集合体および放熱部材
JP2014520052A (ja) * 2011-03-31 2014-08-21 カウンシル オブ サイエンティフィック アンド インダストリアル リサーチ ＳｉＮＷアレイ上垂直配向型ＣＮＴの無触媒合成
JP2015530961A (ja) * 2012-07-11 2015-10-29 カーバイス ナノテクノロジーズ， インコーポレイテッド 多層基板に形成されたカーボンナノチューブの垂直配向アレイ
EP2909865A4 (en) * 2012-10-19 2016-10-26 Georgia Tech Res Inst MULTILAYER COATINGS ON LOCATED CARBON NANOTRY ASSEMBLIES
US10195797B2 (en) 2013-02-28 2019-02-05 N12 Technologies, Inc. Cartridge-based dispensing of nanostructure films
JP2015048291A (ja) * 2013-09-04 2015-03-16 長野県 被覆カーボンナノチューブの製造方法
JP2015203003A (ja) * 2014-04-14 2015-11-16 ツィンファ ユニバーシティ カーボンナノチューブアレイの転移方法及びカーボンナノチューブ構造体の製造方法
JP2015226061A (ja) * 2014-05-27 2015-12-14 ゼネラル・エレクトリック・カンパニイ 電子包装組立体のための相互接続デバイス
US10350837B2 (en) 2016-05-31 2019-07-16 Massachusetts Institute Of Technology Composite articles comprising non-linear elongated nanostructures and associated methods
US10857575B2 (en) 2017-02-27 2020-12-08 Nanovation Partners LLC Shelf-life-improved nanostructured implant systems and methods
JP2018181957A (ja) * 2017-04-06 2018-11-15 富士通株式会社 撮像素子及び撮像装置
US11760848B2 (en) 2017-09-15 2023-09-19 Massachusetts Institute Of Technology Low-defect fabrication of composite materials
JP2021503185A (ja) * 2017-11-14 2021-02-04 ナノワイヤード ゲーエムベーハー ２つの構成要素を結合するための方法及び結合装置、並びに２つの結合された構成要素の配置
JP7219773B2 (ja) 2017-11-14 2023-02-08 ナノワイヤード ゲーエムベーハー ２つの構成要素を結合するための方法及び結合装置、並びに２つの結合された構成要素の配置
US11031657B2 (en) 2017-11-28 2021-06-08 Massachusetts Institute Of Technology Separators comprising elongated nanostructures and associated devices and methods, including devices and methods for energy storage and/or use

Similar Documents

Publication Publication Date Title
JP2002141633A (ja) 垂直にナノ相互接続された回路デバイスからなる製品及びその製造方法
US6340822B1 (en) Article comprising vertically nano-interconnected circuit devices and method for making the same
US6322713B1 (en) Nanoscale conductive connectors and method for making same
US6297063B1 (en) In-situ nano-interconnected circuit devices and method for making the same
JP4823213B2 (ja) 半導体パッケージ、およびその製造方法
JP4448356B2 (ja) 半導体装置およびその製造方法
US7538422B2 (en) Integrated circuit micro-cooler having multi-layers of tubes of a CNT array
JP3441871B2 (ja) 非等方導電性合成媒体及びそれにより相互接続されたデバイス
US20080299308A1 (en) Method for making branched carbon nanotubes
JP5526457B2 (ja) 炭素細長構造束状体、その製造方法および電子素子
WO2007111107A1 (ja) 炭素系繊維のデバイス構造およびその製造方法
US20070126116A1 (en) Integrated Circuit Micro-Cooler Having Tubes of a CNT Array in Essentially the Same Height over a Surface
US20090246507A1 (en) Systems and methods for fabrication and transfer of carbon nanotubes
JP2002329723A (ja) 集積回路装置及び集積回路装置製造方法
JP5636654B2 (ja) カーボンナノチューブシート構造体およびその製造方法、半導体装置
JP2008251701A (ja) 配線構造及びその形成方法
JP4234348B2 (ja) パターン間配線形成法
JP5343324B2 (ja) 基板構造及びその製造方法
JP2011119539A (ja) バンプ構造体及びその製造方法、電子機器とその製造方法
JP5049473B2 (ja) 配線形成方法及び配線
CN110349848A (zh) 一种基于碳碳键的高性能界面制备方法
Zhu et al. In-situ opening aligned carbon nanotube films/arrays for multichannel ballistic transport in electrical interconnect
Zhu et al. Assembling carbon nanotube bundles using transfer process for fine-pitch electrical interconnect applications
CN101908494B (zh) 用于微电子封装的碳纳米管凸点的低温转印方法
JP5287237B2 (ja) 炭素系繊維のデバイス構造およびその製造方法