JP2015226061A - 電子包装組立体のための相互接続デバイス - Google Patents

電子包装組立体のための相互接続デバイス Download PDF

Info

Publication number
JP2015226061A
JP2015226061A JP2015103295A JP2015103295A JP2015226061A JP 2015226061 A JP2015226061 A JP 2015226061A JP 2015103295 A JP2015103295 A JP 2015103295A JP 2015103295 A JP2015103295 A JP 2015103295A JP 2015226061 A JP2015226061 A JP 2015226061A
Authority
JP
Japan
Prior art keywords
interconnect
electronic packaging
packaging assembly
elements
spring elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015103295A
Other languages
English (en)
Inventor
ガマール・レファイ−アーメド
Refai-Ahmed Gamal
デイヴィッド・マルフォード・シャドック
Mulford Shaddock David
アルン・ヴィルパクシャ・ゴウダ
Arun Virupaksha Gowda
ジョン・アンソニー・ヴォーゲル
Anthony Vogel John
クリスチャン・ジョバンニエーロ
Giovanniello Christian
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2015226061A publication Critical patent/JP2015226061A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0311—Metallic part with specific elastic properties, e.g. bent piece of metal as electrical contact
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体集積回路と複数の相互接続部品とを有する電子包装組立体を提供する。【解決手段】複数の相互接続部品は、半導体集積回路に動作可能に接続されている。さらに、１つ以上の相互接続部品は、第１面および第２面を有する１つ以上の支持要素と、第１端と第２端とを有する１つ以上のバネ要素とを備え、前記１つ以上のバネ要素の第１端は、それぞれの支持要素の前記第１面または前記第２面に結合されている。【選択図】図１

Description

本明細書の実施形態は、相互接続に関し、より詳しくは、半導体デバイスの相互接続に関する。
市販の半導体デバイスは、様々な異なる相互接続技術を採用している。例えば、リード付き半導体デバイスは、一連のリードまたはピンを有するリードプレートを特徴とする。プリント回路基板（ＰＣＢ）に半導体デバイスを接続するために、リード線は、ＰＣＢに圧入され、かつ、半田付けされている。
また、フリップチップ型半導体デバイスは、半導体デバイスまたはプリント基板のような外部物品への接続のための半田バンプおよび／または銅ピラーを採用している。理解されるように、半導体デバイスの半導体集積回路は、１つ以上の面に一連のパッドを備えている。典型的には、半田バンプは、一連のパッドに形成され、続いて、集積回路は、外部物品と接続するように反転される。外部物品に接続された半田バンプを用いて、半田バンプが、外部物品との電気的接続を形成するように再溶融される。また、実装される半導体集積回路は、半導体集積回路の下面と外部物品との間にアンダーフィル材料を配置するために、アンダーフィルに依存し得る。アンダーフィル材料は、電気的な絶縁性接着剤を含むことができる。
特開２０１３−０６５７６１号公報
本明細書の態様によれば、半導体集積回路および複数の相互接続部品を有する電子包装組立体が提供される。複数の相互接続部品は、半導体集積回路に動作可能に結合されている。また、１つ以上の相互接続部品は、第１面および第２面を有する１つ以上の支持要素と、第１端および第２端を有する１つ以上のバネ要素とを備え、１つ以上のバネ要素の第１端は、それぞれの支持要素の第１面または第２面に結合されている。
本明細書の別の態様によれば、電子包装組立体は、半導体デバイスと、半導体デバイスに結合された相互接続デバイスと、相互接続デバイスに動作可能に結合された外部物品であって、相互接続デバイスの複数の相互接続部品が半導体デバイスと外部物品との間に延びるようになっている外部物品と、を有する。また、複数の相互接続部品のうちの１つ以上の相互接続部品は、複数の支持要素を備え、複数の支持要素の各支持要素は、第１面および第２面を備える。さらに、１つ以上の相互接続部品は、複数のバネ要素を備え、複数のバネ要素の各バネ要素は、第１端および第２端を備え、１つ以上のバネ要素は、第１端で、それぞれの支持要素の第１面または第２面に結合されている。
本明細書のさらに別の態様によれば、電子包装組立体を製造するための方法が提供される。この方法は、界面層を有する半導体デバイスを設けることと、複数の相互接続部品を有する相互接続デバイスを設けることと、相互接続デバイスの少なくとも一部を半導体デバイスの界面層に結合することと、を含む。また、相互接続デバイスは、複数の支持要素であって、複数の支持要素の各支持要素が、第１面および第２面を備える複数の支持要素と、複数のバネ要素と、を備える。また、複数のバネ要素の各バネ要素は、第１端と第２端を備える。また、１つ以上のバネ要素は、第１端で、それぞれの支持要素の第１面または第２面に結合されている。
本開示のこれらのおよび他の特徴、態様、および利点は、以下の詳細な説明が、図面を通じて同様の文字が同様の部分を示す添付図面を参照して読まれるときに、より良く理解されるであろう。
本明細書の実施形態に係る、複数の相互接続部品を有する相互接続デバイスを採用する電子包装組立体の概略図である。 本明細書の実施形態に係る、異なる構造設計を有する複数の相互接続部品を有する相互接続デバイスを採用する例示的な電子包装組立体の概略図である。 本明細書の実施形態に係る、複数の相互接続デバイスを採用する例示的な電子包装組立体の概略図であって、相互接続デバイスが、複数の支持要素の各支持要素の第１面に配置されたバネ要素を有する複数の相互接続部品を備える、例示的な電子包装組立体の概略図である。 本明細書の実施形態に係る、相互接続デバイスを採用する例示的な電子包装組立体の概略図であって、相互接続デバイスが、複数の支持要素と複数のバネ要素とを有する相互接続部品を備え、相互接続デバイスは、また、他のバネ要素を備える、例示的な電子包装組立体の概略図である。 本明細書の実施形態に係る、レーザおよび基板に動作可能に結合された熱電冷却器を有する例示的な電子包装組立体の概略図である。 支持要素、複数のバネ要素、およびキャップを有する例示的な相互接続部品の概略図である。 本明細書の実施形態に係る、相互接続デバイスを形成するための例示的な方法である。
本明細書の実施形態は、電子包装組立体のための相互接続デバイスに関する。本明細書のいくつかの実施形態では、相互接続デバイスは、半導体デバイスおよび外部物品と動作可能に結合するように、構成され得る。動作において、相互接続デバイスは、半導体デバイスと外部物品との間の電気的および／または熱的接続を提供するように構成され得る。特定の実施形態では、相互接続デバイスは、２つのシリコンダイの間の、またはシリコンダイと有機基板との間の、またはシリコンダイと無機基板との間の接続を提供するように構成され得る。
さらに、いくつかの実施形態では、相互接続デバイスは、半導体デバイスおよび／または外部物品の低減された反りまたは反りがないことを促進するように、構成され得る。本明細書では、用語「反り」は、デバイス内の内部応力に起因するデバイス内の物理変形を伴う。このような内部応力の非限定的な例は、熱応力および／または機械的応力を含み得る。一実施形態では、相互接続デバイスは、電子包装組立体で発生する応力に耐えるように構成され得る。また、相互接続デバイスは、少なくとも部分的に半導体デバイスおよび／または外部物品に反りが発生するのを防止するように、構成され得る。
特定の実施形態において、半導体デバイスは、マイクロプロセッサ、マイクロプロセッサ集積回路、半導体集積回路、レーザ、発光ダイオード（ＬＥＤ）、またはそれらの組合せを備え得る。また、半導体集積回路は、２次元（２Ｄ）包装構成または３次元（３Ｄ）包装構成を備え得る。半導体集積回路の非限定的な例は、フリップチップ、マルチチップモジュール、２．５積層ダイ包装、３Ｄ積層ダイ包装、またはそれらの組合せを備え得る。
典型的には、電子包装組立体において、リフロー処理が、半導体デバイスのダイと、外部物品または他の基板のダイとを動作可能に結合させるように使用されることに、留意され得る。一般に、リフロー処理中に、内部応力が、電子包装組立体内に生成され得る。一例として、これらの内部応力は、電子包装組立体の異なる成分の材料間の熱的不整合により、発生され得る。異なる成分の非限定的な例は、半導体デバイスのダイ、集積回路のバンプまたはボールグリッドアレイ、および、外部物品のダイまたは基板を含み得る。従来の相互接続を採用する電子包装組立体は、内部応力の蓄積を経験し得る。例えば、従来の相互接続は、電子包装組立体の異なる成分の材料間の熱的不整合に適切に対処するように構成されない場合がある。その結果、リフロー処理中または後に、得られた電子包装組立体に反りの発生があり得る。また、制御されない場合、反りは、電子包装組立体に亀裂を発生させ得る。一例として、反りは、半導体デバイスの基板、相互接続デバイス、ダイ、基板、またはそれらの組合せに生じ得る。
特定の実施形態では、相互接続デバイスは、リフロー処理中の半導体デバイスと外部物品との間の熱的不整合の少なくとも一部を補償するように構成され得る。したがって、相互接続デバイスを採用する電子包装組立体は、最小限の内部応力または内部応力のないことを経験でき、それにより、少なくとも部分的に反りの問題に対処する。特定の実施形態では、相互接続デバイスは、半導体デバイスまたは集積回路の自己発熱による熱膨張に起因する負荷を分散するように構成され得る。いくつかの例では、そのような負荷は、電子包装組立体内のホットスポットおよび／またはコールドスポットの存在のために発生し得る。本明細書では、用語「ホットスポット」は、半導体デバイスおよび／または外部物品の他の領域に対して相対的に高い熱エネルギーを有する電子包装組立体の半導体デバイスおよび／または外部物品の１つ以上の領域を意味する。さらに、本明細書では、用語「コールドスポット」は、半導体デバイスおよび／または外部物品の他の領域に対して相対的に低い熱エネルギーを有する電子包装組立体の半導体デバイスおよび／または外部物品の１つ以上の領域を意味する。回路を誘導するホットスポットおよびコールドスポットは、例えば、電力供給の用途のためのマイクロプロセッサ集積回路、マイクロコントローラの適用のための集積回路インターフェース、メモリの用途、または、それらの組合せのような、様々な集積回路の用途において存在し得るが、それらに限定されない。一例として、ホットスポットは、プロセッサコアに存在し得るし、コールドスポットは、例えば、マイクロプロセッサの用途において、プロセッサのキャッシュ内に存在し得る。
特定の実施形態では、本明細書の相互接続デバイスは、さもなければ電子包装組立体内の内部応力に起因し得る反りの発生を最小化するまたは排除するために、電子包装組立体に望ましい量の柔軟性を提供するように構成されている。また、相互接続デバイスは、電子包装組立体の柔軟性を高めることにより、電子包装組立体内のクラックの発生を防止するように構成され得る。
いくつかの実施形態では、相互接続デバイスは、複数の相互接続部品を備え得る。さらに、１つ以上の相互接続部品は、１つ以上の支持要素と１つ以上のバネ要素との組合せを備え得る。特定の実施形態において、支持要素は、第１面および第２面を有し、バネ要素は、第１端および第２端を有し得る。さらに、１つ以上のバネ要素は、支持要素の第１面、第２面、または第１面および第２面の両方に配置され得る。また、バネ要素は、第１端で、支持要素に結合され得て、一方、バネ要素の「遠位端」とも呼ばれる第２端は、別の支持要素、半導体デバイスの基盤、または外部物品に結合され得る。本明細書では、用語「端」は、バネ要素の端面の少なくとも一部、または、バネ要素の第１端または第２端に隣接する１つ以上の、湾曲した、コイル状の、またはねじれた部分を指すように使用され得る。一実施形態では、１つ以上の界面層は、相互接続デバイスと半導体デバイスとの間に、および／または、相互接続デバイスと外部物品との間に配置され得る。界面層は、電子包装組立体における結合および／または熱管理を促進するように構成され得る。
いくつかの実施形態では、相互接続デバイスの様々な支持要素は、同じであるか、または異なり得る。一例では、支持要素の、材質、寸法、および／または形状は、電子包装組立体の熱的なおよび電気的な要件に基づいて決定され得る。さらに、特定の実施形態において、相互接続デバイスの様々なバネ要素は、同じであるか、または異なり得る。一実施形態では、様々なバネ要素は、同じかまたは異なるバネ定数を有し得る。一例として、ホットスポットまたは比較的高い熱エネルギーを有する領域の内部および周囲に配置されたバネ要素のバネ定数は、スポットまたは比較的低い熱エネルギーを有する領域の近くに配置されたバネ要素のバネ定数よりも、比較的大きくなり得る。
図１は、半導体デバイス１０２、外部物品１０４、および相互接続デバイス１０６を有する電子包装組立体１００を示している。相互接続デバイス１０６は、半導体デバイス１０２と外部物品１０４との間に配置されている。図示の実施形態では、外部物品１０４は、ボールグリッドアレイ１０５を備える。また、一実施形態では、外部物品１０４は、集積回路装置の一部であり得る。外部物品１０４の非限定的な例は、プリント回路基板、フリップチップのような集積回路を含み得る。
一実施形態では、１つ以上の界面層１１５は、相互接続デバイス１０６と半導体デバイス１０２との間、および／または、相互接続デバイス１０６と外部物品１０４との間に配置し得る。１つ以上の界面層１１５は、相互接続デバイス１０６と、半導体デバイス１０２と、および／または外部物品１０４との間の結合を促進するように構成され得る。さらに、１つ以上の界面層１１５は、半導体デバイス１０２、外部物品１０４、または両方への相互接続デバイス１０６の熱および／または電気の伝導性を促進するように構成され得る。非限定的な例では、界面層１１５は、半導体デバイス１０２と相互接続デバイス１０６のような隣接して配置されたデバイスの間の、結合、熱伝導性、電気伝導性、またはそれらの組合せを促進するように構成された層の形態であり得る。代替の実施形態では、界面層は、互いに物理的に切断されている複数の独立した部分の形態であり得る。
さらに、いくつかの実施形態では、相互接続デバイス１０６は、相互接続部品１０７を備える。一実施形態では、全ての複数の相互接続部品１０７は、互いに類似し得る。あるいは、別の実施形態では、相互接続部品１０７のうちの１つ以上の相互接続部品１０７は、他の相互接続部品１０７と異なり得る。一実施形態では、個々の相互接続部品１０７の構造は、所定の相互接続部品１０７が採用されている電子包装組立体内のそれぞれの位置の、熱エネルギー要件、機械的要件、または、同様のものに基づいて選択され得る。図示の実施形態では、複数の相互接続部品１０７は、第１面１１０および第２面１１２を有する支持要素１０８を備える。
また、相互接続デバイス１０６は、複数のバネ要素１１６を備え、ここで各バネ要素１１６は、第１端１１８と「遠位端」１２０と呼ばれる第２端とを備える。また、１つ以上のバネ要素１１６の第１端１１８は、それぞれの支持要素１０８の第１面１１０または第２面１１２に結合され得る。
また、支持要素１０８の第１面１１０および／または第２面１１２は、支持要素１０８へのバネ要素１１６の結合、または、他の面への支持要素１０８の結合を促進するために、（図１には図示せぬ）１つ以上の結合層を備え得る。他の面は、例えば、半導体デバイス１０２の面または外部物品１０４であるが、それらに限定されない。あるいは、バネ要素１１６の第１端１１８および／または第２端１２０は、結合層を備え得る。一例では、バネ要素１１６の結合層は、キャップのような層構造または湾曲構造の形態であり得る。また、結合層は、アルミニウム、銅、銀、白金、ケイ素、シリカ、アルミナ、窒化アルミニウム、またはそれらの組合せを含み得る。一実施形態では、１つ以上の結合層の厚さは、約１ｍｍ未満であり得る。別の実施形態では、１つ以上の結合層の厚さは、約３０ミクロン未満であり得る。
特定の実施形態では、支持要素１０８は、ピラー構造、管状構造、柱状構造、円筒状構造、バンプ、立方体、直方体、またはそれらの組合せを備え得る。また、一実施形態では、支持要素１０８の直径１２８は、相互接続デバイスのピッチの約５０％である。また、支持要素１０８の直径１２８は、約１０ミクロンから約６０ミクロンの範囲であり得る。別の実施形態では、支持要素１０８の直径１２８は、約２０ミクロンから約４０ミクロンの範囲であり得る。いくつかの実施形態では、複数の支持要素１０８および／または複数のバネ要素１１６は、典型的には、従来の相互接続デバイスに使用されているバンプに比べて相対的に小さな直径を有するように製造され得る。また、支持要素１０８は、電気的および熱的な伝導性材料で製造され得る。電気的および熱的な伝導性材料は、例えば、アルミニウム、銅、銀、白金、またはこれらの組合せであるが、これらに限定されない。非限定的な例では、１つ以上の界面層１１５は、銀エポキシ接着剤のような電気的および熱的な導電性接着材から作られ得る。さらに、１つ以上の界面層１１５は、銅、アルミニウム、銀、金、白金、タングステン、シリコン、酸化亜鉛、窒化ケイ素、チタン、またはこれらの材料の任意の組合せの合金を含み得る。一実施形態では、１つ以上の界面層１１５は、隣接する構造と同様の熱伝導性および接着特性を有し得る。
さらに、特定の実施形態では、バネ要素１１６は、コイルバネ、ナノバネ、ねじれ構造、またはそれらの組合せを備え得る。本明細書では、用語「ナノバネ」は、約１０ミクロン未満である少なくとも１つの寸法を有する構造を意味し、それは、加えられた負荷の下で準拠した初期形状を有し、かつ、負荷の除去時に実質的に初期形状に戻る。本明細書は、用語「実質的に」は、ナノバネの初期形状における約５％の偏差までの調節である。また、用語「準拠」は、負荷／負荷解放サイクルにおける可逆変形のある性質を指す。また、「可逆的変形」は、半導体デバイス１０２および外部物品１０４の熱膨張率（ＣＴＥ）の不一致の係数の約１％から１０００％の範囲における弾性変形を伴う。
いくつかの実施形態では、バネ要素１１６は、電気的および熱的な伝導性材料で作られ得る。電気的および熱的な伝導性材料は、例えば、金属、金属合金、セラミック、または複合材料であるが、これらに限定されない。一実施形態では、バネ要素１１６は、銅、アルミニウム、銀、金、白金、タングステン、シリコン、酸化亜鉛、窒化ケイ素、チタン、モリブデン、タンタル、またはこれらの材料の任意の組合せから作られ得る。一実施形態では、１つ以上のバネ要素１１６は、約１ワット／ｍＫ未満の熱伝導率を有し得る。一実施形態では、１つ以上のバネ要素１１６は、約１０ワット／ｍＫ未満の熱伝導率を有し得る。一実施形態では、１つ以上のバネ要素１１６は、約１００ワット／ｍＫ未満の熱伝導率を有し得る。さらに、１つ以上のバネ要素１１６は、他のバネ要素１１６の熱伝導率とは異なる熱伝導率を有し得る。
一実施形態では、バネ要素１１６の平均直径は、約２マイクロメートル未満であり得る。本明細書では、用語「直径」は、バネ要素１１６の断面の幅を示す。「断面幅」は、バネ要素１１６の任意の所定の点におけるバネ要素１１６の長さに垂直な方向におけるバネ要素１１６の断面の最大寸法を指す。例えば、所定の長さを有するバネ要素１１６は、バネ要素１１６の長さにわたって全て正方形の形状であり、断面の幅は、バネ要素１１６に垂直な方向における長方形の対角線の長さである。長さを通じて異なる直径の円筒状のバネ要素１１６を有する例では、断面の幅は、バネ要素１１６の長さに垂直な方向におけるバネ要素１１６の最大直径である。さらなる実施形態では、複数のバネ要素１１６の中央値のバネ直径は、約１０ｎｍから約２ミクロンの範囲である。特定の実施形態では、複数のバネ要素１１６は、約１００ｎｍから約１ミクロンの範囲の中央値のバネ断面の幅を有している。
特定の実施形態では、相互接続デバイス１０６は、金属結合を介して半導体デバイス１０２および／または外部物品１０４に結合され得る。特定の一実施形態では、相互接続デバイス１０６は、半田付けを介して半導体デバイス１０２および／または外部物品１０４に接合されている。種々の低温溶解および高熱伝導性の材料は、半田付けに使用され得る。このような材料の１つの非限定的な例は、インジウムおよびインジウムの低融点合金である。一実施形態では、相互接続デバイス１０６と隣接する面との間の結合力は、約１０Ｎ／ｃｍ2から約４００Ｎ／ｍ2までの範囲である。
図示の実施形態では、相互接続部品１０７のそれぞれは、半導体デバイス１０２の界面層１１５のそれぞれのパッド１１３と、外部物品１０４のそれぞれのパッド１２４とに結合されている。具体的には、１つ以上のバネ要素１１６の第２端または遠位端１２０は、半導体デバイス１０２のパッド１１３または外部物品１０４のパッド１２４に結合されている。さらに、いくつかの実施形態では、パッド１１３および１２４のパターンは、相互接続部品１０７のパターンと一致し得る。パッド１１３および１２４は、熱伝導性材料から作られ得る。熱伝導性材料は、例えば、アルミニウム、銅、金、銀、またはそれらの組合せであるが、これらに限定されない。さらに、パッド１１３および１２４の材料は、半導体デバイス１０２および／または外部物品と相互接続部品１０７との結合を促進させるように、選択され得る。具体的には、パッド１１３および１２４の材料は、パッド１１３および１２４へのバネ要素１１６の遠位端１２０の結合を促進させるように、選択され得る。
特定の実施形態では、相互接続デバイス１０６のピッチ１２６は、２つの隣接して配置された相互接続部品１０７の間の隙間として画定され得る。具体的には、ピッチ１２６は、それぞれの相互接続部品１０７の２つの隣接して配置された支持要素１０８の中心線間の隙間として画定され得る。一実施形態において、ピッチ１２６は、約２０ミクロンから約１００ミクロンの範囲であり得る。別の実施形態において、ピッチ１２６は、約３０ミクロンから約４０ミクロンの範囲であり得る。ピッチ１２６は、少なくとも部分的に電子包装組立体１００における反りを防止するために、電子包装組立体１００に存在し得る内部応力に適応するように、調整され得る。ピッチ１２６の値が小さくなるにつれて、すなわち、任意の２つの隣接して配置された相互接続部品１０７の間の距離が減少するにつれて、相互接続デバイス１０６の熱伝導率は、増加する。さらに、いくつかの実施形態において、ピッチ１２６は、所望の相互接続の密度に基づいて決定され得る。次に、相互接続の密度は、電子包装組立体１００によって必要とされる量の柔軟性に基づいて決定され得る。システムが内部応力のより高い量を有する例において、ピッチ１２６は、相互接続デバイス１０６による適切な量の柔軟性を可能にするように、修正され得る。いくつかの実施形態では、相互接続部品１０７は、一定のピッチを有し得る。しかし、他のいくつかの実施形態において、ピッチ１２６の値は、異なる相互接続部品１０７に対して変化され得る。これらの実施形態において、ピッチ１２６は、２つの隣接して配置された相互接続部品１０７の間の平均距離として画定され得る。また、図１に示されていないにも拘わらず、いくつかの実施形態では、アンダーフィル材料は、電子包装組立体１００の機械的強度をさらに高めるために、１つ以上の相互接続部品１０７の間に配置され得る。特定の実施形態において、ピッチ１２６は、リフロー処理を促進するのに、および／または、アンダーフィル材料が相互接続デバイス１０６の相互接続部品１０７の間に配置されることを可能にするのに、適し得る。
一般的に、特定の領域における面との物理的な接触を伴う相互接続部品１０７の数が増加するにつれて、相互接続部品１０７と面との間の熱伝導率も増加する。一実施形態では、相互接続デバイス１０６は、１ｃｍ2の領域に少なくとも５０個の相互接続部品１０７を備え得る。さらなる実施形態では、相互接続デバイス１０６は、１ｃｍ2の領域に少なくとも１００個の相互接続部品１０７を備え得る。
特定の実施形態では、有利には、相互接続デバイス１０６は、外部物品１０４に対する半導体デバイス１０２の不一致の熱膨張に起因する応力であって、半導体デバイス１０２の自己発熱に起因し得る応力に、少なくとも部分的に順応するように、構成されている。いくつかの実施形態において、本明細書の相互接続デバイス１０６の別の利点は、アンダーフィルの使用を避けることを含み得る。理解されるように、典型的には、アンダーフィルは、半導体デバイス１０２の自己発熱による熱膨張に起因する負荷の分配のために、提供され得る。負荷の分配は、相互接続デバイス１０６が、半導体デバイス１０２と外部物品１０４との間の熱膨張に順応するように構成される場合に避けられ得る。
また、アンダーフィルの使用が避けられ得るので、電子包装組立体１００の材料費は、アンダーフィルを使用する従来のアセンブリに比べて低減され得る。さらに、アンダーフィルを設けることに関連する製造上の問題は、回避され得る。小さいピッチの寸法が複数の支持要素１０８および／または複数のバネ要素１１６のために使用され得るいくつかの実施形態において、処理時間が、複数の支持要素１０８および／または複数のバネ要素１１６の間にアンダーフィルを設けるために、必要である。一例として、３０分または数時間を超える真空アンダーフィル処理またはジェット分配アンダーフィル処理の複数の使用の中でのアンダーフィルが、観察されている。その上さらに、アンダーフィルの使用が、電子包装組立体１００において回避され得るので、複数の支持要素１０８および／または複数のバネ要素１１６の間隔距離は、減少され得る。
図２は、本明細書の電子包装組立体の別の実施形態を示す。図示の実施形態では、電子包装組立体２００は、半導体デバイス２０４および外部物品２０６に動作可能に結合された相互接続デバイス２０２を備える。半導体デバイス２０４は、複数のパッド２０７を有する界面層２０５を備える。図示の実施形態では、相互接続デバイス２０２は、それぞれが異なる構造設計を有する複数の相互接続部品２２０、２３０、２４０、２５０、および２６０を備える。相互接続部品２２０、２３０、２４０、２５０、および２６０の構造設計は、電子包装組立体における熱管理要件、負荷要件、内部応力、および同様のものに基づいて、選択され得る。図示の実施形態では、各相互接続部品は、１つ以上の支持要素および１つ以上のバネ要素を備える。具体的には、相互接続部品２２０は、第１面２２５および第２面２２７を有する支持要素２２２を備える。また、相互接続部品２２０は、第１端２２４および第２端２２８を有するバネ要素２２６を備える。支持要素２２２の第１面２２５は、バネ要素２２６の第１端２２４に結合されている。一方、支持要素２２２の第２面２２７は、パッド２０９を使用して、外部物品２０６に結合されている。また、バネ要素２２６の遠位端２２８は、パッド２０７を介して、半導体デバイス２０４に結合されている。
また、相互接続デバイス２０２の相互接続部品２３０は、第１面２３４および第２面２３６を有する支持要素２３２を備える。また、相互接続部品２３０は、第１端２３３および第２端２３５を有する２つのバネ要素２３８を備える。また、相互接続部品２３０は、第１端２３７および第２端２４１を有するバネ要素２３９を備えている。バネ要素２３８の第１端２３３は、支持要素２３２の第１面２３４に配置され、かつ、第２端２３５は、パッド２０７に結合されている。また、バネ要素２３９の第１端２３７は、支持要素２３２の第２面２３６に配置され、かつ、第２端２４１は、パッド２０９に結合されている。バネ要素２３８および２３９は、構造、寸法および／または特性において、同じであるかまたは異なり得る。
また、相互接続デバイス２０２の相互接続部品２４０は、第１面２４４および第２面２４６を有する支持要素２４２を備える。また、相互接続部品２４０は、第１端２４３および第２端２４５を有する２つのバネ要素２４８と、第１端２４７および第２端２５１を有する別の２つのバネ要素２４９とを、備える。バネ要素２４８の第１端２４３は、支持要素２４２の第１面２４４に配置され、かつ、バネ要素２４８の第２端２４５は、パッド２０７に結合されている。また、バネ要素２４９の第１端２４７は、支持要素２４２の第２面２４６に結合され、かつ、バネ要素２４９の第２端２５１は、パッド２０９に結合されている。
加えて、相互接続部品２５０は、第１面２５４および第２面２５６を有する支持要素２５２を備える。また、第１面２５４および第２面２５６は、それぞれバネ要素２５８および２５９に結合されている。バネ要素２５８および２５９の第１端２５３および２５７は、支持要素２５２の第１面２５４および第２面２５６に配置されている。さらに、遠位端２５５および２６１は、それぞれ、パッド２０７および２０９に結合されている。
また、相互接続部品２６０は、第１面２６３および第２面２６５を有する支持要素２６２を備える。また、相互接続部品２６０は、第１面２６７および第２面２６９を有する別の支持要素２６４を備える。支持要素２６２および２６４の第１面２６３および２６７は、バネ要素２６６によって互いに結合されている。また、支持要素２６２および２６４の第２面２６５および２６９は、それぞれ、パッド２０７および２０９に結合されている。
また、相互接続部品２２０、２３０、２４０、２５０、および２６０のそれぞれの構造設計は、電子包装組立体において互いに組み合わせて使用され得ることに留意されたい。例えば、所定の電子包装組立体は、相互接続部品２３０および２４０の組み合わせを採用し得る。あるいは、２つ以上の単一タイプの相互接続部品２２０、２３０、２４０、２５０、および２６０は、電子包装組立体において使用され得る。例えば、所定の電子包装組立体は、相互接続デバイスとしての複数の相互接続部品２３０を有し得る。さらに、個々の相互接続部品２２０、２３０、２４０、２５０、または２６０は、従来の相互接続デバイスと組み合わせて使用され得る。また、相互接続部品２２０、２３０、２４０、２５０、および２６０のいくつかの他の変形が想定され得る。一例として、一実施形態では、所定の支持要素の第１面は、２つ以上のバネ要素に連結され得るが、一方、所定の支持要素の第２面は、外部物品に結合され得る。
図３は、図２の相互接続部品２２０、２３０、２４０、２５０、２６０の変形例を示す。図示の実施形態では、電子包装組立体３００は、複数の相互接続部品３０１を有する相互接続デバイス２９０を備える。また、複数の相互接続部品３０１のうちの１つ以上の相互接続部品３０１は、１つ以上の支持要素３０２および１つ以上のバネ要素３０４を備え得る。各支持要素３０２は、第１面３０６および第２面３０８を備える。また、バネ要素３０４は、第１端３１０および第２端３１２を備える。図示の実施形態では、バネ要素３０４の第１端３１０は、支持要素３０２の第２面３０８に結合されている。バネ要素３０４の第２端または遠位端３１２は、外部物品３１６に結合されるように構成され得る。また、支持要素３０２の第１面３０６は、半導体デバイス３１８に結合されるように構成され得る。非限定的な例では、半導体デバイス３１８は、ＬＥＤであり得る。
図４は、本明細書の電子包装組立体のさらに別の実施形態を示す。図示の実施形態では、電子包装組立体４００は、半導体デバイス４０４と外部物品４０６とを熱的および電気的に接続するように、半導体デバイス４０４と外部物品４０６との間に配置された相互接続デバイス４０２を備える。
図示のように、相互接続デバイス４０２は、複数の相互接続部品４０３を備える。さらに、複数の相互接続部品４０３のうちの１つ以上の相互接続部品４０３は、１つ以上の支持要素４０８および１つ以上のバネ要素４１０を備え得る。さらに、１つ以上のバネ要素４１０は、支持要素４０８に動作可能に結合され得る。また、図示の実施形態では、相互接続デバイス４０２は、また、他の複数のバネ要素４１２を備え得る。図示のように、他のバネ要素４１２は、一組として配置され得る。あるいは、他のバネ要素４１２は、支持要素４０８との間に間欠的に分散され得る。他のバネ要素４１２は、相互接続デバイス４０２に強化耐性または柔軟性を提供するように構成され得る。あるいは、バンプ、マイクロバンプ、アンダーフィル材料は、他のバネ要素４１２の代わりに、または他のバネ要素４１２と組み合わせて、使用され得る。
図５は、本発明の電子包装組立体の代替の実施形態を示す。図示の実施形態では、電子包装組立体５００は、レーザ５０４および基板５０６に動作可能に結合された熱電冷却器５０２を備える。一実施例では、基板５０６は、プロセッサのような外部物品の基板であり得る。具体的には、熱電冷却器５０２は、相互接続デバイス５０８を用いてレーザ５０４に結合されている。また、熱電冷却器５０２は、他の相互接続デバイス５１０を用いて基板５０６に結合されている。相互接続デバイス５０８および５１０は、電子包装組立体５００の熱管理および応力管理要件に基づいて、類似しまたは異なり得る。相互接続デバイス５０８は、複数の支持要素５１２および複数のバネ要素５１４を備える。同様に、相互接続デバイス５１０は、複数の支持要素５１６および複数のバネ要素５１８を備える。
図６は、第１面６０４および第２面６０６を有する支持要素６０２を有する例示的な相互接続部品６００を示す。また、相互接続部品６００は、支持要素６０２の第１面６０４に結合された複数のバネ要素６０８を備える。複数のバネ要素６０８は、結合層またはキャップ６１０を用いて互いに結合されている。異なるバネ要素６０８は、類似しまたは異なり得る。図示の実施形態では、キャップ６１０は、層の形態であるが、キャップ６１０の他の形状も、想定される。一例として、キャップ６１０は、湾曲した面を有し得る。また、図示の実施形態では、バネ要素６０８は、異なる位置でキャップ６１０に結合され得るが、代替の実施形態では、バネ要素６０８は、キャップ６１０における共通の場所に集中し、または結合し得る。有利には、キャップ６１０は、バネ要素６０８に機械的および化学的な保護を提供するように構成された保護層として作用するように、構成され得る。一例として、キャップ６１０は、バネ要素６０８の材料と、例えば半導体デバイスのような隣接する構造の材料との間の望ましくない相互作用を提供するように構成され得る。さらに、相互接続部品６００は、支持要素６０２の第２面６０６に結合されたバネ要素６１２を備え得る。代替の実施形態では、第２面６０６は、２つ以上のバネ要素６１２を備え得る。
図７は、本明細書の相互接続デバイスを製造するための例示的な方法７００を示す。ステップ７０２において、方法７００は、適切な第１基板を設けることによって開始され得る。一実施例では、第１基板は、半導体デバイスの基板（例えば、ダイ）であり得る。別の実施形態では、第１基板は、外部物品の基板であり得る。また、第１基板は、シリコン、銅、ガラス、半導体材料、またはこれらの組合せで作られ得る。必要に応じて、ステップ７０４で、第１基板は、基板の１つ以上の面を洗浄するために、前処理され得る。一例として、基板は、基板の面から汚れまたはグリースを除去するために、前処理され得る。
また、ステップ７０６において、複数の支持要素および／または複数のバネ要素に対応する複数のパッドは、第１基板に設けられ得る。また、ステップ７０８で、相互接続デバイスは、基板に形成され得る。具体的には、相互接続デバイスは、（１）複数のバネ要素のうちの１つ以上のバネ要素を形成すること、または、（２）１つ以上のパッドにおける複数の支持要素のうちの１つ以上の支持要素を形成すること、によって形成され得る。具体的には、バネ要素が、パッドに最初に形成されている場合は、次に、支持要素が、バネ要素の第２端に形成され得る。同様に、第１支持要素が、パッドに最初に形成されている場合、次に、１つ以上のバネ要素が、相互接続デバイスを形成するために、支持要素に形成され得る。
任意選択で、バネ要素がパッドに形成され、かつ、第１面および第２面を有する支持要素がバネ要素に形成されている例では、別のバネ要素は、支持要素の他方の面に形成され得る。同様に、支持要素がパッドに形成され、かつ、バネ要素が支持要素に形成されている例では、別の支持要素は、バネ部材の他方の端に形成され得る。
一実施形態では、相互接続デバイスは、視射角蒸着（ＧＬＡＤ）処理を用いて形成され得る。特定の実施形態では、ＧＬＡＤ処理は、基板の面におけるパッドのパターンに一致するように、支持要素および／またはバネ要素のパターンを設けるために使用され得る。一実施例では、パッドのパターンは、半導体集積回路のパッドのパターンであり得る。
相互接続デバイスが、半導体デバイスの基板に、集積回路の基板に、または外部物品の基板に形成されていようとも、複数の相互接続部品の個々の相互接続の位置決めは、基板の核形成中心の位置決めを制御することによって制御され得る。また、バネ要素または支持要素の大きさは、核形成中心の大きさに依存し得る。いくつかの実施形態では、核形成中心は、ドメインおよび空乏領域を備える単層にポリスチレンコロイド膜を堆積することによって、形成され得る。コロイド欠陥は、空乏領域において画定され得る。欠陥は、視野角蒸着（ＧＬＡＤ）中の核形成中心としての役割を果たし得る。
ＧＬＡＤ処理を使用して成長した個々の部品の断面形状および形態は、堆積および基板の位置制御の傾斜角を含む１つ以上のＧＬＡＤ入力制御を制御することによって、制御され得る。ＧＬＡＤ形成された柱の断面形状は、基板の回転速度に対する蒸着速度の比を制御することによって入射角を制御することにより、制御され得る。また、柱の形態は、例えば、本明細書で様々な実施形態に記載のバネ状（螺旋状）の柱を形成するように、制御され得る。他の実施形態では、相互接続として形成された柱は、形態学的に円筒形またはマッチ棒状であり得る。
ＧＬＡＤ処理に関して主に説明されたが、いくつかの実施形態では、相互接続部品は、基板に形成され得る、または、ＧＬＡＤ処理以外の１つ以上の処理を使用して基板に結合され得る。１つ以上の処理の非限定的な例は、電気蒸着、プラズマ蒸着、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、ゾル−ゲル、マイクロマシニング、レーザーアブレーション法、ラピッドプロトタイピング、スパッタリング、またはこれらの処理の任意の組合せを、含み得る。これらの実施形態の１つでは、複数の相互接続部品は、ＣＶＤ堆積を使用して配置され得る。
また、ステップ７１０で、１つ以上の相互接続部品は、第１基板および／または第２基板に結合され得る。一実施例では、バネ要素の遠位端（例えば、第２端）または支持要素の遠位面（例えば、第２面）は、第２基板に結合され得る。一実施例では、第１基板は、半導体デバイスの基板、集積回路、外部物品、またはそれらの組合せであり得る。同一のまたは異なる実施例では、第２基板は、半導体デバイスの基板、集積回路、外部物品、またはそれらの組合せであり得る。非限定的な例では、第１基板は、集積回路の基板であり得る。ここで、集積回路は、半導体デバイスに結合され、さらに、第２基板は、外部物品の基板であり得る。一実施形態では、相互接続部品は、熱圧着、半田付け、またはそれらの組合せを用いて、第１基板および／または第２基板に結合され得る。
有利には、相互接続デバイスは、リフローフロー処理中、電子組立体に柔軟性を提供するように、構成され得る。さらに、支持要素は、相互接続デバイスおよび電子包装組立体に剛性および構造を提供するように構成され、一方、バネ要素は、相互接続デバイスに柔軟性および許容範囲を提供するように構成されている。
本開示の特定の特徴のみが図示されかつ説明されたが、多くの修正および変更は、当業者には明らかであろう。したがって、添付の特許請求の範囲は、本開示の真の精神の範囲内に入るような全ての修正および変更を包含するものと理解されるべきである。
１００ 電子包装組立体
１０２ 半導体デバイス
１０４ 外部物品
１０５ ボールグリッドアレイ
１０６ 相互接続デバイス
１０７ 相互接続部品
１０８ 支持要素
１１０ 第１面
１１２ 第２面
１１３ パッド
１１５ 界面層
１１６ バネ要素
１１８ 第１端
１２０ 第２端（遠位端）
１２４ パッド
１２６ ピッチ
１２８ 直径
２００ 電子包装組立体
２０２ 相互接続デバイス
２０４ 半導体デバイス
２０５ 界面層
２０６ 外部物品
２０７ パッド
２０９ パッド
２２０ 相互接続部品
２２２ 支持要素
２２４ 第１端
２２５ 第１面
２２６ バネ要素
２２７ 第２面
２２８ 第２端（遠位端）
２３０ 相互接続部品
２３２ 支持要素
２３３ 第１端
２３４ 第１面
２３５ 第２端
２３６ 第２面
２３７ 第１端
２３８ バネ要素
２３９ バネ要素
２４０ 相互接続部品
２４１ 第２端
２４２ 支持要素
２４３ 第１端
２４４ 第１面
２４５ 第２端
２４６ 第２面
２４７ 第１端
２４８ バネ要素
２４９ バネ要素
２５０ 相互接続部品
２５１ 第２端
２５２ 支持要素
２５３ 第１端
２５４ 第１面
２５５ 遠位端
２５６ 第２面
２５８ バネ要素
２６０ 相互接続部品
２６２ 支持要素
２６３ 第１面
２６４ 支持要素
２６５ 第２面
２６６ バネ要素
２６７ 第１面
２６９ 第２面
２９０ 相互接続デバイス
３００ 電子包装組立体
３０１ 相互接続部品
３０２ 支持要素
３０４ バネ要素
３０６ 第１面
３０８ 第２面
３１０ 第１端
３１２ 第２端（遠位端）
３１６ 外部物品
３１８ 半導体デバイス
４００ 電子包装組立体
４０２ 相互接続デバイス
４０３ 相互接続部品
４０４ 半導体デバイス
４０６ 外部物品
４０８ 支持要素
４１０ バネ要素
４１２ バネ要素
５００ 電子包装組立体
５０２ 熱電冷却器
５０４ レーザ
５０６ 基板
５０８ 相互接続デバイス
５１０ 相互接続デバイス
５１２ 支持要素
５１４ バネ要素
５１６ 支持要素
５１８ バネ要素
６００ 相互接続部品
６０２ 支持要素
６０４ 第１面
６０６ 第２面
６０８ バネ要素
６１０ キャップ
６１２ バネ要素
７００ 方法
７０２ ステップ
７０４ ステップ
７０６ ステップ
７０８ ステップ
７１０ ステップ

Claims (20)

  1. 半導体集積回路と、
    前記半導体集積回路に動作可能に結合された複数の相互接続部品（１０７、２２０、２３０、２４０、２５０、２６０、３０１、４０３、６００）であって、
    第１面（１１０、２２５、２３４、２４４、２５４、２６３、２６７、３０６、６０４）および第２面（１１２、２２７、２３６、２４６、２５６、２６５、２６９、３０８、６０６）を有する１つ以上の支持要素（１０８、２２２、２３２、２４２、２５２、２６２、２６４、３０２、４０８、５１２、５１６、６０２）と、
    第１端（１１８、２２４、２３３、２３７、２４３、２４７、２５３、３１０）および第２端（１２０、２２８、２３５、２４１、２４５、２５１、３１２）を有する１つ以上のバネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）とを備え、前記１つ以上のバネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）の第１端（１１８、２２４、２３３、２３７、２４３、２４７、２５３、３１０）は、それぞれの支持要素（１０８、２２２、２３２、２４２、２５２、２６２、２６４、３０２、４０８、５１２、５１６、６０２）の前記第１面（１１０、２２５、２３４、２４４、２５４、２６３、２６７、３０６、６０４）または前記第２面（１１２、２２７、２３６、２４６、２５６、２６５、２６９、３０８、６０６）に結合されている、複数の相互接続部品（１０７、２２０、２３０、２４０、２５０、２６０、３０１、４０３、６００）と
    を備える、電子包装組立体（１００、２００、３００、４００、５００）。
  2. 前記１つ以上の支持要素（１０８、２２２、２３２、２４２、２５２、２６２、２６４、３０２、４０８、５１２、５１６、６０２）および前記１つ以上のバネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）は、電気的および熱的な伝導性材料で作られている、請求項１に記載の電子包装組立体（１００、２００、３００、４００、５００）。
  3. １つ以上の支持要素（１０８、２２２、２３２、２４２、２５２、２６２、２６４、３０２、４０８、５１２、５１６、６０２）の前記第１面（１１０、２２５、２３４、２４４、２５４、２６３、２６７、３０６、６０４）、前記第２面（１１２、２２７、２３６、２４６、２５６、２６５、２６９、３０８、６０６）、または両方に配置された結合層をさらに備え、前記結合層は、前記１つ以上の支持要素（１０８、２２２、２３２、２４２、２５２、２６２、２６４、３０２、４０８、５１２、５１６、６０２）の前記第１面（１１０、２２５、２３４、２４４、２５４、２６３、２６７、３０６、６０４）または前記第２面（１１２、２２７、２３６、２４６、２５６、２６５、２６９、３０８、６０６）を、それぞれのバネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）の前記第１端（１１８、２２４、２３３、２３７、２４３、２４７、２５３、３１０）に結合するように構成されている、請求項１に記載の電子包装組立体（１００、２００、３００、４００、５００）。
  4. 前記１つ以上のバネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）の前記第２端（１２０、２２８、２３５、２４１、２４５、２５１、３１２）は、キャップ（６１０）を備える、請求項１に記載の電子包装組立体（１００、２００、３００、４００、５００）。
  5. 前記複数の支持要素（１０８、２２２、２３２、２４２、２５２、２６２、２６４、３０２、４０８、５１２、５１６、６０２）のうちの１つ以上の支持要素（１０８、２２２、２３２、２４２、２５２、２６２、２６４、３０２、４０８、５１２、５１６、６０２）は、ピラー構造、バンプ構造、管状構造、柱状構造、またはそれらの組合せを備える、請求項１に記載の電子包装組立体（１００、２００、３００、４００、５００）。
  6. 前記複数のバネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）のうちの２つ以上のバネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）は、それぞれの支持要素（１０８、２２２、２３２、２４２、２５２、２６２、２６４、３０２、４０８、５１２、５１６、６０２）の前記第１面（１１０、２２５、２３４、２４４、２５４、２６３、２６７、３０６、６０４）または前記第２面（１１２、２２７、２３６、２４６、２５６、２６５、２６９、３０８、６０６）に結合されている、請求項１に記載の電子包装組立体（１００、２００、３００、４００、５００）。
  7. 前記複数のバネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）のうちの１つ以上のバネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）は、約５５０ｎｍ以下の平均直径（１２８）を備える、請求項１に記載の電子包装組立体（１００、２００、３００、４００、５００）。
  8. 前記半導体集積回路は、発光ダイオード、レーザ、または両方を備える、請求項１に記載の電子包装組立体（１００、２００、３００、４００、５００）。
  9. 前記１つ以上の支持要素（１０８、２２２、２３２、２４２、２５２、２６２、２６４、３０２、４０８、５１２、５１６、６０２）の直径（１２８）は、前記相互接続部品（１０７、２２０、２３０、２４０、２５０、２６０、３０１、４０３、６００）のピッチ（１２６）の約５０％である、請求項１の電子包装組立体（１００、２００、３００、４００、５００）。
  10. 半導体デバイス（１０２、２０４、３１８、４０４）と、
    前記半導体デバイス（１０２、２０４、３１８、４０４）と動作可能に結合された相互接続デバイス（１０６、２０２、２９０、４０２、５０８、５１０）であって、前記相互接続デバイス（１０６、２０２、２９０、４０２、５０８、５１０）は、複数の相互接続部品（１０７、２２０、２３０、２４０、２５０、２６０、３０１、４０３、６００）を備え、１つ以上の相互接続部品（１０７、２２０、２３０、２４０、２５０、２６０、３０１、４０３、６００）は、
    複数の支持要素（１０８、２２２、２３２、２４２、２５２、２６２、２６４、３０２、４０８、５１２、５１６、６０２）であって、前記複数の支持要素（１０８、２２２、２３２、２４２、２５２、２６２、２６４、３０２、４０８、５１２、５１６、６０２）の各支持要素（１０８、２２２、２３２、２４２、２５２、２６２、２６４、３０２、４０８、５１２、５１６、６０２）は、第１面（１１０、２２５、２３４、２４４、２５４、２６３、２６７、３０６、６０４）および第２面（１１２、２２７、２３６、２４６、２５６、２６５、２６９、３０８、６０６）を備える、複数の支持要素（１０８、２２２、２３２、２４２、２５２、２６２、２６４、３０２、４０８、５１２、５１６、６０２）と、
    複数のバネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）であって、前記複数のバネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）の各バネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）は、第１端（１１８、２２４、２３３、２３７、２４３、２４７、２５３、３１０）および第２端（１２０、２２８、２３５、２４１、２４５、２５１、３１２）を備え、１つ以上のバネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）は、それぞれの支持要素（１０８、２２２、２３２、２４２、２５２、２６２、２６４、３０２、４０８、５１２、５１６、６０２）の前記第１面（１１０、２２５、２３４、２４４、２５４、２６３、２６７、３０６、６０４）または前記第２面（１１２、２２７、２３６、２４６、２５６、２６５、２６９、３０８、６０６）に結合されている複数のバネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）とを備える相互接続デバイス（１０６、２０２、２９０、４０２、５０８、５１０）と、
    前記相互接続デバイス（１０６、２０２、２９０、４０２、５０８、５１０）と動作可能に結合された外部物品（１０４、２０６、３１６、４０６）であって、前記相互接続デバイス（１０６、２０２、２９０、４０２、５０８、５１０）の前記複数の相互接続部品（１０７、２２０、２３０、２４０、２５０、２６０、３０１、４０３、６００）が前記半導体デバイス（１０２、２０４、３１８、４０４）と前記外部物品（１０４、２０６、３１６、４０６）との間に延びるようになっている、外部物品（１０４、２０６、３１６、４０６）と、
    を備える電子包装組立体（１００、２００、３００、４００、５００）。
  11. 集積相互接続回路をさらに備え、前記集積相互接続回路は、フリップチップ、ボールグリッドアレイ、マルチチップモジュール、積層ダイ、またはこれらの組合せを備える、請求項１０に記載の前記電子包装組立体（１００、２００、３００、４００、５００）。
  12. 前記積層ダイは、垂直の積層ダイを備える、請求項１１に記載の電子包装組立体（１００、２００、３００、４００、５００）。
  13. 前記半導体デバイス（１０２、２０４、３１８、４０４）は、マイクロプロセッサ、マイクロプロセッサ集積回路、半導体集積回路、レーザ、発光ダイオード、またはこれらの組合せを備える、請求項１０に記載の電子包装組立体（１００、２００、３００、４００、５００）。
  14. 集積相互接続回路をさらに備え、前記集積相互接続回路は、前記相互接続デバイス（１０６、２０２、２９０、４０２、５０８、５１０）と前記半導体デバイス（１０２、２０４、３１８、４０４）との間に、または、前記相互接続デバイス（１０６、２０２、２９０、４０２、５０８、５１０）と前記外部物品（１０４、２０６、３１６、４０６）との間に、またはそれらの両方に配置されている、請求項１３に記載の電子包装組立体（１００、２００、３００、４００、５００）。
  15. 前記相互接続デバイス（１０６、２０２、２９０、４０２、５０８、５１０）は、他のバネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）、バンプ、ミクロバンプ、アンダーフィル材料、またはそれらの組合せをさらに備える、請求項１０の電子包装組立体（１００、２００、３００、４００、５００）。
  16. 前記相互接続デバイス（１０６、２０２、２９０、４０２、５０８、５１０）は、前記複数のバネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）のうちの１つ以上のバネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）の前記第２端（１２０、２２８、２３５、２４１、２４５、２５１、３１２）に配置された結合層を、さらに備える、請求項１０に記載の電子包装組立体（１００、２００、３００、４００、５００）。
  17. 半導体デバイス（１０２、２０４、３１８、４０４）を設けることであって、前記半導体デバイス（１０２、２０４、３１８、４０４）が界面層（１１５、２０５）を有する、半導体デバイス（１０２、２０４、３１８、４０４）を設けることと、
    複数の相互接続部品（１０７、２２０、２３０、２４０、２５０、２６０、３０１、４０３、６００）を備える相互接続デバイス（１０６、２０２、２９０、４０２、５０８、５１０）を設けることであって、１つ以上の相互接続部品（１０７、２２０、２３０、２４０、２５０、２６０、３０１、４０３、６００）は、
    複数の支持要素（１０８、２２２、２３２、２４２、２５２、２６２、２６４、３０２、４０８、５１２、５１６、６０２）であって、前記複数の支持要素（１０８、２２２、２３２、２４２、２５２、２６２、２６４、３０２、４０８、５１２、５１６、６０２）の各支持要素（１０８、２２２、２３２、２４２、２５２、２６２、２６４、３０２、４０８、５１２、５１６、６０２）は、第１面（１１０、２２５、２３４、２４４、２５４、２６３、２６７、３０６、６０４）および第２面（１１２、２２７、２３６、２４６、２５６、２６５、２６９、３０８、６０６）を備える、複数の支持要素（１０８、２２２、２３２、２４２、２５２、２６２、２６４、３０２、４０８、５１２、５１６、６０２）と、
    複数のバネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）であって、前記複数のバネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）の各バネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）は、第１端（１１８、２２４、２３３、２３７、２４３、２４７、２５３、３１０）および第２端（１２０、２２８、２３５、２４１、２４５、２５１、３１２）を備え、かつ、１つ以上のバネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）は、前記第１端（１１８、２２４、２３３、２３７、２４３、２４７、２５３、３１０）で、それぞれの支持要素（１０８、２２２、２３２、２４２、２５２、２６２、２６４、３０２、４０８、５１２、５１６、６０２）の前記第１面（１１０、２２５、２３４、２４４、２５４、２６３、２６７、３０６、６０４）または前記第２面（１１２、２２７、２３６、２４６、２５６、２６５、２６９、３０８、６０６）に結合されている、複数のバネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）と、を備える、複数の相互接続デバイス（１０６、２０２、２９０、４０２、５０８、５１０）を設けることと、
    前記半導体デバイス（１０２、２０４、３１８、４０４）の前記界面層（１１５、２０５）に前記相互接続デバイス（１０６、２０２、２９０、４０２、５０８、５１０）の少なくとも一部を結合することと、
    を備える、電子包装組立体（１００、２００、３００、４００、５００）を製造する方法（７００）。
  18. 視射角蒸着（ＧＬＡＤ）によって、前記複数の支持要素（１０８、２２２、２３２、２４２、２５２、２６２、２６４、３０２、４０８、５１２、５１６、６０２）、前記複数のバネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）、またはそれらの両方を形成することをさらに含む、請求項１７に記載の方法（７００）。
  19. 銅基板（５０６）またはシリコン基板（５０６）を用いたＧＬＡＤにより、前記複数の支持要素（１０８、２２２、２３２、２４２、２５２、２６２、２６４、３０２、４０８、５１２、５１６、６０２）、前記複数のバネ要素（１１６、２２６、２３８、２３９、２４８、２４９、２５８、２６６、３０４、４１０、４１２、５１４、５１８、６０８、６１２）、またはそれらの両方を形成することをさらに含む、請求項１８に記載の方法（７００）。
  20. 前記相互接続デバイス（１０６、２０２、２９０、４０２、５０８、５１０）を設ける工程および前記界面層（１１５、２０５）に前記相互接続デバイス（１０６、２０２、２９０、４０２、５０８、５１０）の少なくとも一部を結合する工程は、前記半導体デバイス（１０２、２０４、３１８、４０４）の前記界面層（１１５、２０５）に前記相互接続デバイス（１０６、２０２、２９０、４０２、５０８、５１０）を形成するＧＬＡＤを含む、請求項１７に記載の方法（７００）。
JP2015103295A 2014-05-27 2015-05-21 電子包装組立体のための相互接続デバイス Pending JP2015226061A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/287,237 US9252138B2 (en) 2014-05-27 2014-05-27 Interconnect devices for electronic packaging assemblies
US14/287,237 2014-05-27

Publications (1)

Publication Number Publication Date
JP2015226061A true JP2015226061A (ja) 2015-12-14

Family

ID=54702689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015103295A Pending JP2015226061A (ja) 2014-05-27 2015-05-21 電子包装組立体のための相互接続デバイス

Country Status (5)

Country Link
US (2) US9252138B2 (ja)
JP (1) JP2015226061A (ja)
KR (1) KR20150136578A (ja)
CN (1) CN105321923A (ja)
TW (1) TW201606971A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019146212A1 (ja) * 2018-01-25 2019-08-01 ソフトバンク株式会社 三次元積層集積回路の冷媒による冷却方式と、それを用いた三次元積層集積回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141633A (ja) * 2000-10-25 2002-05-17 Lucent Technol Inc 垂直にナノ相互接続された回路デバイスからなる製品及びその製造方法
JP2007531243A (ja) * 2003-07-07 2007-11-01 ゲルコアー リミテッド ライアビリティ カンパニー ナノチューブ領域を用いて熱ヒートシンク作用を補助する電子デバイス及びその製造方法
JP2010219397A (ja) * 2009-03-18 2010-09-30 Fujitsu Ltd 電子部品及びその製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5829128A (en) * 1993-11-16 1998-11-03 Formfactor, Inc. Method of mounting resilient contact structures to semiconductor devices
US6741085B1 (en) * 1993-11-16 2004-05-25 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US6246247B1 (en) * 1994-11-15 2001-06-12 Formfactor, Inc. Probe card assembly and kit, and methods of using same
US20020004320A1 (en) * 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
US7063541B2 (en) * 1997-03-17 2006-06-20 Formfactor, Inc. Composite microelectronic spring structure and method for making same
US5888884A (en) 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
US6441315B1 (en) * 1998-11-10 2002-08-27 Formfactor, Inc. Contact structures with blades having a wiping motion
US6491968B1 (en) * 1998-12-02 2002-12-10 Formfactor, Inc. Methods for making spring interconnect structures
US6672875B1 (en) * 1998-12-02 2004-01-06 Formfactor, Inc. Spring interconnect structures
US6882546B2 (en) * 2001-10-03 2005-04-19 Formfactor, Inc. Multiple die interconnect system
US20040046248A1 (en) 2002-09-05 2004-03-11 Corning Intellisense Corporation Microsystem packaging and associated methods
US7244125B2 (en) * 2003-12-08 2007-07-17 Neoconix, Inc. Connector for making electrical contact at semiconductor scales
US7456046B2 (en) * 2005-02-23 2008-11-25 International Business Machines Corporation Method to create flexible connections for integrated circuits
US7517788B2 (en) 2005-12-29 2009-04-14 Intel Corporation System, apparatus, and method for advanced solder bumping
JP4559993B2 (ja) * 2006-03-29 2010-10-13 株式会社東芝 半導体装置の製造方法
US7579856B2 (en) * 2006-04-21 2009-08-25 Formfactor, Inc. Probe structures with physically suspended electronic components
EP2057429A2 (en) 2006-08-25 2009-05-13 Coolearth Solar Water-cooled photovoltaic receiver and assembly method
US20080100323A1 (en) * 2006-10-25 2008-05-01 Silicon Test Systems, Inc. Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism
JP4797950B2 (ja) 2006-11-27 2011-10-19 パナソニック株式会社 半導体装置と、これを用いた電子機器
TWI573201B (zh) 2008-07-18 2017-03-01 聯測總部私人有限公司 封裝結構性元件
US8652260B2 (en) * 2008-08-08 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for holding semiconductor wafers
US8955215B2 (en) * 2009-05-28 2015-02-17 Hsio Technologies, Llc High performance surface mount electrical interconnect
US20130258600A1 (en) 2009-06-30 2013-10-03 General Electric Company Thermal interface element and article including the same
US8405996B2 (en) 2009-06-30 2013-03-26 General Electric Company Article including thermal interface element and method of preparation
JP5644264B2 (ja) 2009-10-14 2014-12-24 富士通株式会社 半導体装置
US8466567B2 (en) 2010-09-16 2013-06-18 Stats Chippac Ltd. Integrated circuit packaging system with stack interconnect and method of manufacture thereof
JP5541137B2 (ja) 2010-12-15 2014-07-09 ソニー株式会社 撮像装置、電子機器、太陽電池、および、撮像装置の製造方法
US20130021669A1 (en) 2011-07-21 2013-01-24 Raydex Technology, Inc. Spectrally Tunable Optical Filter
US8441131B2 (en) * 2011-09-12 2013-05-14 Globalfoundries Inc. Strain-compensating fill patterns for controlling semiconductor chip package interactions
JP2013065761A (ja) 2011-09-20 2013-04-11 Toshiba Corp 半導体装置の製造方法および半導体装置の製造装置
US20130105993A1 (en) * 2011-10-28 2013-05-02 General Electric Company Semiconductor device interconnect
US9287189B2 (en) * 2012-11-07 2016-03-15 Broadcom Corporation Flexible routing for chip on board applications
US20140261608A1 (en) * 2013-03-14 2014-09-18 Gmz Energy, Inc. Thermal Interface Structure for Thermoelectric Devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141633A (ja) * 2000-10-25 2002-05-17 Lucent Technol Inc 垂直にナノ相互接続された回路デバイスからなる製品及びその製造方法
JP2007531243A (ja) * 2003-07-07 2007-11-01 ゲルコアー リミテッド ライアビリティ カンパニー ナノチューブ領域を用いて熱ヒートシンク作用を補助する電子デバイス及びその製造方法
JP2010219397A (ja) * 2009-03-18 2010-09-30 Fujitsu Ltd 電子部品及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019146212A1 (ja) * 2018-01-25 2019-08-01 ソフトバンク株式会社 三次元積層集積回路の冷媒による冷却方式と、それを用いた三次元積層集積回路
WO2019146724A1 (ja) * 2018-01-25 2019-08-01 ソフトバンク株式会社 中央演算装置、ｇｐｇｐｕ、メモリーを含む三次元積層集積回路の冷媒による冷却方式と、それを用いた三次元積層集積回路と、給電方式
WO2019146180A1 (ja) * 2018-01-25 2019-08-01 ソフトバンク株式会社 三次元積層集積回路の冷媒による冷却方式と、それを用いた三次元積層集積回路
JPWO2019146724A1 (ja) * 2018-01-25 2020-02-06 ソフトバンク株式会社 三次元積層集積回路
US11244887B2 (en) 2018-01-25 2022-02-08 Softbank Corp. Three-dimensional laminated integrated circuit

Also Published As

Publication number Publication date
KR20150136578A (ko) 2015-12-07
TW201606971A (zh) 2016-02-16
US20150348952A1 (en) 2015-12-03
USRE48015E1 (en) 2020-05-26
CN105321923A (zh) 2016-02-10
US9252138B2 (en) 2016-02-02

Similar Documents

Publication Publication Date Title
JP6595158B2 (ja) パワーオーバーレイ構造およびその製造方法
JP6401468B2 (ja) パワーオーバーレイ構造およびその製造方法
CN106129025B (zh) 电子装置及其制法
US8811031B2 (en) Multichip module and method for manufacturing the same
US11315902B2 (en) High bandwidth multichip module
JP2007109790A (ja) フリップチップ型半導体装置
JP5117169B2 (ja) 半導体装置
JP2006287091A (ja) 半導体装置およびその製造方法
USRE48015E1 (en) Interconnect devices for electronic packaging assemblies
US20080164604A1 (en) Heat dissipating semiconductor package
US20140151009A1 (en) Thermal interface element and method of preparation
KR102524167B1 (ko) 개선된 열저항을 갖는 전자 칩 디바이스 및 연관된 제조 프로세스
US8129847B2 (en) Interconnect and method for mounting an electronic device to a substrate
TWI721898B (zh) 半導體封裝結構
US20140138824A1 (en) Offset integrated circuit packaging interconnects
JP5621593B2 (ja) 半導体素子、及びその製造方法
US9431330B2 (en) System and method for metal matrix mounting scheme
TWI297203B (en) Microelectronic package
JP6665704B2 (ja) 半導体装置及びその製造方法
JP5923943B2 (ja) 半導体装置及び電子装置
CN116646310A (zh) 封装结构及方法
CN114613766A (zh) 一种基于顶部散热的混合集成电源及其制备方法
JP2011077139A (ja) 回路モジュールおよび回路モジュールの実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190719

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200804