JP5923943B2 - 半導体装置及び電子装置 - Google Patents

半導体装置及び電子装置 Download PDF

Info

Publication number
JP5923943B2
JP5923943B2 JP2011255871A JP2011255871A JP5923943B2 JP 5923943 B2 JP5923943 B2 JP 5923943B2 JP 2011255871 A JP2011255871 A JP 2011255871A JP 2011255871 A JP2011255871 A JP 2011255871A JP 5923943 B2 JP5923943 B2 JP 5923943B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
insulating film
conductive member
semiconductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011255871A
Other languages
English (en)
Other versions
JP2013110339A (ja
Inventor
中西 輝
輝 中西
林 信幸
信幸 林
米田 泰博
泰博 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011255871A priority Critical patent/JP5923943B2/ja
Publication of JP2013110339A publication Critical patent/JP2013110339A/ja
Application granted granted Critical
Publication of JP5923943B2 publication Critical patent/JP5923943B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置及び電子装置に関する。
近年、電子装置の高性能化にともない、半導体チップの発熱量が増える傾向がある。また、半導体チップの大きさもますます大きくなり、今後もその傾向は続くと予想されている。また、一つのチップ内に複数のコアが形成されているマルチコアの半導体チップが多くなり、これも発熱量の増大につながっている。
一般に、半導体チップを配線基板上にフリップチップ接合する場合、半導体チップの表面側に設けられた配線層、即ち、回路や配線を絶縁膜で覆った配線層が配線基板側になるため、半導体チップの裏面側から、半導体チップからの発熱を放熱させるようにしている。つまり、本来であれば、半導体チップの表面側、即ち、配線層が設けられている側に発熱箇所があるため、この表面側から、半導体チップからの発熱を放熱させるのが効率的である。しかしながら、フリップチップ接合の場合、半導体チップの表面側を配線基板側に向けて接合するため、半導体チップの表面側には全面にわたって複数の電極が設けられており、半導体チップの表面側から、半導体チップからの発熱を放熱させるのは難しい。そこで、フリップチップ接合する場合、半導体チップの裏面側から、半導体チップからの発熱を放熱させるようにしている。
また、半導体チップの表面側に発熱箇所があるにもかかわらず、半導体チップの表面側は絶縁膜で覆われており、さらに、フリップチップ接合の場合、半導体チップと配線基板との間に充填されたアンダーフィル材が絶縁膜の表面に接しているため、放熱性が非常に悪い。そこで、半導体チップの表面側から、半導体チップからの発熱を効率良く放熱させるために、半導体チップの表面側に設けられた配線層の中に、即ち、配線層を構成する絶縁膜の中に、熱拡散率の高い材料からなる熱伝導膜や放熱用のダミー配線を設けるようにしたものもある。
特開2001−298135号公報 特開2003−17494号公報
しかしながら、上述のように半導体チップの発熱量が増えてくると、半導体チップの裏面側から、半導体チップからの発熱を放熱させるだけでは十分に放熱させるのが難しくなる。
また、上述のように、半導体チップの表面側に設けられた配線層の中に熱伝導膜やダミー配線を設けるには、半導体チップの製造プロセスの中でこれらを形成することが必要になる。このため、熱伝導膜やダミー配線を含むものとして、半導体チップに備えられる回路や配線の設計を行なう必要がある。また、既に設計済みの半導体チップについては新たに設計しなおす必要があり、これには莫大な工数とコストがかかる。また、半導体チップを実際に作製した後に性能が十分でない場合には、設計変更が必要になり、さらに工数やコストがかかることになる。
そこで、半導体チップに備えられる回路や配線の設計に影響を与えることなく、半導体チップの表面側から、半導体チップからの発熱を効率良く放熱させることができるようにしたい。
本半導体装置は、絶縁膜と、配線と、絶縁膜の表面上に全面にわたって設けられた複数の第1電極とを含む配線層を備える半導体チップと、半導体チップの絶縁膜の表面上の第1電極が設けられていない領域に貼り付けられ、絶縁膜よりも高い熱伝導率を有する高熱伝導部材とを備えることを要件とする。
本電子装置は、絶縁膜と、配線と、絶縁膜の表面上に全面にわたって設けられた複数の第1電極とを含む配線層を備える半導体チップと、半導体チップの絶縁膜の表面上の第1電極が設けられていない領域に貼り付けられ、絶縁膜よりも高い熱伝導率を有する高熱伝導部材と、複数の第1電極に対応する位置に設けられた複数の第2電極を有する配線基板とを備え、半導体チップが配線基板にフリップチップ接合されている半導体装置を備えることを要件とする。
したがって、本半導体装置及び電子装置によれば、半導体チップに備えられる回路や配線の設計に影響を与えることなく、半導体チップの表面側から、半導体チップからの発熱を効率良く放熱させることができるという利点がある。
第1実施形態にかかる半導体装置(半導体パッケージ)に備えられる半導体チップ(高熱伝導部材が貼り付けられたもの)の構成を示す模式図であって、(A)は断面図であり、(B)は平面図である。 第1実施形態にかかる半導体装置(半導体パッケージ)の構成を示す模式的断面図である。 第1実施形態にかかる半導体装置(半導体パッケージ)の製造方法を説明するための模式図であって、(A)〜(F)は斜視図であり、(G)は断面図である。 第1実施形態にかかる半導体装置(半導体パッケージ)に備えられる半導体チップに高熱伝導部材が貼り付けられた状態を示す模式的断面図である。 (A)〜(D)は、第1実施形態にかかる半導体装置の製造方法において半導体チップの各電極上にはんだバンプを形成する方法を説明するための模式的断面図である。 (A)、(B)は、本発明の効果を確認するための熱シミュレーションにおける発熱モデルを示す模式的断面図であって、(A)は従来の発熱モデル、(B)は第1実施形態の発熱モデルを示している。 第1実施形態にかかる半導体装置の変形例の構成を示す模式図であって、半導体チップに高熱伝導部材が貼り付けられた状態を示す断面図である。 第2実施形態にかかる電子装置の構成を示す模式的斜視図である。
以下、図面により、本発明の実施の形態にかかる半導体装置及び電子装置について説明する。
[第1実施形態]
まず、第1実施形態にかかる半導体装置について、図1〜図6を参照しながら説明する。
本実施形態にかかる半導体装置は、例えばサーバやパソコンなどの電子装置に用いられる半導体パッケージである。なお、電子装置を、電子機器あるいは情報機器ともいう。
本半導体パッケージは、図2に示すように、パッケージ基板1と、パッケージ基板1上に搭載された半導体チップ2と、パッケージ基板1のチップ搭載面の反対側の面の全面に格子状に配列された複数の電極3と、各電極3上に設けられたはんだボール4とを備えるBGA(Ball Grid Array)パッケージである。
なお、半導体パッケージを、半導体装置ともいう。また、パッケージ基板1を、配線基板ともいう。また、はんだボール4を、はんだバンプあるいはボール電極ともいう。また、半導体チップ2を、半導体素子ともいう。
ここで、半導体チップ2は、図1(A)に示すように、その表面側に、絶縁膜5と、配線6と、絶縁膜5の表面上に全面にわたって設けられた複数の電極7(第1電極)とを含む配線層8を備える。なお、配線層8に含まれる配線6によって各素子が接続されて回路が構成されるため、半導体チップ2は、その表面側に回路を含むことになる。このため、半導体チップ2の表面側は、回路が形成されている側であるため、半導体チップ2の表面を回路面ともいう。ここでは、半導体チップ2は、LSIチップである。また、絶縁膜5の表面上に露出している複数の電極7は、例えば信号入出力用の電極である。
本半導体パッケージは、図2に示すように、半導体チップ2がパッケージ基板1にフリップチップ接合(ここでははんだ接合)された実装構造を有する。つまり、パッケージ基板1のチップ搭載面に格子状に配列された複数の電極9(第2電極)と、半導体チップ2の表面側に格子状に配列された複数の電極7とが、はんだバンプ10を介して接続されている。ここで、パッケージ基板1のチップ搭載面に設けられた複数の電極9は、半導体チップ2の表面側に設けられた複数の電極7に対応する位置に設けられている。
また、本半導体パッケージでは、フリップチップ接合部である半導体チップ2とパッケージ基板1との間の隙間に、例えばエポキシ樹脂などを主成分とするアンダーフィル材11が充填されている。
また、本実施形態では、半導体チップ2の裏面側に、例えばはんだ接合部などの熱伝導用接合部12を介して、ヒートスプレッダとして機能するリッド13が熱的に接続されている。ここでは、半導体チップ2の裏面側に熱的に接続されるように、パッケージ基板1上に例えば接着シート14によってリッド13が接着されている。このため、本半導体パッケージは、リッド13を備える。
なお、ここでは、半導体パッケージを半導体装置としているが、半導体装置は、このように構成される半導体パッケージのリッド13の上面上に、冷却器(冷却構造)を熱的に接続させたものとしても良い。例えば、リッド13の上面上に、熱伝導シート又は熱伝導グリースを介して、フィンを有するヒートシンクを備えるものとしても良い。なお、後述の第2実施形態では、冷却器(冷却構造)として、フィンを有するヒートシンクを、リッド13の上面上に熱的に接続させたものとし、ファンを設けて送風し、フィンに風を当てるようにして、半導体チップ2を冷却するようにしている。
特に、本実施形態では、図1(A)、図1(B)に示すように、半導体チップ2の表面側に高熱伝導部材15が貼り付けられている。つまり、本半導体パッケージは、半導体チップ2の絶縁膜5の表面上の複数の電極7が設けられていない領域に貼り付けられた高熱伝導部材15を備える。本実施形態では、高熱伝導部材15は、半導体チップ2の絶縁膜5の表面上の複数の電極7が設けられていない領域にはんだ接合されている。このように、例えば半導体チップ2の表面上に高熱伝導膜を成膜すると、半導体チップ2に大きな応力が加わることになり、好ましくないため、半導体チップ2の表面側に高熱伝導部材15を貼り付けるようにしている。
ここで、高熱伝導部材15は、絶縁膜5よりも高い熱伝導率を有する高熱伝導部材である。ここでは、半導体チップ2の表面側に設けられた複数の電極7のそれぞれに対応する位置に貫通穴15Aを有し、絶縁膜5よりも高い熱伝導率を有する高熱伝導材料からなる板状部材である。そして、図2に示すように、これらの貫通穴15Aを介して、パッケージ基板1のチップ搭載面に設けられた複数の電極9と、半導体チップ2の表面側に設けられた複数の電極7とが、はんだ接合されるようになっている。なお、高熱伝導材料からなる板状部材を、高熱伝導板ともいう。
このように、半導体チップ2の表面側に設けられた絶縁膜5の表面の大部分において、金属などに比べて熱伝導率が低い(例えば1〜2W/mK程度)アンダーフィル材11は接しておらず、高熱伝導部材15が貼り付けられているため、熱拡散を促進させることができる。これにより、半導体チップ2の表面側から、半導体チップ2からの発熱を効率良く放熱させることができる。この場合、半導体チップ2の裏面側だけでなく、表面側からも、半導体チップ2からの発熱を放熱させることができるため、半導体チップ2の発熱量が増えてきても、十分に放熱させることが可能となる。このため、半導体チップ2の裏面側から大きな冷却能力で冷却する必要もなくなる。
また、半導体チップ2の製造プロセスの後工程で、作製された半導体チップ2に対して、高熱伝導部材15を貼り付けるだけで良いため、半導体チップ2の設計変更を伴わず、比較的容易に適用可能である。特に、現存する半導体チップ2に対しても適用可能である。また、仮に、半導体チップ2に貼り付けた高熱伝導部材15が十分な性能を発揮しなかった場合でも、半導体チップ2の設計変更を伴わず、高熱伝導部材15に対して例えば材料や寸法等の変更などを行なうことで容易に対応可能である。
本実施形態では、高熱伝導部材15は、AlN(窒化アルミニウム)で構成される。
なお、高熱伝導部材15は、AlN、SiC(炭化ケイ素)、炭素系材料、ダイヤモンド、Cu、Ag、Au、Alからなる群から選ばれるいずれか一種の材料で構成されるものとすれば良い。
例えば、高熱伝導部材15をAlN、SiC、炭素系材料、ダイヤモンド、Alによって構成する場合には、半導体チップ2の表面及び高熱伝導部材15の半導体チップ2に貼り付ける側の表面をメタライズして金属層(図4参照)を形成した上で、高熱伝導部材15を半導体チップ2の表面にはんだ接合すれば良い。なお、高熱伝導部材15をCu、Ag、Auによって構成する場合には、メタライズして金属層を形成しなくても良い。また、メタライズして形成される金属層を、メタライズ層ともいう。
ここで、メタライズによって形成する金属層は、はんだ付けを行なうことを考慮すると、多層構造にするのが好ましい。例えば、表面層にAu、Ag、Cu等、中間層にPd、Pt、Ni等、絶縁膜との密着層にCr、Ti等を用いた3層構造の金属層とするのが好ましい。これにより、はんだぬれ不良やはんだ食われを防止することができる。なお、メタライズによって形成する金属層は、多層構造でなくても良く、密着性とはんだぬれ性を確保することができるのであれば、単層であっても良い。
また、高熱伝導部材15を半導体チップ2の表面に接合する場合、接合部分(接合層)をできるだけ薄くすることが望ましい。このため、半導体チップ2側に形成された金属層と高熱伝導部材15側に形成された金属層とが、互いに接触して加熱した際に共晶反応を起こして溶融し、接合されるように、半導体チップ2側に形成する金属層及び高熱伝導部材15側に形成する金属層の材料を決めるのが望ましい。例えば、半導体チップ2側に形成する金属層の材料をインジウムとし、高熱伝導部材15側に形成する金属層の材料をSnとすれば良い。この場合、共晶反応は約117℃で起きるため、この温度以上の温度に加熱して、高熱伝導部材15を半導体チップ2の表面に接合すれば良い。また、例えば、半導体チップ2側に形成する金属層の材料をSnとし、高熱伝導部材15側に形成する金属層の材料をBiとしても良い。この場合、共晶反応は約139℃で起きるため、この温度以上の温度に加熱して、高熱伝導部材15を半導体チップ2の表面に接合すれば良い。また、例えば、半導体チップ2側に形成する金属層の材料をインジウムとし、高熱伝導部材15側に形成する金属層の材料をBiとしても良い。この場合、共晶反応は約72℃で起きるため、この温度以上の温度に加熱して、高熱伝導部材15を半導体チップ2の表面に接合すれば良い。また、例えば、半導体チップ2側に形成する金属層の材料をAuとし、高熱伝導部材15側に形成する金属層の材料をSiとしても良い。この場合、共晶反応は約363℃で起きるため、この温度以上の温度に加熱して、高熱伝導部材15を半導体チップ2の表面に接合すれば良い。
本実施形態では、図1(B)に示すように、高熱伝導部材15として、複数(ここでは4つ)の高熱伝導部材15が設けられている。つまり、半導体チップ2と同程度のサイズの高熱伝導部材15を用いると、動作時に半導体チップ2が発熱して熱膨張した場合に、半導体チップ2と高熱伝導部材15との間に熱膨張差が生じ、半導体チップ2に大きな応力が加わることになる。そこで、半導体チップ2と同程度のサイズの高熱伝導部材15を複数に分割し、複数の高熱伝導部材15とすることで、動作時に半導体チップ2に加わる応力を小さくし、信頼性を向上させるようにしている。
ここでは、複数の高熱伝導部材15を半導体チップ2の表面側の全面にわたって貼り付けている。なお、高熱伝導部材15は、半導体チップ2の表面側に部分的に貼り付けるようにしても良い。
特に、半導体チップ2には、その表面側の全面にわたって回路や配線6が設けられているものの、例えば演算に用いられる箇所など、局所的に発熱が集中する箇所、即ち、ホットスポットHSがある。このようなホットスポットHSがあると、その箇所で配線6が断線してしまうおそれがあるため、ホットスポットHSから効率良く放熱させることが重要である。
このため、高熱伝導部材15を、少なくともホットスポットHSの上方に貼り付けるのが好ましい。例えばマルチコアの半導体チップ2などの場合、ホットスポットHSは複数個所となるため、それぞれのホットスポットHSの上方に高熱伝導部材15を貼り付けるのが好ましい。つまり、ホットスポットHSが少なくとも一つ以上存在する半導体チップ2において、ホットスポットHSの上方に個別に高熱伝導部材15を貼り付けるようにすれば良い。ここでは、4箇所のホットスポットHSがあるため、それぞれの上方に高熱伝導部材15を貼り付けている。
このように、ホットスポットHSの上方に高熱伝導部材15を設けることで、ホットスポットHSの熱を周囲に拡散させ、効率良く放熱させることができる。この結果、局所的に温度が高くなるのを防止することができ、配線6の断線(焼き切れ)を防止することができる。つまり、配線6が焼き切れる温度まで温度が上昇するのを防止することができる。
また、従来は、ホットスポットHSの温度によって配線6が焼き切れてしまうことがないようにジャンクション温度を設定し、これを超えないように、冷却器の能力を大きくして、半導体チップ2の裏面側から冷却する必要があった。これに対し、上述のように構成することで、半導体チップ2の局所加熱を緩和し、半導体チップ2の発熱の集中を抑制することができるため(例えばホットスポットHSの温度を下げて他の部分の温度と均一にすることができるため)、冷却器の能力を落とす、即ち、冷却器を小さくすることが可能性となる。
次に、上述のように構成される半導体パッケージの製造方法について、図3〜図5を参照しながら説明する。
ここでは、直径約0.1mmの複数の電極7がピッチ約0.2mmで配列されている半導体チップ2であって、ホットスポットHSが4箇所ある場合に、各ホットスポットHSの上方のそれぞれに高熱伝導部材15を貼り付けて、半導体パッケージを製造する場合を例に挙げて説明する。
まず、図3(A)、図3(B)に示すように、半導体チップ2の表面上、即ち、絶縁膜5の表面上の電極7が設けられていない領域をメタライズして、金属層16を形成する。ここでは、半導体チップ2の複数の電極7に金属層16が接してショートしないように、直径約0.1mmの各電極7に対して直径約0.12mmのマスキング(図示せず)を施し、4つの高熱伝導部材15のそれぞれを貼り付ける各領域に、蒸着又はスパッタリングによってメタライズして、金属層16を形成する。
例えば、表面層にAu、Ag、Cu等、中間層にPd、Pt、Ni等、絶縁層との密着層にCr、Ti等を用いた3層構造の金属層16を形成する。ここで、表面層の厚さは約100nm、中間層の厚さは約300nm、密着層の厚さは約100nmとすれば良い。
次いで、図3(C)に示すように、上述のようにして4つの領域に分割して形成された各金属層16上に、蒸着法によって約0.01mm程度の厚さになるようにはんだ17を設ける。ここで、はんだ17の種類はIn系のはんだが柔軟性に優れる点で好ましい。ここでは、例えばIn−10Agはんだを用いる。
その後、各電極7を覆っているマスキング用マスクを除去する。
また、半導体チップ2の表面に貼り付ける高熱伝導部材15を用意する。
ここでは、各高熱伝導部材15は、例えばAlNからなるものとし、厚さを約0.03mmとし、4つの領域に形成された金属層16と同じ大きさとする。そして、各高熱伝導部材15は、半導体チップ2の各電極7に対応する領域に貫通穴15Aを有するものとする。つまり、半導体チップ2の各電極7の上方の金属層16が形成されていない領域と同じ大きさの貫通穴15A(直径約0.12mm)を有するものとする。ここで、各高熱伝導部材15の貫通穴15Aは、例えばレーザー加工、超音波加工、ドライエッチングなど様々は方法によって形成することができる。
また、図3(D)に示すように、各高熱伝導部材15には、半導体チップ2に貼り付ける側の表面にメタライズを施して、金属層18を形成する。ここでは、上述の半導体チップ2の表面上にメタライズして金属層16を形成する場合と同様にして、例えば、表面層にAu、Ag、Cu等、中間層にPd、Pt、Ni等、絶縁層との密着層にCr、Ti等を用いた3層構造の金属層18を形成する。
次に、図3(D)、図3(E)、図4に示すように、半導体チップ2の表面に各高熱伝導部材15を貼り付ける。
ここでは、上述のようにして、表面に金属層18を形成された各高熱伝導部材15を、半導体チップ2の表面上の各領域に分割して形成された各金属層16上に位置合わせし、載置した状態で、例えば窒素雰囲気の加熱炉で加熱して、はんだ接合する。なお、接合性を上げるために、接合箇所に予めフラックスを塗布しておくのが好ましい。
次に、図3(F)に示すように、各高熱伝導部材15を貼り付けた半導体チップ2の各電極7上に、それぞれ、はんだバンプ10を形成する。
ここで、はんだバンプ10の形成方法としては、例えばメッキ法、蒸着法、蒸着転写法などがある。ここでは、蒸着転写法を用いてはんだバンプ10を形成する場合を例に挙げて、図5(A)〜図5(D)を参照しながら説明する。
まず、図5(A)に示すように、半導体チップ2の各電極7に対応する位置に直径約0.15mmの穴を有する、厚さ約0.15mmのメタルマスク19を、無垢のシリコンウェハ20(シリコン板)上に位置合わせし、図5(B)に示すように、はんだ10Xとして例えばSn−3Ag−0.5Cuはんだを、約100μmの高さに蒸着する。
次に、メタルマスク19を剥がし、図5(C)に示すように、シリコンウェハ20上の各はんだ10Xを半導体チップ2の各電極7に位置合わせし、これらが接した状態で、例えば約235℃の窒素雰囲気の加熱炉で加熱すると、それぞれのはんだ10Xはシリコンウェハ20から剥がれ、図5(D)に示すように、半導体チップ2の各電極7に転写される。この際、蒸着はんだ10Xの表面にフラックスを塗布しておくと、より良いはんだバンプ10を形成することが可能となる。なお、このはんだバンプ10の形成の際に、先に半導体チップ2に高熱伝導部材15を接合するのに用いたIn−10Agはんだ17も溶融状態となるが、表面張力で高熱伝導部材15がずれたり、剥がれたりすることはない。
次に、図3(G)に示すように、上述のようにして得られた半導体チップ2を、パッケージ基板1上に位置合わせし、載置した状態で、例えば約235℃の窒素雰囲気の加熱炉で加熱して、はんだ接合する。つまり、上述のようにして得られた半導体チップ2を、パッケージ基板1上にフリップチップ接合する。そして、半導体チップ2とパッケージ基板1との間の隙間にアンダーフィル材11を充填する。
その後、半導体チップ2の裏面側に熱伝導用接合部12を介してリッド13を熱的に接続させ、パッケージ基板1上に例えば接着シート14によってリッド13を接着する(図2参照)。
このようにして、本実施形態の半導体パッケージが完成する。
したがって、本実施形態にかかる半導体装置によれば、半導体チップ2に備えられる回路や配線6の設計に影響を与えることなく、半導体チップ2の表面側から、半導体チップ2からの発熱を効率良く放熱させることができるという利点がある。
ここで、この効果を確認するために、図6(A)、図6(B)に示すように、従来の発熱モデル及び上述の実施形態の発熱モデルを作成し、熱シミュレーションを行なった。
従来の発熱モデルでは、図6(A)に示すように、縦約100mm、横約100mm、厚さ約0.5mmのシリコン板21(熱伝導率:約149W/mK)の表面上の中央部に、縦約2mm、横約2mm、厚さ約0.1mmの発熱部22(約100W)を設けた。そして、シリコン板21を含む表面全体を、絶縁膜としての厚さ約0.01mmのSiO膜23(熱伝導率:約1〜2W/mK)で覆った。また、シリコン板21の裏面側には冷却ブロック24を設け、温度を約20℃に固定した。
上述の実施形態の発熱モデルでは、上述の従来の発熱モデルに対し、図6(B)に示すように、さらに、表面全体を、高熱伝導部材としての厚さ約0.03mmのAlN板25(熱伝導率:約230W/mK)で覆った。
これらの発熱モデルを用いて熱シミュレーションを行なった結果、従来の発熱モデルに比べて、上述の実施形態の発熱モデルでは、発熱部22の中心部温度を約27%改善できた。このように、発熱部22の熱を絶縁膜としてのSiO膜23上に設けられた高熱伝導部材としてのAlN板25によって放熱させ、発熱部22の温度を下げることができることが確認できた。これにより、上述の実施形態の構成によって、半導体チップ2からの発熱を効率良く放熱させ、温度を下げることができることが確認できた。
なお、上述の実施形態では、半導体チップ2の表面側に高熱伝導部材15をはんだ接合する場合を例に挙げて説明しているが、これに限られるものではなく、半導体チップ2の表面側に高熱伝導部材15を貼り付けることができれば良い。
例えば、図7に示すように、半導体チップ2の表面側に高熱伝導部材15を接着剤26によって接着するようにしても良い。この場合、高熱伝導部材15は、半導体チップ2の絶縁膜5の表面上の複数の電極7が設けられていない領域に接着剤26によって接着されることになる。例えば、AlNからなり、半導体チップ2の各電極7に対応する領域に直径約0.12mmの貫通穴15Aを有する高熱伝導部材15を用意し、この高熱伝導部材15の半導体チップ2に貼り付ける側の表面に、耐熱性に優れるポリイミド系の接着剤26を約0.02mm塗布する。次に、フリップチップボンダーを用いて、接着剤26を塗布した面を半導体チップ2の表面に向けて、半導体チップ2に対して高熱伝導部材15を位置合わせし、載置した状態で、約150℃で約1時間加熱して、半導体チップ2の表面側に高熱伝導部材15を接着するようにすれば良い。なお、接着剤26によって接着する場合には、上述の実施形態のように半導体チップ2や高熱伝導部材15にメタライズによる金属層16、18を形成しなくても良い。
[第2実施形態]
次に、第2実施形態にかかる電子装置について、図8を参照しながら説明する。
本実施形態にかかる電子装置は、例えばサーバやパソコンなどの電子装置である。
本電子装置は、図8に示すように、例えばマザーボードやシステムボードなどの回路基板(配線基板)27上に、上述の第1実施形態の半導体パッケージ28が実装され、さらに、電源部品29、コネクタ部品30、コントローラ部品31、メモリ部品32、その他の部品33が実装され、冷却ファン34を備えるラック35に収納されたものである。なお、本実施形態では、上述の第1実施形態の半導体パッケージ28上(即ち、リッド13の上面上)にフィンを有するヒートシンク36を熱的に接続したものを、回路基板27上に実装している。
そして、回路基板27上に実装された各部品28〜33は、回路基板27に電気的に接続されている。また、ラック35に備えられる冷却ファン34によって、ラック35にセットされた回路基板27上に実装されている半導体パッケージ28上に設けられたフィンに風を当てることができるようになっている。なお、回路基板27を、配線基板あるいはプリント基板ともいう。
したがって、本実施形態にかかる電子装置によれば、上述の第1実施形態の半導体パッケージを備えるため、より信頼性の高い電子装置を実現することができるという利点がある。
なお、上述の実施形態では、冷却構造としてフィンを有するヒートシンク36を搭載して空冷方式によって冷却を行なう場合を例に挙げて説明しているが、冷却方式はこれに限られるものではない。例えば、冷却方式として、水冷、LHP(Loop Heat Pipe)、サーモサイフォン、浸漬液冷などのいずれの方式を用いることもでき、この場合も上述の実施形態の場合と同様の効果が得られる。
[その他]
なお、本発明は、上述した各実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
例えば、上述の各実施形態では、半導体装置として、高熱伝導部材15を貼り付けた半導体チップ2をパッケージ基板1(配線基板)にフリップチップ接合した半導体パッケージを例に挙げて説明しているが、これに限られるものではない。例えば、半導体装置は、高熱伝導部材15を貼り付けた半導体チップ2を、例えばマザーボードやシステムボードなどの回路基板(配線基板)にフリップチップ接合したものであっても良い。この場合、回路基板は、半導体チップの複数の電極に対応する位置に設けられた複数の電極を有するものとなる。また、例えば、半導体装置は、高熱伝導部材15を貼り付けた半導体チップ2のみによって構成される場合もある。
1 パッケージ基板(配線基板)
2 半導体チップ(半導体装置)
3 電極
4 はんだボール
5 絶縁膜
6 配線
7 電極(第1電極)
8 配線層
9 電極(第2電極)
10 はんだバンプ
10X はんだ
11 アンダーフィル材
12 熱伝導用接合部
13 リッド
14 接着シート
15 高熱伝導部材
15A 貫通穴
16 金属層
17 はんだ
18 金属層
19 メタルマスク
20 シリコンウェハ
21 シリコン板
22 発熱部
23 SiO膜(絶縁膜)
24 冷却ブロック
25 AlN板(高熱伝導部材)
26 接着剤
27 回路基板(配線基板)
28 半導体パッケージ(半導体装置)
29 電源部品
30 コネクタ部品
31 コントローラ部品
32 メモリ部品
33 その他の部品
34 冷却ファン
35 ラック
36 フィンを有するヒートシンク

Claims (8)

  1. 絶縁膜と、配線と、前記絶縁膜の表面上に全面にわたって設けられた複数の第1電極とを含む配線層を備える半導体チップと、
    前記半導体チップの前記絶縁膜の表面上の前記第1電極が設けられていない領域に貼り付けられ、前記絶縁膜よりも高い熱伝導率を有する高熱伝導部材とを備えることを特徴とする半導体装置。
  2. 前記高熱伝導部材は、局所的に発熱が集中する箇所の上方に貼り付けられていることを特徴とする、請求項1に記載の半導体装置。
  3. 前記高熱伝導部材として、複数の高熱伝導部材が設けられていることを特徴とする、請求項1又は2に記載の半導体装置。
  4. 前記高熱伝導部材は、前記絶縁膜の表面上の前記第1電極が設けられていない領域にはんだ接合されていることを特徴とする、請求項1〜3のいずれか1項に記載の半導体装置。
  5. 前記高熱伝導部材は、前記絶縁膜の表面上の前記第1電極が設けられていない領域に接着剤によって接着されていることを特徴とする、請求項1〜3のいずれか1項に記載の半導体装置。
  6. 前記高熱伝導部材は、AlN、SiC、炭素系材料、ダイヤモンド、Cu、Ag、Au、Alからなる群から選ばれるいずれか一種の材料で構成されることを特徴とする、請求項1〜5のいずれか1項に記載の半導体装置。
  7. 前記複数の第1電極に対応する位置に設けられた複数の第2電極を有する配線基板を備え、
    前記半導体チップは前記配線基板にフリップチップ接合されていることを特徴とする、請求項1〜6のいずれか1項に記載の半導体装置。
  8. 絶縁膜と、配線と、前記絶縁膜の表面上に全面にわたって設けられた複数の第1電極とを含む配線層を備える半導体チップと、前記半導体チップの前記絶縁膜の表面上の前記第1電極が設けられていない領域に貼り付けられ、前記絶縁膜よりも高い熱伝導率を有する高熱伝導部材と、前記複数の第1電極に対応する位置に設けられた複数の第2電極を有する配線基板とを備え、前記半導体チップが前記配線基板にフリップチップ接合されている半導体装置を備えることを特徴とする電子装置。
JP2011255871A 2011-11-24 2011-11-24 半導体装置及び電子装置 Active JP5923943B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011255871A JP5923943B2 (ja) 2011-11-24 2011-11-24 半導体装置及び電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011255871A JP5923943B2 (ja) 2011-11-24 2011-11-24 半導体装置及び電子装置

Publications (2)

Publication Number Publication Date
JP2013110339A JP2013110339A (ja) 2013-06-06
JP5923943B2 true JP5923943B2 (ja) 2016-05-25

Family

ID=48706799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011255871A Active JP5923943B2 (ja) 2011-11-24 2011-11-24 半導体装置及び電子装置

Country Status (1)

Country Link
JP (1) JP5923943B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4194408B2 (ja) * 2003-04-03 2008-12-10 日本特殊陶業株式会社 補強材付き基板、半導体素子と補強材と基板とからなる配線基板
JP5228843B2 (ja) * 2008-11-28 2013-07-03 富士通株式会社 半導体素子搭載用基板及び半導体装置
JP5129783B2 (ja) * 2009-06-02 2013-01-30 日本特殊陶業株式会社 補強材付き配線基板及びその製造方法
WO2012029549A1 (ja) * 2010-08-30 2012-03-08 住友ベークライト株式会社 半導体パッケージおよび半導体装置

Also Published As

Publication number Publication date
JP2013110339A (ja) 2013-06-06

Similar Documents

Publication Publication Date Title
US8472190B2 (en) Stacked semiconductor chip device with thermal management
JP6401468B2 (ja) パワーオーバーレイ構造およびその製造方法
US6317326B1 (en) Integrated circuit device package and heat dissipation device
US6657864B1 (en) High density thermal solution for direct attach modules
JP2008060172A (ja) 半導体装置
JP5740903B2 (ja) 電子装置、半導体装置、サーマルインターポーザ及びその製造方法
JP2006196885A (ja) 半導体モジュールにおける熱放散のための方法および装置
KR20050060966A (ko) 열방출형 적층 패키지 및 그들이 실장된 모듈
TWI269414B (en) Package substrate with improved structure for thermal dissipation and electronic device using the same
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JPH0982857A (ja) マルチチップパッケージ構造
JP6789968B2 (ja) 熱抵抗が向上した電子チップデバイス、および関連する製造プロセス
JP5923943B2 (ja) 半導体装置及び電子装置
JP5447080B2 (ja) 半導体パッケージ及び半導体装置
JP5278011B2 (ja) 半導体の冷却構造及びその製造方法
JP7236930B2 (ja) 放熱装置
JP2004087700A (ja) 半導体装置およびその製造方法
TW202101617A (zh) 半導體封裝結構
JP4193702B2 (ja) 半導体パッケージの実装構造
JP4697118B2 (ja) 電子装置
KR20040086133A (ko) 반도체장치
JP3603725B2 (ja) 半導体装置及びその製造方法並びに回路基板
JPH10256414A (ja) 半導体パッケージ
US20240363473A1 (en) Thermal management systems and methods for semiconductor devices
JP7192523B2 (ja) 半導体パッケージ及び電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160404

R150 Certificate of patent or registration of utility model

Ref document number: 5923943

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150