JP5129783B2 - 補強材付き配線基板及びその製造方法 - Google Patents
補強材付き配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP5129783B2 JP5129783B2 JP2009133548A JP2009133548A JP5129783B2 JP 5129783 B2 JP5129783 B2 JP 5129783B2 JP 2009133548 A JP2009133548 A JP 2009133548A JP 2009133548 A JP2009133548 A JP 2009133548A JP 5129783 B2 JP5129783 B2 JP 5129783B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- resin
- reinforcing material
- main surface
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
以下、本発明の補強材付き配線基板を具体化した第1の実施の形態を図1〜図13に基づき詳細に説明する。
まず配線基板作製工程を行って、所定構造の配線基板40をあらかじめ準備しておく。
以下、第2実施形態のスティフナ付き配線基板11A(補強材付き配線基板)及びその製造方法を図14〜図16に基づき詳細に説明する。
以下、第3実施形態のスティフナ付き配線基板11B(補強材付き配線基板)及びその製造方法を図17〜図18に基づき詳細に説明する。
以下、第4実施形態のスティフナ付き配線基板11C(補強材付き配線基板)及びその製造方法を図19〜図20に基づき詳細に説明する。
・上記第1実施形態等においては、直線的に延びるスリット39を4箇所に有するスティフナ31を例示したが、これに限定されることはなく、例えば以下のようなものとしてもよい。図21に示す別の実施形態のスティフナ付き配線基板11Dのスティフナ31Dでは、直線的に延びるスリット39を4箇所に有するものの、各スリット39がコーナー部に配置されており、各分割片36Dが台形状となっている。図22に示す別の実施形態のスティフナ付き配線基板11Eのスティフナ31Eでは、直線的に延びるスリット39を4箇所に有するものの、各スリット39は各辺に対して直交する位置関係にあり、各分割片36Eが略L字状となっている。図23に示す別の実施形態のスティフナ付き配線基板11Fのスティフナ31Fでは、非直線状(より詳細にはクランク状)に形成されたスリット39Fを4箇所に有したものとなっており、それゆえ各分割片36Fも若干複雑な形状となっている。図24に示す別の実施形態のスティフナ付き配線基板11Gでは、直線的に延びるスリット39を2箇所に有しており、各分割片36Gが略L字形状となっている。
21…チップ部品としてのICチップ
22…端子
31,31D,31E,31F,31G,31H…補強材としてのスティフナ
25…アンダーフィル材
32…接合面
33…非接合面
35…開口部
36,36D,36E,36F,36G…分割片
37…枠内面
38…枠外面
39,39F,39H…スリット
40,40H…配線基板
41…基板主面
42…基板裏面
43,44,45,46…樹脂絶縁層
51,51a…導体層
52…主面側接続端子
R1…樹脂材料
Claims (9)
- 基板主面及び基板裏面を有し、複数の樹脂絶縁層及び複数の導体層を積層してなる構造を有し、チップ部品の端子を面接続するための複数の主面側接続端子が前記基板主面上に配設された矩形板状の配線基板と、
前記基板主面側に接合され、前記複数の主面側接続端子を露出させる開口部が貫通形成され、平面視形状が全体として矩形枠状を呈する補強材と
を備える補強材付き配線基板であって、
前記補強材はスリットを介して分割された複数の分割片からなり、前記スリットを埋める樹脂材料によって前記複数の分割片同士が結合されていることを特徴とする補強材付き配線基板。 - 前記スリットは枠内面から枠外面にわたって延びていることを特徴とする請求項1に記載の補強材付き配線基板。
- 前記補強材は、前記配線基板に接合される接合面とその反対側に位置する非接合面とを有するとともに、前記非接合面側のスリット幅のほうが前記接合面側のスリット幅よりも大きくなるように設定されていることを特徴とする請求項1または2に記載の補強材付き配線基板。
- 前記樹脂材料は、前記配線基板における前記複数の樹脂絶縁層を構成している樹脂材料と同じものであることを特徴とする請求項1乃至3のいずれか1項に記載の補強材付き配線基板。
- 前記樹脂材料は、前記基板主面と前記チップ部品との隙間を封止しているアンダーフィル材と同じものであることを特徴とする請求項1乃至4のいずれか1項に記載の補強材付き配線基板。
- 基板主面及び基板裏面を有し、コア基板を含まずに複数の樹脂絶縁層及び複数の導体層を積層してなる構造を有し、チップ部品の端子を面接続するための複数の主面側接続端子が前記基板主面上に配設された矩形板状の配線基板を準備する配線基板準備工程と、
スリットを介して分割された複数の分割片からなり、前記スリットを樹脂材料で埋めることで前記複数の分割片同士が接続され、前記複数の主面側接続端子を露出させる開口部が貫通形成され、平面視形状が全体として矩形枠状を呈する補強材を準備する補強材準備工程と、
前記補強材を前記配線基板の前記基板主面側に接合する補強材接合工程と
を含むことを特徴とする補強材付き配線基板の製造方法。 - 基板主面及び基板裏面を有し、複数の樹脂絶縁層及び複数の導体層を積層してなる構造を有し、チップ部品の端子を面接続するための複数の主面側接続端子が前記基板主面上に配設された矩形板状の配線基板を準備する配線基板準備工程と、
スリットを介して分割された複数の分割片からなり、前記複数の主面側接続端子を露出させる開口部が貫通形成され、平面視形状が全体として矩形枠状を呈する補強材を準備する補強材準備工程と、
前記補強材を前記配線基板の前記基板主面側に接合する補強材接合工程と、
前記スリットを樹脂材料で埋めることで前記複数の分割片同士を接続するスリット樹脂埋め工程と
を含むことを特徴とする補強材付き配線基板の製造方法。 - 樹脂系の接着剤を用いて前記補強材を前記配線基板の前記基板主面側に接合するとともに、前記接着剤の一部を前記樹脂材料として、前記スリットを埋めることで前記複数の分割片同士を接続することにより補強材接合工程とスリット樹脂埋め工程とを同時に行うこと
を特徴とする請求項7に記載の補強材付き配線基板の製造方法。 - 前記基板主面上に前記チップ部品を実装する実装工程をさらに含み、
前記スリット樹脂埋め工程は、
前記実装工程後において前記基板主面と前記チップ部品との隙間をアンダーフィル材で封止するとともに、その際に前記スリットを前記アンダーフィル材で埋めることで前記複数の分割片同士を接続する
ことを特徴とする請求項7に記載の補強材付き配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009133548A JP5129783B2 (ja) | 2009-06-02 | 2009-06-02 | 補強材付き配線基板及びその製造方法 |
US12/705,776 US8362364B2 (en) | 2009-02-16 | 2010-02-15 | Wiring board assembly and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009133548A JP5129783B2 (ja) | 2009-06-02 | 2009-06-02 | 補強材付き配線基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010283043A JP2010283043A (ja) | 2010-12-16 |
JP5129783B2 true JP5129783B2 (ja) | 2013-01-30 |
Family
ID=43539562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009133548A Expired - Fee Related JP5129783B2 (ja) | 2009-02-16 | 2009-06-02 | 補強材付き配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5129783B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5923943B2 (ja) * | 2011-11-24 | 2016-05-25 | 富士通株式会社 | 半導体装置及び電子装置 |
JP5236826B1 (ja) * | 2012-08-15 | 2013-07-17 | 太陽誘電株式会社 | 電子部品内蔵基板 |
JP2014229761A (ja) * | 2013-05-23 | 2014-12-08 | 株式会社東芝 | 電子機器 |
US9936583B2 (en) | 2013-10-30 | 2018-04-03 | Kyocera Corporation | Wiring board and mounting structure using the same |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2844085B2 (ja) * | 1989-07-20 | 1999-01-06 | セイコーインスツルメンツ株式会社 | 回路基板及び半導体素子の実装方法 |
JP2000114676A (ja) * | 1998-10-05 | 2000-04-21 | Hitachi Media Electoronics Co Ltd | 高周波モジュール |
JP4894347B2 (ja) * | 2006-04-28 | 2012-03-14 | 凸版印刷株式会社 | 半導体集積回路素子搭載用基板および半導体装置 |
JP5049717B2 (ja) * | 2007-09-21 | 2012-10-17 | 新光電気工業株式会社 | 多層配線基板 |
-
2009
- 2009-06-02 JP JP2009133548A patent/JP5129783B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010283043A (ja) | 2010-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5289996B2 (ja) | 補強材付き配線基板 | |
JP5284235B2 (ja) | 半導体パッケージ | |
JP5356876B2 (ja) | 多層配線基板及びその製造方法 | |
JP5290017B2 (ja) | 多層配線基板及びその製造方法 | |
JP5079059B2 (ja) | 多層配線基板 | |
JP5179920B2 (ja) | 多層配線基板 | |
JP5306789B2 (ja) | 多層配線基板及びその製造方法 | |
KR101580343B1 (ko) | 다층 배선기판의 제조방법 | |
JP5367523B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2005286036A (ja) | 電子部品実装構造及びその製造方法 | |
JP2013243345A (ja) | 超薄埋設ダイモジュール及びその製造方法 | |
JP2015211194A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
JP5260215B2 (ja) | 補強材付き配線基板の製造方法 | |
JP5129783B2 (ja) | 補強材付き配線基板及びその製造方法 | |
JP5306879B2 (ja) | 補強材付き配線基板 | |
JP5340622B2 (ja) | 多層配線基板 | |
JP5350829B2 (ja) | 補強材付き配線基板の製造方法、補強材付き配線基板用の配線基板 | |
JP5330286B2 (ja) | 補強材付き配線基板の製造方法 | |
JP5356883B2 (ja) | 補強材付き配線基板の製造方法 | |
JP5449413B2 (ja) | 多層配線基板 | |
JP4549691B2 (ja) | 配線基板の製造方法 | |
JP2014154794A (ja) | 多層配線基板製造用の支持基板、多層配線基板の製造方法 | |
JP2009064879A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121102 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |