JP5179920B2 - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP5179920B2
JP5179920B2 JP2008086886A JP2008086886A JP5179920B2 JP 5179920 B2 JP5179920 B2 JP 5179920B2 JP 2008086886 A JP2008086886 A JP 2008086886A JP 2008086886 A JP2008086886 A JP 2008086886A JP 5179920 B2 JP5179920 B2 JP 5179920B2
Authority
JP
Japan
Prior art keywords
reinforcing plate
wiring board
diameter
opening
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008086886A
Other languages
English (en)
Other versions
JP2009239224A (ja
Inventor
俊哉 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2008086886A priority Critical patent/JP5179920B2/ja
Publication of JP2009239224A publication Critical patent/JP2009239224A/ja
Application granted granted Critical
Publication of JP5179920B2 publication Critical patent/JP5179920B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本発明は、コア基板を有さず、導体層及び絶縁層を交互に積層して多層化した構造を有する多層配線基板に関するものである。
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子(ICチップ)は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にICチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ICチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ICチップをマザーボード上に直接的に接続することは困難である。そのため、通常はICチップをICチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。
この種のパッケージを構成するICチップ搭載用配線基板としては、コア基板の表面及び裏面にビルドアップ層を形成した多層配線基板が実用化されている。この多層配線基板において、コア基板は、例えば、補強繊維に樹脂を含浸させた樹脂基板(ガラスエポキシ基板など)が用いられている。そして、そのコア基板の剛性を利用して、コア基板の表面及び裏面に層間絶縁層と導体層とを交互に積層することにより、ビルドアップ層が形成されている。つまり、この多層配線基板において、コア基板は、補強の役割を果たしており、ビルドアップ層と比べて非常に厚く形成されている。また、コア基板には、表面及び裏面に形成されたビルドアップ層間の導通を図るための配線(具体的には、スルーホール導体など)が貫通形成されている。
ところで、近年では、半導体集積回路素子の高速化に伴い、使用される信号周波数が高周波帯域となってきている。この場合、コア基板を貫通する配線が大きなインダクタンスとして寄与し、高周波信号の伝送ロスや回路誤動作の発生につながり、高速化の妨げとなってしまう。この問題を解決するため、ICチップ搭載用配線基板として、コア基板を有さないコアレス配線基板が提案されている(例えば、特許文献1参照)。このコアレス配線基板は、比較的に厚いコア基板を省略することにより全体の配線長が短くなるため、高周波信号の伝送ロスが低減され、半導体集積回路素子を高速で動作させることが可能となる。
上記コアレス配線基板は、コア基板を省略して製造されているため、その強度を十分に確保することができない。このため、ICチップを搭載する素子搭載面に枠体を接合して補強することにより、コアレス配線基板の強度が確保されている。この枠体は、ICチップを囲むように基板の外縁部に設けられている。また、特許文献1では、素子搭載面の反対側となる裏面側に、絶縁処理を施した金属板を接着固定し、前記枠体と金属板とでコアレス配線基板を挟み込むことにより、配線基板の強度を確保して配線基板の反りを防止するための技術が開示されている。このコアレス配線基板において、裏面側に設けられる補強用の金属板には、外部接続端子用パッドを露出させるための貫通孔が複数形成されている。
特許第3664720号公報
上記コアレス配線基板のパッケージ形態が、例えば、ボールグリッドアレイ(BGA)である場合、図16に示されるように、コアレス配線基板80の裏面にBGA用パッド81が設けられ、そのBGA用パッド81上にはんだバンプ82が設けられる。そして、コアレス配線基板80の裏面には、接着剤層84を介して面接触状態で金属製の補強板85が固定される。この場合、補強板85には、はんだバンプ82よりも大きな直径を有する貫通孔86を形成する必要がある。このコアレス配線基板80において、補強板85には径が大きな貫通孔87が複数形成されるため、補強板85の接着面積を十分に確保することができず、配線基板80の剛性が不足してしまう。また、コアレス配線基板80の裏面において、補強板85の貫通孔87が形成される箇所は、熱膨張係数(CTE)のミスマッチが生じるため、その配線基板80の信頼性が低下するといった問題が生じてしまう。
本発明は上記の課題に鑑みてなされたものであり、その目的は、補強板の接着面積を増加させることができ、熱膨張係数のミスマッチが生じる領域を減少させることができるコアレス配線基板を提供することにある。
そして上記課題を解決するための手段(手段1)としては、コア基板を有さず、導体層及び層間絶縁層を交互に積層して多層化した積層構造体であり、その主面上に半導体集積回路素子を搭載するための複数の表面側接続端子が設けられるとともに、前記主面の反対側にある裏面上に外部基板との電気的接続を図るための複数の裏面側接続端子が設けられた多層配線基板であって、前記複数の裏面側接続端子に対応する位置に複数の補強板開口部を有し、前記裏面に対して接着剤層を介して面接触状態で接着固定された補強板を備え、前記補強板における非接着面側から接着面側に行くほど前記補強板開口部の径が小さくなっており、前記接着剤層は、前記複数の補強板開口部に対応する位置に複数の接着剤層開口部を有するとともに、前記接着剤層開口部の径は前記補強板開口部の最小径よりも大きくなるように設定されている
ことを特徴とする多層配線基板がある。
従って、手段1の多層配線基板によると、その裏面には、外部基板との電気的接続を図るための複数の裏面側接続端子が設けられており、各裏面側接続端子に対応する位置に補強板開口部が形成された補強板が面接触状態で固定されている。補強板における補強板開口部は、非接着面側から接着面側に行くほど径が小さくなっている。このようにすれば、基板裏面に対する補強板の接着面積を十分に確保することができ、多層配線基板の剛性が向上する。また、多層配線基板の裏面において、補強板による補強面積を増やすことにより、熱膨張係数(CTE)のミスマッチが生じる領域を減少させることができ、多層配線基板の信頼性を高めることができる。
前記補強板開口部の最小径が前記裏面側接続端子の径よりも小さくなるように設定されていることが好ましい。この場合、例えば、外部基板側の接続ピンと裏面側接続端子を接続させる際に、補強板開口部の側壁がガイドとなって接続ピンを裏面側接続端子に確実に案内することができる。また例えば、裏面側接続端子上にはんだボールを接合させる際には、補強板開口部の側壁がガイドとなってはんだボールを裏面側接続端子に確実に搭載することができる。
前記裏面側接続端子上にははんだボールが接合されるとともに、前記補強板開口部の最大径が前記はんだボールの直径よりも大きく、かつ、前記補強板開口部の最小径が前記はんだボールの直径よりも小さくなるように設定されていることが好ましい。このようにすると、補強板の補強板開口部を介して裏面側接続端子上にははんだボールを確実に接合できるとともに、補強板の接着面積を十分に確保することができる。
前記補強板の材質は限定されないが、例えば非金属材料からなることが好ましい。非金属材料製の補強板は、金属材料製のものに比べて加工性に優れるため、補強板開口部を容易に形成することができ、さらに材料コストも低減することができる。
前記非金属材料製の補強板としては、合成樹脂を主体材料とするものであることが好ましい。具体的には、前記多層配線基板の裏面において、裏面側接続端子にはんだバンプが設けられる場合、その裏面を覆うようにソルダーレジストが形成される。また、このソルダーレジストは耐熱性に優れた樹脂材料で形成される。従って、合成樹脂製の補強板を使用すれば、樹脂材料であるソルダーレジストに対して確実に接着固定することができる。
なお、本発明のコアを有さない多層配線基板とは、「主に同一の層間絶縁層を主体として構成されている多層配線基板」や「同一方向に拡径したビアのみにより各導体層を接続している多層配線基板」を挙げることができる。
前記層間絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。前記層間絶縁層の形成材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
前記導体層は、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって、層間絶縁層上にパターン形成される。前記導体層の形成に用いられる金属材料の例としては、銅、銅合金、ニッケル、ニッケル合金、スズ、スズ合金などが挙げられる。
前記はんだボールをなす金属としては、搭載される電子部品の接続端子等の材質等に応じて適宜選択すればよいが、90Pb−10Sn、95Pb−5Sn、40Pb−60SnなどのPb−Sn系ハンダ、Sn−Sb系ハンダ、Sn−Ag系ハンダ、Sn−Ag−Cu系ハンダ、Au−Ge系ハンダ、Au−Sn系ハンダなどのハンダが挙げられる。
以下、本発明を具体化した一実施の形態を図面に基づき詳細に説明する。図1は、本実施の形態のコアレス配線基板(多層配線基板)の概略構成を示す断面図である。
図1に示されるように、本実施の形態のコアレス配線基板10は、コア基板を有さず、エポキシ樹脂からなる4層の樹脂絶縁層(層間絶縁層)21,22,23,24と銅からなる導体層26とを交互に積層して多層化した積層構造体である。樹脂絶縁層21〜24は、同一の厚さ及び材料からなる層間絶縁層であり、エポキシ樹脂からなるシート状のビルドアップ材を用いて形成されている。
コアレス配線基板10の主面12上(第4層の樹脂絶縁層24の表面上)には、端子パッド27(表面側接続端子)がアレイ状に配置されている。さらに、樹脂絶縁層24の表面はソルダーレジスト28によってほぼ全体的に覆われている。このソルダーレジスト28には、各端子パッド27を露出させる開口部29が形成されている。端子パッド27の表面上には、複数のはんだバンプ30が配設されている。各はんだバンプ30は、矩形平板状をなすICチップ31(半導体集積回路素子)の面接続端子32に電気的に接続されている。なお、各端子パッド27及び各はんだバンプ30が形成されている領域は、ICチップ31を搭載可能なICチップ搭載領域33である。
コアレス配線基板10の裏面13上(第1層の樹脂絶縁層21の下面上)には、裏面側接続端子としてのBGA(ボールグリッドアレイ)用パッド41がアレイ状に配設されている。また、樹脂絶縁層21の下面は、ソルダーレジスト42によってほぼ全体的に覆われている。ソルダーレジスト42において、BGA用パッド41に対応する位置には、BGA用パッド41を露出させる開口部45(ソルダーレジスト開口部)が形成されている。さらに、樹脂絶縁層21,22,23,24には、それぞれビア穴46及びビア導体47が設けられている。各ビア穴46は、逆円錐台形状をなし、各樹脂絶縁層21〜24に対してYAGレーザまたは炭酸ガスレーザを用いた穴あけ加工を施すことで形成される。各ビア導体47は、同一方向(図では上方向)に拡径した導体であって、各導体層26、端子パッド27、及びBGA用パッド41を相互に電気的に接続している。
本実施の形態のコアレス配線基板10において、ソルダーレジスト42には、補強板50が接着剤層51を介して面接触状態で接着固定されている。接着剤層51は、耐熱性に優れた熱硬化性樹脂の硬化物であり、例えば、エポキシ樹脂からなるフィルム状の接着シートを硬化させることで形成される。接着剤層51において、複数のBGA用パッド41に対応する位置に複数の開口部53が形成されている。
補強板50としては、厚さが0.5mm程度の非金属材料製の板材、例えば、エポキシ樹脂とガラス繊維とからなるガラスエポキシ基板が用いられる。この補強板50において、複数のBGA用パッド41に対応する位置に複数の開口部52(補強板開口部)が形成されている。
本実施の形態において、複数のBGA用パッド41は、平面視形状が円形となるよう形成され、ソルダーレジスト42、補強板50、及び接着剤層51に形成される開口部45,52,53も平面視形状が円形となるよう形成されている。また、各BGA用パッド41上には、各開口部45,52,53を介してはんだバンプ55(はんだボール)が接合されている。各BGA用パッド41は、はんだバンプ55を介して図示しないマザーボード(外部基板)と電気的に接続される。
図2に示されるように、本実施の形態のコアレス配線基板10において、補強板50の開口部52は、円錐台形状をなし、補強板50における非接着面側(図2では下面側)から接着面側(図2では上面側)に行くほど開口部52の径が小さくなっている。この開口部52の最小径D1(上側の直径)は、BGA用パッド41の径D2よりも小さくなるよう設定されている。さらに、開口部52の最大径D3がはんだバンプ55の直径D4よりも大きく、かつ、開口部52の最小径D1がはんだバンプ55の直径D4よりも小さくなるよう設定されている。また、接着剤層51の開口部53の径D5は、開口部52の最小径D1やソルダーレジスト42の開口部45の径よりも大きくなっており、接着剤層51が補強板50やソルダーレジスト42の開口部45,52の内側にはみ出さないようになっている。
上記構成のコアレス配線基板10は例えば以下の手順で作製される。
本実施の形態では、十分な強度を有する支持基板(ガラスエポキシ基板など)を準備し、その支持基板上に、コアレス配線基板10の樹脂絶縁層21〜24及び導体層26をビルドアップしていく方法を採用している。図3〜図13は、その製造方法を示す説明図であり、支持基板の上面側に形成される樹脂絶縁層21〜24及び導体層26等を示している。なお、図示を省略しているが支持基板の下面側にも樹脂絶縁層21〜24及び導体層26が同様に形成される。
詳述すると、図3に示されるように、支持基板60上に、エポキシ樹脂からなるシート状の絶縁樹脂基材を半硬化の状態で貼り付けることにより下地樹脂絶縁層61を形成する。そして、図4に示されるように、その下地樹脂絶縁層61の上面に、積層金属シート体62を配置する。ここで、半硬化の状態の下地樹脂絶縁層61上に積層金属シート体62を配置することにより、以降の製造工程で積層金属シート体62が下地樹脂絶縁層61から剥がれない程度の密着性が確保される。積層金属シート体62は、2枚の銅箔62a,62bを剥離可能な状態で密着させてなる。具体的には、金属めっき(例えば、クロムめっき)を介して各銅箔62a,62bを積層することで積層金属シート体62が形成されている。
その後、図5に示されるように、積層金属シート体62を包むようにシート状の絶縁樹脂基材63を配置し、真空圧着熱プレス機(図示しない)を用いて真空下にて加圧加熱することにより、絶縁樹脂基材63を硬化させて第1層の樹脂絶縁層21を形成する。ここで、樹脂絶縁層21は、積層金属シート体62と密着するとともに、その積層金属シート体62の周囲領域において下地樹脂絶縁層61と密着することで、積層金属シート体62を封止する。
そして、図6に示されるように、レーザ加工を施すことによって樹脂絶縁層21の所定の位置にビア穴46を形成し、次いで各ビア穴46内のスミアを除去するデスミア処理を行う。その後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことで、各ビア穴46内にビア導体47を形成するとともに、樹脂絶縁層21上に導体層26を形成する。さらに、従来公知の手法(例えばセミアディティブ法)によってエッチングを行うことで、樹脂絶縁層21上に導体層26をパターン形成する(図7参照)。
第2層〜第4層の樹脂絶縁層22〜23及び導体層26についても、上述した第1層の樹脂絶縁層21及び導体層26と同様の手法によって形成し、樹脂絶縁層21上にビルドアップしていく。そして、端子パッド27が形成された樹脂絶縁層24上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト28を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト28に開口部29をパターニングする。以上の製造工程によって、支持基板60上に積層金属シート体62、樹脂絶縁層21〜24、及び導体層26を積層した積層体70を形成する(図8参照)。この積層体70において、積層金属シート体62上に位置する領域がコアレス配線基板10となるべき配線積層部20(積層構造体)である。
この積層体70をダイシング装置(図示略)により切断し、積層体70における配線積層部20の周囲領域を除去する。この際、図8に示すように、配線積層部20とその周囲部71との境界において、配線積層部20の下方にある下地樹脂絶縁層61及び支持基板60ごと切断する。この切断によって、樹脂絶縁層21にて封止されていた積層金属シート体62の外縁部が露出した状態となる。つまり、周囲部71の除去によって、下地樹脂絶縁層61と樹脂絶縁層21との密着部分が失われる。この結果、配線積層部20と支持基板60とは積層金属シート体62のみを介して連結した状態となる。
ここで、図9に示されるように、積層金属シート体62における2枚の銅箔62a,62bの界面にて剥離して、配線積層部20を支持基板60から分離する。そして、図10に示されるように、配線積層部20(樹脂絶縁層21)の裏面13(下面)上にある銅箔62aをエッチングによりパターンニングして、BGA用パッド41を形成する。その後、図11に示されるように、BGA用パッド41が形成された樹脂絶縁層21上に感光性エポキシ樹脂を塗布して硬化させることにより、配線積層部20の裏面13を覆うようにソルダーレジスト42を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト42に開口部45をパターニングする。
このようにして、導体層26及び樹脂絶縁層21〜24を交互に積層した配線積層部20を準備した後、図12に示されるように、複数の開口部52を有し、片面側に未硬化状態の接着剤層51を有する補強板50を準備する。ここで、補強板50の開口部52は、例えば、従来周知のドリル加工装置を用いたドリル加工により形成される。また、接着剤層51の開口部53は、例えば、フィルム状の接着シートに対して従来周知の打ち抜き金型を用いた打ち抜き加工により形成される。なお、接着剤層51の開口部53は補強板50の開口部52の径よりも大きくなるよう形成されている。
そして、図13に示されるように、接着剤層51を介して補強板50をソルダーレジスト42に対して面接着状態で固定し、所定の温度(例えば、150℃)で加熱して未硬化状態の接着剤層51を硬化させる。
そして、配線積層部20の主面12側に形成されている複数の端子パッド27上にはんだバンプ30を形成する。具体的には、図示しないはんだボール搭載装置を用いて各端子パッド27上にはんだボールを配置した後、はんだボールを所定の温度に加熱してリフローすることにより、各端子パッド27上にはんだバンプ30を形成する。同様に、配線積層部20の裏面13側に形成されている複数のBGA用パッド41上にもはんだバンプ55を形成する。これにより、図1に示すコアレス配線基板10が得られる。
従って、本実施の形態によれば以下の効果を得ることができる。
(1)本実施の形態のコアレス配線基板10では、複数のBGA用パッド41に対応する位置に開口部52を有する補強板50が面接触状態で固定されている。この補強板50における開口部52は、非接着面側から接着面側に行くほど径が小さくなっている。このようにすれば、基板裏面に対する補強板50の接着面積を増加させることができ、コアレス配線基板10の剛性が向上する。また、コアレス配線基板10の裏面13において、補強板50の接着面積を増やすことにより、熱膨張係数(CTE)のミスマッチが生じる領域を減少させることができ、コアレス配線基板10の信頼性を高めることができる。
(2)本実施の形態のコアレス配線基板10の場合、補強板50の開口部52の最小径D1がBGA用パッド41の径D2よりも小さくなるように設定されている。このようにすると、BGA用パッド41にはんだバンプ55を設ける工程において、開口部52の側壁がガイドとなることにより、BGA用パッド41上にはんだボールを確実に搭載することができ、はんだバンプ55を迅速に設けることができる。
(3)本実施の形態のコアレス配線基板10では、補強板50における開口部52の最大径D3がはんだバンプ55の直径D4よりも大きく、かつ、開口部52の最小径D1がはんだバンプ55の直径D4よりも小さくなるように設定されている。このようにすると、補強板50の開口部52を介してBGA用パッド41上にははんだバンプ55をより確実に接合できるとともに、補強板50の接着面積を十分に確保することができる。
(4)本実施の形態のコアレス配線基板10の場合、ガラスエポキシ基板からなる樹脂製の補強板50がソルダーレジスト42に対して面接触状態で接着固定されるので、従来技術のように金属製の補強板85を固定する場合と比較して、十分な接着強度を得ることができる。また、補強板50は、樹脂材料からなり加工性に優れるため、BGA用パッド41に対応する位置に円錐台形状の開口部52を容易に形成することができ、材料コストも低減することができる。
(5)本実施の形態のコアレス配線基板10では、接着剤層51の開口部53の径D5は、開口部52の最小径D1やソルダーレジスト42の開口部45の径よりも大きくなっており、接着剤層51が補強板50やソルダーレジスト42の開口部45,52の内側にはみ出さないようになっている。このようにすれば、BGA用パッド41上にはんだバンプ55を形成する際、はんだバンプ55が接着剤層51に接触することがなく、溶融したはんだバンプ55に接着剤成分が混入するといった問題を回避することができる。
なお、本発明の実施の形態は以下のように変更してもよい。
・上記実施の形態では、コアレス配線基板10のパッケージ形態はBGA(ボールグリッドアレイ)であるが、LGA(ランドグリッドアレイ)のパッケージ形態を採用してもよい。図14には、そのコアレス配線基板10Aを示している。コアレス配線基板10Aにおいては、裏面13上(第1層の樹脂絶縁層21の下面上)には、裏面側接続端子としてのLGA用パッド41Aがアレイ状に配設されており、接着剤層51を介して補強板50Aが固定されている。つまり、このコアレス配線基板10Aの裏面13には、ソルダーレジストは形成されておらず、樹脂絶縁層21上に補強板50Aが直接固定されている。
図14及び図15に示されるように、補強板50Aにおいて、樹脂絶縁層21に対向して配置された面側(図では上面側)に、LGA用パッド41Aの大きさ及び形状に合致した凹部57が形成されており、この凹部57内にLGA用パッド41Aが配置されている。また、凹部57の底面58には、LGA用パッド41Aを露出させる開口部52A(補強板開口部)が開口形成されている。補強板50Aにおいて、開口部52Aは、非接着面側(図15では下面側)から接着面側(図15では上面側)に行くほど径が小さくなっている。さらに、開口部52Aの最小径D1(上側の直径)は、LGA用パッド41Aの径D2よりも小さくなるよう設定されている。
このようにコアレス配線基板10Aを構成しても、基板裏面に対する補強板50Aの接着面積を十分に確保することができ、コアレス配線基板10Aの剛性が向上する。また、コアレス配線基板10Aの裏面13において、補強板50Aの接着面積を増やすことにより、熱膨張係数のミスマッチが生じる領域を減少させることができ、コアレス配線基板10Aの信頼性を高めることができる。また、コアレス配線基板10Aにおいて、例えば、図示しないマザーボード側に設けられたソケットの端子ピンをLGA用パッド41Aに接続する場合、補強板50Aの開口部52Aの側壁がガイドとなって端子ピンをLGA用パッド41Aに確実に案内することができる。
・上記実施の形態のコアレス配線基板10,10Aにおいて、補強板50,50Aは、ガラスエポキシ基板を用いて形成されていたが、これに限定されるものではない。具体的には、例えば、絶縁性を維持できる程度の少量の金属粉(例えば、銅フィラー)を合成樹脂材料に混入して補強板50,50Aを形成することで、補強板50,50Aの放熱性を高めるように構成してもよい。
次に、前述した実施の形態によって把握される技術的思想を以下に列挙する。
(1)コア基板を有さず、導体層及び層間絶縁層を交互に積層して多層化した積層構造体であり、その主面上に半導体集積回路素子を搭載するための複数の表面側接続端子が設けられるとともに、前記主面の反対側にある裏面上に外部基板との電気的接続を図るための複数の裏面側接続端子が設けられた多層配線基板であって、前記複数の裏面側接続端子に対応する位置に複数のソルダーレジスト開口部を有し、前記裏面を覆うように形成されたソルダーレジストと、前記複数の裏面側接続端子に対応する位置に複数の補強板開口部を有する補強板と、前記複数の裏面側接続端子に対応する位置に複数の接着剤層開口部を有し、前記補強板を前記ソルダーレジストに対して面接触状態で固定させている接着剤層とを備え、前記補強板における非接着面側から接着面側に行くほど前記補強板開口部の径が小さくなっていることを特徴とする多層配線基板。
(2)上記1において、前記ソルダーレジスト開口部の径及び前記補強板開口部の径が、前記接着剤層開口部の径よりも小さくなるように設定されていることを特徴とする多層配線基板。
(3)コア基板を有さず、導体層及び層間絶縁層を交互に積層して多層化した積層構造体であり、その主面上に半導体集積回路素子を搭載するための複数の表面側接続端子が設けられるとともに、前記主面の反対側にある裏面上に外部基板との電気的接続を図るための複数の裏面側接続端子が設けられた多層配線基板であって、前記裏面に対向して配置された面側に、前記複数の裏面側接続端子の大きさ及び形状に合致した凹部が形成されるとともに、前記裏面側接続端子の一部を露出させるために前記凹部の底面に補強板開口部が開口形成される補強板と、前記補強板を前記裏面に対して面接触状態で固定させている接着剤層とを備え、前記補強板における非接着面側から接着面側に行くほど前記補強板開口部の径が小さくなっていることを特徴とする多層配線基板。
本実施の形態のコアレス配線基板の概略構成を示す断面図。 コアレス配線基板の要部を示す拡大断面図。 コア配線基板の製造方法の説明図。 コア配線基板の製造方法の説明図。 コア配線基板の製造方法の説明図。 コア配線基板の製造方法の説明図。 コア配線基板の製造方法の説明図。 コア配線基板の製造方法の説明図。 コア配線基板の製造方法の説明図。 コア配線基板の製造方法の説明図。 コア配線基板の製造方法の説明図。 コア配線基板の製造方法の説明図。 コア配線基板の製造方法の説明図。 別の実施の形態のコアレス配線基板の概略構成を示す断面図。 別の実施の形態のコア配線基板の要部を示す拡大断面図。 従来のコア配線基板の要部を示す拡大断面図。
符号の説明
10,10A…多層配線基板としてのコアレス配線基板
12…主面
13…裏面
20…積層構造体としての配線積層部
21〜24…層間絶縁層としての樹脂絶縁層
26…導体層
27…表面側接続端子としての端子パッド
31…半導体集積回路素子としてのICチップ
41…裏面側接続端子としてのBGA用パッド
41A…裏面側接続端子としてのLGA用パッド
42…ソルダーレジスト
45…ソルダーレジスト開口部
50,50A…補強板
52,52A…補強板開口部
55…はんだボールとしてのはんだバンプ
D1…補強板開口部の最小径
D2…裏面側接続端子の径
D3…補強板開口部の最大径
D4…はんだバンプの直径

Claims (5)

  1. コア基板を有さず、導体層及び層間絶縁層を交互に積層して多層化した積層構造体であり、その主面上に半導体集積回路素子を搭載するための複数の表面側接続端子が設けられるとともに、前記主面の反対側にある裏面上に外部基板との電気的接続を図るための複数の裏面側接続端子が設けられた多層配線基板であって、
    前記複数の裏面側接続端子に対応する位置に複数の補強板開口部を有し、前記裏面に対して接着剤層を介して面接触状態で接着固定された補強板を備え、
    前記補強板における非接着面側から接着面側に行くほど前記補強板開口部の径が小さくなっており、
    前記接着剤層は、前記複数の補強板開口部に対応する位置に複数の接着剤層開口部を有するとともに、前記接着剤層開口部の径は前記補強板開口部の最小径よりも大きくなるように設定されている
    ことを特徴とする多層配線基板。
  2. 前記補強板開口部の最小径が前記裏面側接続端子の径よりも小さくなるように設定されていることを特徴とする請求項1に記載の多層配線基板。
  3. 前記裏面側接続端子上にははんだボールが接合されるとともに、前記補強板開口部の最大径が前記はんだボールの直径よりも大きく、かつ、前記補強板開口部の最小径が前記はんだボールの直径よりも小さくなるように設定されていることを特徴とする請求項1または2に記載の多層配線基板。
  4. 前記補強板は、非金属材料からなることを特徴とする請求項1乃至3のいずれか1項に記載の多層配線基板。
  5. 前記補強板は、合成樹脂を主体材料とするものであることを特徴とする請求項1乃至4のいずれか1項に記載の多層配線基板。
JP2008086886A 2008-03-28 2008-03-28 多層配線基板 Expired - Fee Related JP5179920B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008086886A JP5179920B2 (ja) 2008-03-28 2008-03-28 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008086886A JP5179920B2 (ja) 2008-03-28 2008-03-28 多層配線基板

Publications (2)

Publication Number Publication Date
JP2009239224A JP2009239224A (ja) 2009-10-15
JP5179920B2 true JP5179920B2 (ja) 2013-04-10

Family

ID=41252781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008086886A Expired - Fee Related JP5179920B2 (ja) 2008-03-28 2008-03-28 多層配線基板

Country Status (1)

Country Link
JP (1) JP5179920B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5504149B2 (ja) 2009-12-28 2014-05-28 日本特殊陶業株式会社 多層配線基板
US8492262B2 (en) * 2010-02-16 2013-07-23 International Business Machines Corporation Direct IMS (injection molded solder) without a mask for forming solder bumps on substrates
JP5566720B2 (ja) 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5623308B2 (ja) 2010-02-26 2014-11-12 日本特殊陶業株式会社 多層配線基板及びその製造方法
US8742603B2 (en) * 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
JP5079059B2 (ja) * 2010-08-02 2012-11-21 日本特殊陶業株式会社 多層配線基板
US8461676B2 (en) * 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
KR102281457B1 (ko) 2015-01-13 2021-07-27 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
JP6637864B2 (ja) * 2016-09-29 2020-01-29 新光電気工業株式会社 キャリア基材付き配線基板、キャリア基材付き配線基板の製造方法
KR102450598B1 (ko) * 2017-11-09 2022-10-07 삼성전기주식회사 지지체 부착 인쇄회로기판 및 지지체 부착 인쇄회로기판의 제조방법
JP7007882B2 (ja) * 2017-12-08 2022-01-25 新光電気工業株式会社 配線基板及びその製造方法
JP7279624B2 (ja) 2019-11-27 2023-05-23 株式会社ソシオネクスト 半導体装置
JP2023069417A (ja) * 2021-11-05 2023-05-18 日東電工株式会社 再配線基板およびその製造方法
WO2023248658A1 (ja) * 2022-06-23 2023-12-28 株式会社村田製作所 回路モジュール及び回路モジュールの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222655A (ja) * 1995-02-13 1996-08-30 Hitachi Ltd 電子部品の電極構造とその製造方法
JPH0945844A (ja) * 1995-07-31 1997-02-14 Sumitomo Kinzoku Electro Device:Kk 低温焼成セラミック基板の外部i/oピン接合構造及びその製造方法
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Necエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP4701842B2 (ja) * 2005-06-02 2011-06-15 凸版印刷株式会社 半導体装置基板の製造方法

Also Published As

Publication number Publication date
JP2009239224A (ja) 2009-10-15

Similar Documents

Publication Publication Date Title
JP5290017B2 (ja) 多層配線基板及びその製造方法
JP5356876B2 (ja) 多層配線基板及びその製造方法
JP5179920B2 (ja) 多層配線基板
JP5284235B2 (ja) 半導体パッケージ
JP5284147B2 (ja) 多層配線基板
JP5079059B2 (ja) 多層配線基板
JP5289996B2 (ja) 補強材付き配線基板
TWI423754B (zh) 多層配線基板及其製造方法
JP4334005B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP5339928B2 (ja) 配線基板及びその製造方法
JP4635033B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP5172404B2 (ja) 多層配線基板の製造方法、及び多層配線基板の中間製品
JP5284146B2 (ja) 多層配線基板、及びその製造方法
KR101580343B1 (ko) 다층 배선기판의 제조방법
JP5260215B2 (ja) 補強材付き配線基板の製造方法
JP5129783B2 (ja) 補強材付き配線基板及びその製造方法
JP5340622B2 (ja) 多層配線基板
JP5306879B2 (ja) 補強材付き配線基板
JP5350829B2 (ja) 補強材付き配線基板の製造方法、補強材付き配線基板用の配線基板
JP5449413B2 (ja) 多層配線基板
JP2013102096A (ja) 配線基板及びその製造方法
JP2014154794A (ja) 多層配線基板製造用の支持基板、多層配線基板の製造方法
JP2013105972A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120820

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130110

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees