JP5179920B2 - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP5179920B2 JP5179920B2 JP2008086886A JP2008086886A JP5179920B2 JP 5179920 B2 JP5179920 B2 JP 5179920B2 JP 2008086886 A JP2008086886 A JP 2008086886A JP 2008086886 A JP2008086886 A JP 2008086886A JP 5179920 B2 JP5179920 B2 JP 5179920B2
- Authority
- JP
- Japan
- Prior art keywords
- reinforcing plate
- wiring board
- diameter
- opening
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
ことを特徴とする多層配線基板がある。
12…主面
13…裏面
20…積層構造体としての配線積層部
21〜24…層間絶縁層としての樹脂絶縁層
26…導体層
27…表面側接続端子としての端子パッド
31…半導体集積回路素子としてのICチップ
41…裏面側接続端子としてのBGA用パッド
41A…裏面側接続端子としてのLGA用パッド
42…ソルダーレジスト
45…ソルダーレジスト開口部
50,50A…補強板
52,52A…補強板開口部
55…はんだボールとしてのはんだバンプ
D1…補強板開口部の最小径
D2…裏面側接続端子の径
D3…補強板開口部の最大径
D4…はんだバンプの直径
Claims (5)
- コア基板を有さず、導体層及び層間絶縁層を交互に積層して多層化した積層構造体であり、その主面上に半導体集積回路素子を搭載するための複数の表面側接続端子が設けられるとともに、前記主面の反対側にある裏面上に外部基板との電気的接続を図るための複数の裏面側接続端子が設けられた多層配線基板であって、
前記複数の裏面側接続端子に対応する位置に複数の補強板開口部を有し、前記裏面に対して接着剤層を介して面接触状態で接着固定された補強板を備え、
前記補強板における非接着面側から接着面側に行くほど前記補強板開口部の径が小さくなっており、
前記接着剤層は、前記複数の補強板開口部に対応する位置に複数の接着剤層開口部を有するとともに、前記接着剤層開口部の径は前記補強板開口部の最小径よりも大きくなるように設定されている
ことを特徴とする多層配線基板。 - 前記補強板開口部の最小径が前記裏面側接続端子の径よりも小さくなるように設定されていることを特徴とする請求項1に記載の多層配線基板。
- 前記裏面側接続端子上にははんだボールが接合されるとともに、前記補強板開口部の最大径が前記はんだボールの直径よりも大きく、かつ、前記補強板開口部の最小径が前記はんだボールの直径よりも小さくなるように設定されていることを特徴とする請求項1または2に記載の多層配線基板。
- 前記補強板は、非金属材料からなることを特徴とする請求項1乃至3のいずれか1項に記載の多層配線基板。
- 前記補強板は、合成樹脂を主体材料とするものであることを特徴とする請求項1乃至4のいずれか1項に記載の多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008086886A JP5179920B2 (ja) | 2008-03-28 | 2008-03-28 | 多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008086886A JP5179920B2 (ja) | 2008-03-28 | 2008-03-28 | 多層配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009239224A JP2009239224A (ja) | 2009-10-15 |
JP5179920B2 true JP5179920B2 (ja) | 2013-04-10 |
Family
ID=41252781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008086886A Expired - Fee Related JP5179920B2 (ja) | 2008-03-28 | 2008-03-28 | 多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5179920B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5504149B2 (ja) | 2009-12-28 | 2014-05-28 | 日本特殊陶業株式会社 | 多層配線基板 |
US8492262B2 (en) * | 2010-02-16 | 2013-07-23 | International Business Machines Corporation | Direct IMS (injection molded solder) without a mask for forming solder bumps on substrates |
JP5566720B2 (ja) | 2010-02-16 | 2014-08-06 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法 |
JP5623308B2 (ja) | 2010-02-26 | 2014-11-12 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法 |
US8742603B2 (en) * | 2010-05-20 | 2014-06-03 | Qualcomm Incorporated | Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC) |
JP5079059B2 (ja) * | 2010-08-02 | 2012-11-21 | 日本特殊陶業株式会社 | 多層配線基板 |
US8461676B2 (en) * | 2011-09-09 | 2013-06-11 | Qualcomm Incorporated | Soldering relief method and semiconductor device employing same |
KR102281457B1 (ko) | 2015-01-13 | 2021-07-27 | 삼성전기주식회사 | 인쇄회로기판 및 이의 제조방법 |
JP6637864B2 (ja) * | 2016-09-29 | 2020-01-29 | 新光電気工業株式会社 | キャリア基材付き配線基板、キャリア基材付き配線基板の製造方法 |
KR102450598B1 (ko) * | 2017-11-09 | 2022-10-07 | 삼성전기주식회사 | 지지체 부착 인쇄회로기판 및 지지체 부착 인쇄회로기판의 제조방법 |
JP7007882B2 (ja) * | 2017-12-08 | 2022-01-25 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP7279624B2 (ja) | 2019-11-27 | 2023-05-23 | 株式会社ソシオネクスト | 半導体装置 |
JP2023069417A (ja) * | 2021-11-05 | 2023-05-18 | 日東電工株式会社 | 再配線基板およびその製造方法 |
WO2023248658A1 (ja) * | 2022-06-23 | 2023-12-28 | 株式会社村田製作所 | 回路モジュール及び回路モジュールの製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08222655A (ja) * | 1995-02-13 | 1996-08-30 | Hitachi Ltd | 電子部品の電極構造とその製造方法 |
JPH0945844A (ja) * | 1995-07-31 | 1997-02-14 | Sumitomo Kinzoku Electro Device:Kk | 低温焼成セラミック基板の外部i/oピン接合構造及びその製造方法 |
JP3973340B2 (ja) * | 1999-10-05 | 2007-09-12 | Necエレクトロニクス株式会社 | 半導体装置、配線基板、及び、それらの製造方法 |
JP4701842B2 (ja) * | 2005-06-02 | 2011-06-15 | 凸版印刷株式会社 | 半導体装置基板の製造方法 |
-
2008
- 2008-03-28 JP JP2008086886A patent/JP5179920B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009239224A (ja) | 2009-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5290017B2 (ja) | 多層配線基板及びその製造方法 | |
JP5356876B2 (ja) | 多層配線基板及びその製造方法 | |
JP5179920B2 (ja) | 多層配線基板 | |
JP5284235B2 (ja) | 半導体パッケージ | |
JP5284147B2 (ja) | 多層配線基板 | |
JP5079059B2 (ja) | 多層配線基板 | |
JP5289996B2 (ja) | 補強材付き配線基板 | |
TWI423754B (zh) | 多層配線基板及其製造方法 | |
JP4334005B2 (ja) | 配線基板の製造方法及び電子部品実装構造体の製造方法 | |
JP5339928B2 (ja) | 配線基板及びその製造方法 | |
JP4635033B2 (ja) | 配線基板の製造方法及び電子部品実装構造体の製造方法 | |
JP5172404B2 (ja) | 多層配線基板の製造方法、及び多層配線基板の中間製品 | |
JP5284146B2 (ja) | 多層配線基板、及びその製造方法 | |
KR101580343B1 (ko) | 다층 배선기판의 제조방법 | |
JP5260215B2 (ja) | 補強材付き配線基板の製造方法 | |
JP5129783B2 (ja) | 補強材付き配線基板及びその製造方法 | |
JP5340622B2 (ja) | 多層配線基板 | |
JP5306879B2 (ja) | 補強材付き配線基板 | |
JP5350829B2 (ja) | 補強材付き配線基板の製造方法、補強材付き配線基板用の配線基板 | |
JP5449413B2 (ja) | 多層配線基板 | |
JP2013102096A (ja) | 配線基板及びその製造方法 | |
JP2014154794A (ja) | 多層配線基板製造用の支持基板、多層配線基板の製造方法 | |
JP2013105972A (ja) | 配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120820 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130110 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |