JPH0945844A - 低温焼成セラミック基板の外部ｉ／ｏピン接合構造及びその製造方法 - Google Patents
低温焼成セラミック基板の外部ｉ／ｏピン接合構造及びその製造方法Info
- Publication number
- JPH0945844A JPH0945844A JP19438395A JP19438395A JPH0945844A JP H0945844 A JPH0945844 A JP H0945844A JP 19438395 A JP19438395 A JP 19438395A JP 19438395 A JP19438395 A JP 19438395A JP H0945844 A JPH0945844 A JP H0945844A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- external
- reinforcing plate
- ceramic substrate
- low temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 低温焼成セラミック基板に対するピン立て強
度を向上させる。 【解決手段】 外部Ｉ／Ｏピン１２の半田付けに先だっ
て、外部Ｉ／Ｏピン１２をセラミック系の補強板１６の
ピン貫通孔１７に挿入し、外部Ｉ／Ｏピン１２のネイル
ヘッド１２ａを補強板１６に高温半田、Ａｇロー等のピ
ン付け材１８で固着する。一方、低温焼成セラミック基
板１１に形成されたピン接続用凹部１３底面のピン接続
用パッド１４上に高温半田１５を印刷する。この低温焼
成セラミック基板１１上にエポキシ系樹脂等の充填材１
９のシートを挟み込んで上記補強板１６を重ね合わせ、
一定の荷重で外部Ｉ／Ｏピン１２のネイルヘッド１２ａ
をピン接続用パッド１４上の高温半田１５に押し付けた
状態で加熱してネイルヘッド１２ａをピン接続用パッド
１４に半田付けする。この後、更に加熱して充填材１９
を溶融・硬化させ、補強板１６と低温焼成セラミック基
板１１とを接着する。
度を向上させる。 【解決手段】 外部Ｉ／Ｏピン１２の半田付けに先だっ
て、外部Ｉ／Ｏピン１２をセラミック系の補強板１６の
ピン貫通孔１７に挿入し、外部Ｉ／Ｏピン１２のネイル
ヘッド１２ａを補強板１６に高温半田、Ａｇロー等のピ
ン付け材１８で固着する。一方、低温焼成セラミック基
板１１に形成されたピン接続用凹部１３底面のピン接続
用パッド１４上に高温半田１５を印刷する。この低温焼
成セラミック基板１１上にエポキシ系樹脂等の充填材１
９のシートを挟み込んで上記補強板１６を重ね合わせ、
一定の荷重で外部Ｉ／Ｏピン１２のネイルヘッド１２ａ
をピン接続用パッド１４上の高温半田１５に押し付けた
状態で加熱してネイルヘッド１２ａをピン接続用パッド
１４に半田付けする。この後、更に加熱して充填材１９
を溶融・硬化させ、補強板１６と低温焼成セラミック基
板１１とを接着する。
Description
【０００１】
【発明の属する技術分野】本発明は、低温焼成セラミッ
ク基板に外部Ｉ／Ｏピンを直立して強固に接合するよう
にした低温焼成セラミック基板の外部Ｉ／Ｏピン接合構
造及びその製造方法に関するものである。
ク基板に外部Ｉ／Ｏピンを直立して強固に接合するよう
にした低温焼成セラミック基板の外部Ｉ／Ｏピン接合構
造及びその製造方法に関するものである。
【０００２】
【従来の技術】従来より、セラミック基板として最も多
く用いられているアルミナ基板は、誘電率が高く、しか
も、１５００℃以上の高温で焼成する必要があるため、
配線導体材料としてＭｏ，Ｗ等のシート抵抗値の高い高
融点金属を使用せざるを得ない。このため、近年の信号
処理の高速化の要求に対して、アルミナ基板ではパッケ
ージ設計が困難になりつつある。このような事情から、
近年、Ａｇ、Ａｇ−Ｐｄ、Ａｕ、Ｃｕなどの低抵抗導体
の使用が可能で誘電率が低い低温焼成セラミック基板の
需要が急速に拡大している。
く用いられているアルミナ基板は、誘電率が高く、しか
も、１５００℃以上の高温で焼成する必要があるため、
配線導体材料としてＭｏ，Ｗ等のシート抵抗値の高い高
融点金属を使用せざるを得ない。このため、近年の信号
処理の高速化の要求に対して、アルミナ基板ではパッケ
ージ設計が困難になりつつある。このような事情から、
近年、Ａｇ、Ａｇ−Ｐｄ、Ａｕ、Ｃｕなどの低抵抗導体
の使用が可能で誘電率が低い低温焼成セラミック基板の
需要が急速に拡大している。
【０００３】
【発明が解決しようとする課題】上述したように、低温
焼成セラミック基板は電気的特性が優れている反面、ア
ルミナ基板と比較して強度が弱いため、低温焼成セラミ
ック基板の表面に外部Ｉ／Ｏピンを立ててＰＧＡ（Pin
Grid Array) 型のパッケージを作ろうとしても、必要な
ピン立て強度を確保できない。このため、従来の低温焼
成セラミック基板の外部Ｉ／Ｏ端子は、図４に示すよう
に、基板端縁部１に挟み込んで固定するクリップリード
２を用いていた。
焼成セラミック基板は電気的特性が優れている反面、ア
ルミナ基板と比較して強度が弱いため、低温焼成セラミ
ック基板の表面に外部Ｉ／Ｏピンを立ててＰＧＡ（Pin
Grid Array) 型のパッケージを作ろうとしても、必要な
ピン立て強度を確保できない。このため、従来の低温焼
成セラミック基板の外部Ｉ／Ｏ端子は、図４に示すよう
に、基板端縁部１に挟み込んで固定するクリップリード
２を用いていた。
【０００４】しかし、最近では、低温焼成セラミック基
板についても多ピン化等のためにＰＧＡ型パッケージの
要求が強まってきており、その要求に応じるために、ピ
ン立て強度を向上させる技術の開発が重要な技術的課題
となっている。
板についても多ピン化等のためにＰＧＡ型パッケージの
要求が強まってきており、その要求に応じるために、ピ
ン立て強度を向上させる技術の開発が重要な技術的課題
となっている。
【０００５】特開平３−８７０５２号公報に記載された
ピン接合技術は、ピン立て強度を向上させる技術であ
り、図５に示すように、外部Ｉ／Ｏピン３のネイルヘッ
ド３ａを基板４上に形成されたパッド５に半田６で半田
付けすると共に、補強板７のピン貫通孔８を外部Ｉ／Ｏ
ピン３に挿通し、該補強板７を充填樹脂９で基板４に接
着することで、ピン立て強度を向上させるものである。
ピン接合技術は、ピン立て強度を向上させる技術であ
り、図５に示すように、外部Ｉ／Ｏピン３のネイルヘッ
ド３ａを基板４上に形成されたパッド５に半田６で半田
付けすると共に、補強板７のピン貫通孔８を外部Ｉ／Ｏ
ピン３に挿通し、該補強板７を充填樹脂９で基板４に接
着することで、ピン立て強度を向上させるものである。
【０００６】しかし、この構造では、外部Ｉ／Ｏピン３
のネイルヘッド３ａとパッド５とを接続する半田６の盛
り上がりにより基板４と補強板７との間隔が開き過ぎて
しまい、これが補強板７の接着強度を低下させる原因と
なる。しかも、補強板７と外部Ｉ／Ｏピン３とが充填樹
脂９で接着されているだけであるので、補強板７と外部
Ｉ／Ｏピン３との接着強度も不十分になるおそれがあ
り、上述した事情と相俟って、ピン立て強度が今一歩不
足していた。
のネイルヘッド３ａとパッド５とを接続する半田６の盛
り上がりにより基板４と補強板７との間隔が開き過ぎて
しまい、これが補強板７の接着強度を低下させる原因と
なる。しかも、補強板７と外部Ｉ／Ｏピン３とが充填樹
脂９で接着されているだけであるので、補強板７と外部
Ｉ／Ｏピン３との接着強度も不十分になるおそれがあ
り、上述した事情と相俟って、ピン立て強度が今一歩不
足していた。
【０００７】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、低温焼成セラミック
基板に対するピン立て強度を十分に向上させることがで
き、ＰＧＡ型パッケージ化の要求を満たすことができる
低温焼成セラミック基板の外部Ｉ／Ｏピン接合構造及び
その製造方法を提供することにある。
たものであり、従ってその目的は、低温焼成セラミック
基板に対するピン立て強度を十分に向上させることがで
き、ＰＧＡ型パッケージ化の要求を満たすことができる
低温焼成セラミック基板の外部Ｉ／Ｏピン接合構造及び
その製造方法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の低温焼成セラミック基板の外部Ｉ／Ｏピン
接合構造は、低温焼成セラミック基板にピン接続用凹部
が形成され、このピン接続用凹部の底面に形成されたピ
ン接続用パッドに外部Ｉ／Ｏピンのネイルヘッドが半田
付けされ、補強板に形成されたピン貫通孔に前記外部Ｉ
／Ｏピンを挿入した状態で前記ネイルヘッドが前記補強
板にロー付け又は半田付けされ、且つ、前記補強板が前
記低温焼成セラミック基板に樹脂等の充填材で接着され
た構造となっている。
に、本発明の低温焼成セラミック基板の外部Ｉ／Ｏピン
接合構造は、低温焼成セラミック基板にピン接続用凹部
が形成され、このピン接続用凹部の底面に形成されたピ
ン接続用パッドに外部Ｉ／Ｏピンのネイルヘッドが半田
付けされ、補強板に形成されたピン貫通孔に前記外部Ｉ
／Ｏピンを挿入した状態で前記ネイルヘッドが前記補強
板にロー付け又は半田付けされ、且つ、前記補強板が前
記低温焼成セラミック基板に樹脂等の充填材で接着され
た構造となっている。
【０００９】このピン接合構造では、低温焼成セラミッ
ク基板に形成されたピン接続用凹部の底面にピン接続用
パッドが形成されているため、ピン接続用凹部内で外部
Ｉ／Ｏピンのネイルヘッドとピン接続用パッドとの半田
付けが可能となり、半田付け強度がピン接続用凹部で高
められると共に、ピン接続用凹部の深さ寸法分だけ低温
焼成セラミック基板と補強板との間隔が狭められ、両者
間の充填材による接着強度が高められる。更に、外部Ｉ
／Ｏピンのネイルヘッドが補強板にロー付け又は半田付
けされているので、ネイルヘッドが補強板上にメタライ
ズ層を介して固着され、上述したピン接続用凹部による
効果と相俟って、ピン立て強度が十分に高められる。
ク基板に形成されたピン接続用凹部の底面にピン接続用
パッドが形成されているため、ピン接続用凹部内で外部
Ｉ／Ｏピンのネイルヘッドとピン接続用パッドとの半田
付けが可能となり、半田付け強度がピン接続用凹部で高
められると共に、ピン接続用凹部の深さ寸法分だけ低温
焼成セラミック基板と補強板との間隔が狭められ、両者
間の充填材による接着強度が高められる。更に、外部Ｉ
／Ｏピンのネイルヘッドが補強板にロー付け又は半田付
けされているので、ネイルヘッドが補強板上にメタライ
ズ層を介して固着され、上述したピン接続用凹部による
効果と相俟って、ピン立て強度が十分に高められる。
【００１０】上述した外部Ｉ／Ｏピン接合構造を製造す
る場合には、まず、外部Ｉ／Ｏピンを補強板のピン貫通
孔に挿入して前記外部Ｉ／Ｏピンのネイルヘッドを補強
板にロー付け又は半田付けし、その後、前記外部Ｉ／Ｏ
ピンのネイルヘッドを前記低温焼成セラミック基板のピ
ン接続用凹部底面のピン接続用パッドに半田付けした
後、前記補強板を前記低温焼成セラミック基板に樹脂等
の充填材で接着する。
る場合には、まず、外部Ｉ／Ｏピンを補強板のピン貫通
孔に挿入して前記外部Ｉ／Ｏピンのネイルヘッドを補強
板にロー付け又は半田付けし、その後、前記外部Ｉ／Ｏ
ピンのネイルヘッドを前記低温焼成セラミック基板のピ
ン接続用凹部底面のピン接続用パッドに半田付けした
後、前記補強板を前記低温焼成セラミック基板に樹脂等
の充填材で接着する。
【００１１】このように、外部Ｉ／Ｏピンをピン接続用
パッドに半田付けする前に、外部Ｉ／Ｏピンを補強板の
ピン貫通孔に挿入すれば、外部Ｉ／Ｏピンの本数が多い
場合でも、全ての外部Ｉ／Ｏピンをピン貫通孔に容易に
且つ確実に挿入できる。
パッドに半田付けする前に、外部Ｉ／Ｏピンを補強板の
ピン貫通孔に挿入すれば、外部Ｉ／Ｏピンの本数が多い
場合でも、全ての外部Ｉ／Ｏピンをピン貫通孔に容易に
且つ確実に挿入できる。
【００１２】これに対し、外部Ｉ／Ｏピンをピン接続用
パッドに半田付けした後に、その外部Ｉ／Ｏピンに補強
板のピン貫通孔を挿入する場合には、外部Ｉ／Ｏピンの
本数が多くなるほど、半田付け位置の誤差によって外部
Ｉ／Ｏピンの挿入が難しくなり、外部Ｉ／Ｏピンの曲り
等の不良が発生しやすい。これを避けるためには、半田
付け位置の誤差を考慮してピン貫通孔の孔径を相当大き
くしなければならず、補強板による補強効果が低下して
しまう。
パッドに半田付けした後に、その外部Ｉ／Ｏピンに補強
板のピン貫通孔を挿入する場合には、外部Ｉ／Ｏピンの
本数が多くなるほど、半田付け位置の誤差によって外部
Ｉ／Ｏピンの挿入が難しくなり、外部Ｉ／Ｏピンの曲り
等の不良が発生しやすい。これを避けるためには、半田
付け位置の誤差を考慮してピン貫通孔の孔径を相当大き
くしなければならず、補強板による補強効果が低下して
しまう。
【００１３】この点、上述した本発明の製造方法によれ
ば、半田付け前に外部Ｉ／Ｏピンを補強板のピン貫通孔
に挿入するので、半田付け位置の誤差を考慮する必要が
なく、その分、ピン貫通孔の孔径を小さくして、補強板
による補強効果を高めることができる。
ば、半田付け前に外部Ｉ／Ｏピンを補強板のピン貫通孔
に挿入するので、半田付け位置の誤差を考慮する必要が
なく、その分、ピン貫通孔の孔径を小さくして、補強板
による補強効果を高めることができる。
【００１４】
【発明の実施の形態】以下、本発明の一実施形態を図１
乃至図３に基づいて説明する。まず、外部Ｉ／Ｏピン接
合構造を図１に基づいて説明する。低温焼成セラミック
基板１１は、複数枚のグリーンシートを積層して１００
０℃以下で焼成したものである。この低温焼成セラミッ
ク基板１１に用いるセラミック材料としては、１０００
℃以下で焼成できる低温焼成セラミック材料であれば良
く、例えば、ＣａＯ−ＳｉＯ2−Ａｌ2 Ｏ3 −Ｂ2 Ｏ3
系ガラスとＡｌ2 Ｏ3 よりなる系、ＭｇＯ−ＳｉＯ2 −
Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 よりなる
系、ＰｂＯ−ＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3
よりなる系、或はＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとＡｌ2
Ｏ3 よりなる系、結晶化ガラスよりなる系などがある。
この中で最も好ましいのは、ＣａＯ−ＳｉＯ2 −Ａｌ2
Ｏ3 −Ｂ2 Ｏ3 系ガラス粉末とＡｌ2 Ｏ3粉末との混合
物から成る低温焼成セラミック材料であり、その好まし
い組成は、ＣａＯ１０〜５５重量％、ＳｉＯ2 ４５〜７
０重量％、Ａｌ2 Ｏ3 ０〜３０重量％、Ｂ2 Ｏ3 ５〜２
０重量％よりなるガラス粉末５０〜６５重量％とＡｌ2
Ｏ3粉末５０〜３５重量％である。
乃至図３に基づいて説明する。まず、外部Ｉ／Ｏピン接
合構造を図１に基づいて説明する。低温焼成セラミック
基板１１は、複数枚のグリーンシートを積層して１００
０℃以下で焼成したものである。この低温焼成セラミッ
ク基板１１に用いるセラミック材料としては、１０００
℃以下で焼成できる低温焼成セラミック材料であれば良
く、例えば、ＣａＯ−ＳｉＯ2−Ａｌ2 Ｏ3 −Ｂ2 Ｏ3
系ガラスとＡｌ2 Ｏ3 よりなる系、ＭｇＯ−ＳｉＯ2 −
Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 よりなる
系、ＰｂＯ−ＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3
よりなる系、或はＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとＡｌ2
Ｏ3 よりなる系、結晶化ガラスよりなる系などがある。
この中で最も好ましいのは、ＣａＯ−ＳｉＯ2 −Ａｌ2
Ｏ3 −Ｂ2 Ｏ3 系ガラス粉末とＡｌ2 Ｏ3粉末との混合
物から成る低温焼成セラミック材料であり、その好まし
い組成は、ＣａＯ１０〜５５重量％、ＳｉＯ2 ４５〜７
０重量％、Ａｌ2 Ｏ3 ０〜３０重量％、Ｂ2 Ｏ3 ５〜２
０重量％よりなるガラス粉末５０〜６５重量％とＡｌ2
Ｏ3粉末５０〜３５重量％である。
【００１５】このような組成にすると、焼成過程におい
てアノーサイト若しくはアノーサイト＋ケイ酸カルシウ
ムの部分結晶化を起こさせて、酸化雰囲気（空気）中で
８００〜１０００℃の低温焼成を可能にするだけでな
く、焼成過程における微細パターンのずれを上述した部
分結晶化により抑えることができて、ファインパターン
の形成が容易である。また、焼成時に３０〜５０℃／分
という速いスピードで昇温しても、７３０〜８５０℃ま
でガラス層が全く軟化せず、収縮もしない多孔質体を維
持するため、クラックが入ったり、カーボンをガラス層
に封じ込めること無く、バインダーを容易に除去でき、
更に、８００〜１０００℃の焼成温度付近で急速に収縮
焼結するため、大型の緻密なセラミック基板を短時間で
焼成可能である。
てアノーサイト若しくはアノーサイト＋ケイ酸カルシウ
ムの部分結晶化を起こさせて、酸化雰囲気（空気）中で
８００〜１０００℃の低温焼成を可能にするだけでな
く、焼成過程における微細パターンのずれを上述した部
分結晶化により抑えることができて、ファインパターン
の形成が容易である。また、焼成時に３０〜５０℃／分
という速いスピードで昇温しても、７３０〜８５０℃ま
でガラス層が全く軟化せず、収縮もしない多孔質体を維
持するため、クラックが入ったり、カーボンをガラス層
に封じ込めること無く、バインダーを容易に除去でき、
更に、８００〜１０００℃の焼成温度付近で急速に収縮
焼結するため、大型の緻密なセラミック基板を短時間で
焼成可能である。
【００１６】この低温焼成セラミック基板１１には、ネ
イルヘッド型の外部Ｉ／Ｏピン１２を半田付けする位置
にピン接続用凹部１３が形成されている。このピン接続
用凹部１３の形成法は、表層側に積層する数枚のグリー
ンシートにピン接続用凹部１３に対応する孔を打ち抜き
形成し、これを積層してピン接続用凹部１３を形成する
ものである。このピン接続用凹部１３の穴径は、外部Ｉ
／Ｏピン１２のネイルヘッド１２ａが嵌まり込む大きさ
に設定され、ネイルヘッド１２ａの外径が例えば０．８
ｍｍの場合には、ピン接続用凹部１３の穴径を例えば
１．３ｍｍに設定すれば良い。
イルヘッド型の外部Ｉ／Ｏピン１２を半田付けする位置
にピン接続用凹部１３が形成されている。このピン接続
用凹部１３の形成法は、表層側に積層する数枚のグリー
ンシートにピン接続用凹部１３に対応する孔を打ち抜き
形成し、これを積層してピン接続用凹部１３を形成する
ものである。このピン接続用凹部１３の穴径は、外部Ｉ
／Ｏピン１２のネイルヘッド１２ａが嵌まり込む大きさ
に設定され、ネイルヘッド１２ａの外径が例えば０．８
ｍｍの場合には、ピン接続用凹部１３の穴径を例えば
１．３ｍｍに設定すれば良い。
【００１７】ピン接続用凹部１３の底面には、ピン接続
用パッド１４がスクリーン印刷により形成されている。
このピン接続用パッド１４を形成する金属としては、Ａ
ｇ、Ｐｄ、Ａｇ−Ｐｄ、Ａｕ、Ｐｔ、Ｃｕ等、比較的低
融点の電気的特性の良い金属を用いれば良い。そして、
このピン接続用パッド１４と外部Ｉ／Ｏピン１２のネイ
ルヘッド１２ａとが高温半田１５で半田付けされてい
る。
用パッド１４がスクリーン印刷により形成されている。
このピン接続用パッド１４を形成する金属としては、Ａ
ｇ、Ｐｄ、Ａｇ−Ｐｄ、Ａｕ、Ｐｔ、Ｃｕ等、比較的低
融点の電気的特性の良い金属を用いれば良い。そして、
このピン接続用パッド１４と外部Ｉ／Ｏピン１２のネイ
ルヘッド１２ａとが高温半田１５で半田付けされてい
る。
【００１８】一方、補強板１６は、例えば低温焼成セラ
ミック、Ａｌ2 Ｏ3 、ＦＲ４、ガラスエポキシ等によっ
て形成され、その外形寸法が低温焼成セラミック基板１
１と同一になっている。この補強板１６には、外部Ｉ／
Ｏピン１２を挿通するピン貫通孔１７が形成されてい
る。このピン貫通孔１７の内径は、外部Ｉ／Ｏピン１２
の挿入のためのクリアランスを考慮して設定され、外部
Ｉ／Ｏピン１２の外径が例えば０．４６ｍｍであるとす
ると、補強板１６がＡｌ2 Ｏ3 の場合にはピン貫通孔１
７の内径を例えば０．６６ｍｍに設定すれば良い。そし
て、外部Ｉ／Ｏピン１２は、補強板１６のピン貫通孔１
７に挿通された状態で、ネイルヘッド１２ａが補強板１
６にピン付け材１８で固着されている。ピン付け材１８
としては、例えば高温半田、Ａｇロー等を用いれば良
い。更に、補強板１６は、エポキシ系樹脂等の充填材１
９で低温焼成セラミック基板１１に接着されている。
尚、図１には、１本の外部Ｉ／Ｏピン１２の接合構造し
か図示されていないが、１枚の低温焼成セラミック基板
１１には、多数の外部Ｉ／Ｏピン１２が図１と同様の接
合方式で接合されている。
ミック、Ａｌ2 Ｏ3 、ＦＲ４、ガラスエポキシ等によっ
て形成され、その外形寸法が低温焼成セラミック基板１
１と同一になっている。この補強板１６には、外部Ｉ／
Ｏピン１２を挿通するピン貫通孔１７が形成されてい
る。このピン貫通孔１７の内径は、外部Ｉ／Ｏピン１２
の挿入のためのクリアランスを考慮して設定され、外部
Ｉ／Ｏピン１２の外径が例えば０．４６ｍｍであるとす
ると、補強板１６がＡｌ2 Ｏ3 の場合にはピン貫通孔１
７の内径を例えば０．６６ｍｍに設定すれば良い。そし
て、外部Ｉ／Ｏピン１２は、補強板１６のピン貫通孔１
７に挿通された状態で、ネイルヘッド１２ａが補強板１
６にピン付け材１８で固着されている。ピン付け材１８
としては、例えば高温半田、Ａｇロー等を用いれば良
い。更に、補強板１６は、エポキシ系樹脂等の充填材１
９で低温焼成セラミック基板１１に接着されている。
尚、図１には、１本の外部Ｉ／Ｏピン１２の接合構造し
か図示されていないが、１枚の低温焼成セラミック基板
１１には、多数の外部Ｉ／Ｏピン１２が図１と同様の接
合方式で接合されている。
【００１９】以上説明した補強板１６、ピン付け材１
８、ピン接続用半田１５及び充填材１９に用いる素材の
組み合わせの一例を次の表１に示す。
８、ピン接続用半田１５及び充填材１９に用いる素材の
組み合わせの一例を次の表１に示す。
【００２０】
【表１】
【００２１】次に、製造方法を説明する。まず、図２に
示すように、ロー付け治具２０に補強板１６をセット
し、その上方から外部Ｉ／Ｏピン１２を補強板１６のピ
ン貫通孔１７とロー付け治具２０のピン貫通孔２１に挿
入する。このように、ロー付け治具２０を用いれば、補
強板１６のピン貫通孔１７の孔径が製造誤差を考慮して
多少大きめに作られていても、ロー付け治具２０の位置
決め精度によって外部Ｉ／Ｏピン１２を正確に位置決め
することができる。この後、外部Ｉ／Ｏピン１２のネイ
ルヘッド１２ａを補強板１６に高温半田、Ａｇロー等の
ピン付け材１８でメタライズ層を介して固着する。
示すように、ロー付け治具２０に補強板１６をセット
し、その上方から外部Ｉ／Ｏピン１２を補強板１６のピ
ン貫通孔１７とロー付け治具２０のピン貫通孔２１に挿
入する。このように、ロー付け治具２０を用いれば、補
強板１６のピン貫通孔１７の孔径が製造誤差を考慮して
多少大きめに作られていても、ロー付け治具２０の位置
決め精度によって外部Ｉ／Ｏピン１２を正確に位置決め
することができる。この後、外部Ｉ／Ｏピン１２のネイ
ルヘッド１２ａを補強板１６に高温半田、Ａｇロー等の
ピン付け材１８でメタライズ層を介して固着する。
【００２２】一方、低温焼成セラミック基板１１のピン
接続用凹部１３のピン接続用パッド１４上に高温半田１
５を塗布する。そして、この低温焼成セラミック基板１
１上に充填材１９（エポキシ系樹脂）のシートを挟み込
んで上記補強板１６を重ね合わせ、外部Ｉ／Ｏピン１２
のネイルヘッド１２ａをピン接続用パッド１４上の高温
半田１５に押し付けた状態で赤外線炉、熱風炉等で加熱
してネイルヘッド１２ａをピン接続用パッド１４に半田
付けする。この後、更に加熱して充填材１９（エポキシ
系樹脂）を溶融・硬化させ、補強板１６と低温焼成セラ
ミック基板１１とを接着する。
接続用凹部１３のピン接続用パッド１４上に高温半田１
５を塗布する。そして、この低温焼成セラミック基板１
１上に充填材１９（エポキシ系樹脂）のシートを挟み込
んで上記補強板１６を重ね合わせ、外部Ｉ／Ｏピン１２
のネイルヘッド１２ａをピン接続用パッド１４上の高温
半田１５に押し付けた状態で赤外線炉、熱風炉等で加熱
してネイルヘッド１２ａをピン接続用パッド１４に半田
付けする。この後、更に加熱して充填材１９（エポキシ
系樹脂）を溶融・硬化させ、補強板１６と低温焼成セラ
ミック基板１１とを接着する。
【００２３】以上説明した外部Ｉ／Ｏピン１２の接合構
造によれば、低温焼成セラミック基板１１に形成された
ピン接続用凹部１３の底面にピン接続用パッド１４を形
成したので、ピン接続用凹部１３内で外部Ｉ／Ｏピン１
２のネイルヘッド１２ａとピン接続用パッド１４との半
田付けが可能となり、半田付け強度をピン接続用凹部１
３によって高めることができる共に、ピン接続用凹部１
３の深さ寸法分だけ低温焼成セラミック基板１１と補強
板１６との間隔を狭めることができて、両者を充填材１
９で強固に接着することができる。更に、外部Ｉ／Ｏピ
ン１２のネイルヘッド１２ａを補強板１６にロー付け又
は半田付けするようにしたので、ネイルヘッド１２ａを
補強板上にメタライズ層を介して固着することができ、
上述したピン接続用凹部１３による効果と相俟って、ピ
ン立て強度を十分に高めることができる。
造によれば、低温焼成セラミック基板１１に形成された
ピン接続用凹部１３の底面にピン接続用パッド１４を形
成したので、ピン接続用凹部１３内で外部Ｉ／Ｏピン１
２のネイルヘッド１２ａとピン接続用パッド１４との半
田付けが可能となり、半田付け強度をピン接続用凹部１
３によって高めることができる共に、ピン接続用凹部１
３の深さ寸法分だけ低温焼成セラミック基板１１と補強
板１６との間隔を狭めることができて、両者を充填材１
９で強固に接着することができる。更に、外部Ｉ／Ｏピ
ン１２のネイルヘッド１２ａを補強板１６にロー付け又
は半田付けするようにしたので、ネイルヘッド１２ａを
補強板上にメタライズ層を介して固着することができ、
上述したピン接続用凹部１３による効果と相俟って、ピ
ン立て強度を十分に高めることができる。
【００２４】本発明者らが行った強度試験（補強板１６
をＡｌ2 Ｏ3 で形成した場合）によれば、図３に示すよ
うに補強板１６の無いものと比較してピン立て強度を倍
増できることが確かめられた。
をＡｌ2 Ｏ3 で形成した場合）によれば、図３に示すよ
うに補強板１６の無いものと比較してピン立て強度を倍
増できることが確かめられた。
【００２５】ところで、上記製法とは異なり、外部Ｉ／
Ｏピン１２をピン接続用パッド１４に半田付けした後
に、その外部Ｉ／Ｏピン１２に補強板１６のピン貫通孔
１７を挿入する場合には、外部Ｉ／Ｏピン１２の本数が
多くなるほど、半田付け位置の誤差によって外部Ｉ／Ｏ
ピン１２の挿入が難しくなり、外部Ｉ／Ｏピン１２の曲
り等の不良が発生しやすい。これを避けるためには、半
田付け位置の誤差を考慮してピン貫通孔１７の孔径を相
当大きくしなければならず、補強板１６による補強効果
が低下してしまう。
Ｏピン１２をピン接続用パッド１４に半田付けした後
に、その外部Ｉ／Ｏピン１２に補強板１６のピン貫通孔
１７を挿入する場合には、外部Ｉ／Ｏピン１２の本数が
多くなるほど、半田付け位置の誤差によって外部Ｉ／Ｏ
ピン１２の挿入が難しくなり、外部Ｉ／Ｏピン１２の曲
り等の不良が発生しやすい。これを避けるためには、半
田付け位置の誤差を考慮してピン貫通孔１７の孔径を相
当大きくしなければならず、補強板１６による補強効果
が低下してしまう。
【００２６】これに対し、上記実施形態では、外部Ｉ／
Ｏピン１２をピン接続用パッド１４に半田付けする前
に、外部Ｉ／Ｏピン１２を補強板１６のピン貫通孔１７
に挿入するので、半田付け位置の誤差を考慮する必要が
なく、その分、ピン貫通孔１７の孔径を小さくすること
ができて、補強板による補強効果を高めることができる
と共に、外部Ｉ／Ｏピン１２の本数が多い場合でも、全
ての外部Ｉ／Ｏピン１２をピン貫通孔１７に確実に挿入
でき、外部Ｉ／Ｏピン１２の曲り等の不良を極めて少な
くすることができる。
Ｏピン１２をピン接続用パッド１４に半田付けする前
に、外部Ｉ／Ｏピン１２を補強板１６のピン貫通孔１７
に挿入するので、半田付け位置の誤差を考慮する必要が
なく、その分、ピン貫通孔１７の孔径を小さくすること
ができて、補強板による補強効果を高めることができる
と共に、外部Ｉ／Ｏピン１２の本数が多い場合でも、全
ての外部Ｉ／Ｏピン１２をピン貫通孔１７に確実に挿入
でき、外部Ｉ／Ｏピン１２の曲り等の不良を極めて少な
くすることができる。
【００２７】この場合、補強板１６のピン貫通孔１７の
孔径は、補強板１６の材料（つまり製造ばらつき）によ
って次の表２のように設定すれば良い。
孔径は、補強板１６の材料（つまり製造ばらつき）によ
って次の表２のように設定すれば良い。
【００２８】
【表２】
【００２９】また、ピン貫通孔１７の内面をメタライズ
にすることにより、補強板１６とピン貫通孔１７の間隙
に半田を充填し、一層接合強度を高めることも可能であ
る。
にすることにより、補強板１６とピン貫通孔１７の間隙
に半田を充填し、一層接合強度を高めることも可能であ
る。
【００３０】
【発明の効果】以上の説明から明らかなように、本発明
の低温焼成セラミック基板の外部Ｉ／Ｏピンの接合構造
によれば、低温焼成セラミック基板に、外部Ｉ／Ｏピン
を半田付けするためのピン接続用凹部を形成し、且つ外
部Ｉ／Ｏピンを挿通した補強板に該外部Ｉ／Ｏピンのネ
イルヘッドを半田付けすると共に、該補強板を低温焼成
セラミック基板に樹脂等の充填材で接着した構造となっ
ているので、低温焼成セラミック基板の強度が弱いとい
う事情があっても、補強板による補強効果を効果的に発
揮させることができて、低温焼成セラミック基板に対す
るピン立て強度を十分に向上させることができ、ＰＧＡ
型パッケージ化の要求を満たすことができる。
の低温焼成セラミック基板の外部Ｉ／Ｏピンの接合構造
によれば、低温焼成セラミック基板に、外部Ｉ／Ｏピン
を半田付けするためのピン接続用凹部を形成し、且つ外
部Ｉ／Ｏピンを挿通した補強板に該外部Ｉ／Ｏピンのネ
イルヘッドを半田付けすると共に、該補強板を低温焼成
セラミック基板に樹脂等の充填材で接着した構造となっ
ているので、低温焼成セラミック基板の強度が弱いとい
う事情があっても、補強板による補強効果を効果的に発
揮させることができて、低温焼成セラミック基板に対す
るピン立て強度を十分に向上させることができ、ＰＧＡ
型パッケージ化の要求を満たすことができる。
【００３１】更に、本発明の製造方法では、外部Ｉ／Ｏ
ピンをピン接続用パッドに半田付けする前に、外部Ｉ／
Ｏピンを補強板のピン貫通孔に挿入するので、半田付け
位置の誤差を考慮する必要がなく、その分、ピン貫通孔
の孔径を小さくすることができて、補強板による補強効
果を高めることができると共に、ピン貫通孔への外部Ｉ
／Ｏピンの挿入も容易になり、外部Ｉ／Ｏピンの曲り等
の不良を少なくすることができる。
ピンをピン接続用パッドに半田付けする前に、外部Ｉ／
Ｏピンを補強板のピン貫通孔に挿入するので、半田付け
位置の誤差を考慮する必要がなく、その分、ピン貫通孔
の孔径を小さくすることができて、補強板による補強効
果を高めることができると共に、ピン貫通孔への外部Ｉ
／Ｏピンの挿入も容易になり、外部Ｉ／Ｏピンの曲り等
の不良を少なくすることができる。
【図１】本発明の一実施形態における外部Ｉ／Ｏピンの
接合構造を示す拡大縦断面図である。
接合構造を示す拡大縦断面図である。
【図２】外部Ｉ／Ｏピンを補強板のピン貫通孔に挿入す
る工程を説明する拡大縦断面図である。
る工程を説明する拡大縦断面図である。
【図３】補強板によるピン立て強度向上の効果を説明す
る図である。
る図である。
【図４】従来のクリップリードによる外部端子接合構造
を示す拡大縦断面図である。
を示す拡大縦断面図である。
【図５】従来の改良された外部Ｉ／Ｏピンの接合構造を
示す拡大縦断面図である。
示す拡大縦断面図である。
１１…低温焼成セラミック基板、１２…外部Ｉ／Ｏピ
ン、１２ａ…外部Ｉ／Ｏピン、１３…ピン接続用凹部、
１４…ピン接続用パッド、１５…高温半田、１６…補強
板、１７…ピン貫通孔、１８…ピン付け材、１９…充填
材、２０…ロー付け治具。
ン、１２ａ…外部Ｉ／Ｏピン、１３…ピン接続用凹部、
１４…ピン接続用パッド、１５…高温半田、１６…補強
板、１７…ピン貫通孔、１８…ピン付け材、１９…充填
材、２０…ロー付け治具。
Claims (2)
- 【請求項１】 低温焼成セラミック基板にピン接続用凹
部が形成され、このピン接続用凹部の底面に形成された
ピン接続用パッドに外部Ｉ／Ｏピンのネイルヘッドが半
田付けされ、 補強板に形成されたピン貫通孔に前記外部Ｉ／Ｏピンを
挿入した状態で前記ネイルヘッドが前記補強板にロー付
け又は半田付けされ、 且つ、前記補強板が前記低温焼成セラミック基板に樹脂
等の充填材で接着されていることを特徴とする低温焼成
セラミック基板の外部Ｉ／Ｏピン接合構造。 - 【請求項２】 請求項１に記載の低温焼成セラミック基
板の外部Ｉ／Ｏピン接合構造を製造する方法であって、 前記外部Ｉ／Ｏピンを前記補強板のピン貫通孔に挿入し
て前記外部Ｉ／Ｏピンのネイルヘッドを前記補強板にロ
ー付け又は半田付けし、その後、前記外部Ｉ／Ｏピンの
ネイルヘッドを前記低温焼成セラミック基板のピン接続
用凹部底面のピン接続用パッドに半田付けした後、前記
補強板を前記低温焼成セラミック基板に樹脂等の充填材
で接着することを特徴とする低温焼成セラミック基板の
外部Ｉ／Ｏピン接合構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19438395A JPH0945844A (ja) | 1995-07-31 | 1995-07-31 | 低温焼成セラミック基板の外部ｉ／ｏピン接合構造及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19438395A JPH0945844A (ja) | 1995-07-31 | 1995-07-31 | 低温焼成セラミック基板の外部ｉ／ｏピン接合構造及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945844A true JPH0945844A (ja) | 1997-02-14 |
Family
ID=16323693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19438395A Pending JPH0945844A (ja) | 1995-07-31 | 1995-07-31 | 低温焼成セラミック基板の外部ｉ／ｏピン接合構造及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945844A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003028100A3 (en) * | 2001-09-27 | 2003-11-20 | Intel Corp | Encapsulation of pin solder for maintaining accuracy in pin position |
| JP2009239224A (ja) * | 2008-03-28 | 2009-10-15 | Ngk Spark Plug Co Ltd | 多層配線基板 |
-
1995
- 1995-07-31 JP JP19438395A patent/JPH0945844A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003028100A3 (en) * | 2001-09-27 | 2003-11-20 | Intel Corp | Encapsulation of pin solder for maintaining accuracy in pin position |
| US6974765B2 (en) | 2001-09-27 | 2005-12-13 | Intel Corporation | Encapsulation of pin solder for maintaining accuracy in pin position |
| US7211888B2 (en) | 2001-09-27 | 2007-05-01 | Intel Corporation | Encapsulation of pin solder for maintaining accuracy in pin position |
| CN100350603C (zh) * | 2001-09-27 | 2007-11-21 | 英特尔公司 | 用于维持在引脚位置中的精确性的引脚焊料的封闭 |
| JP2009239224A (ja) * | 2008-03-28 | 2009-10-15 | Ngk Spark Plug Co Ltd | 多層配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7358445B1 (en) | Circuit substrate and apparatus including the circuit substrate | |
| USRE34887E (en) | Ceramic multilayer circuit board and semiconductor module | |
| JP3347578B2 (ja) | 配線基板 | |
| JP2681327B2 (ja) | バンプ付き回路基板の製造方法 | |
| US6531663B1 (en) | Solder stop for an electrical connection and method therefor | |
| JPH09102560A (ja) | 低温焼成セラミック基板の外部リードピン接合構造 | |
| JPH09298252A (ja) | 半導体パッケージ及びこれを用いた半導体装置 | |
| JP3346695B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH0945844A (ja) | 低温焼成セラミック基板の外部ｉ／ｏピン接合構造及びその製造方法 | |
| JP4571853B2 (ja) | 配線基板 | |
| JP3846651B2 (ja) | セラミック回路基板 | |
| JP3187292B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH09129769A (ja) | セラミックパッケージ | |
| JPH05251834A (ja) | 配線用複合基板 | |
| JP3814429B2 (ja) | 半導体素子収納用パッケージ | |
| JP3219022B2 (ja) | 電子部品搭載用セラミックス多層配線基板の電極構造 | |
| JP2002141646A (ja) | 回路基板 | |
| JPH09260529A (ja) | 半導体装置用基板及び半導体装置 | |
| JP2001015930A (ja) | 多層配線基板およびその製造方法 | |
| JP3117967B2 (ja) | 多層セラミックス基板 | |
| JP2001102492A (ja) | 配線基板およびその実装構造 | |
| JP2000164757A (ja) | 半導体素子収納用パッケージおよびその実装構造 | |
| JPH0195595A (ja) | セラミック基板へのピン立設方法 | |
| JP2798188B2 (ja) | 半導体素子の試験装置 | |
| JPH05198700A (ja) | セラミック基板およびその製造方法 |