JP2002141646A

JP2002141646A - 回路基板

Info

Publication number: JP2002141646A
Application number: JP2000331541A
Authority: JP
Inventors: Akihiro Sakanoue; 聡浩坂ノ上
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2000-10-30
Filing date: 2000-10-30
Publication date: 2002-05-17

Abstract

(57)【要約】【課題】本発明は、回路基板側の所定配線（表層配線導
体）との接続信頼性を向上し、高密度で実装可能な回路
基板を提供する。【解決手段】本発明は、セラミック基板１の表面に、Ｉ
Ｃチップ５がバンプ接合されるパッド部２０を含む表層
配線導体２が形成されて成る回路基板において、パッド
部２０は、セラミック基板２の表面に埋設されていると
ともに、パッド部２０の表面に、バンプ６受け用の湾曲
した凹２１部が形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、バンプを形成した
ＩＣチップなどの電子部品素子を搭載した回路基板に関
するものである。

【０００２】

【従来の技術】従来、回路基板は、複数の絶縁層を積層
し、セラミック基板の層間に所定内部配線導体が配置さ
れていた。また、多層セラミック基板の表面には、所定
表層配線導体が形成され、該表層配線導体には、ＩＣチ
ップ、電子部品素子、厚膜抵抗体膜、コンデンサ膜など
が接続されていた。また、必要に応じて表面に保護膜な
どが覆着されていた。

【０００３】この表層配線導体は、例えば、セラミック
基板の最上層となるグリーンシート上に、表層配線導体
となる導体膜を導電性ペーストの印刷により形成する。
また、内部配線導体は、最上層となるグリーンシート以
外のグリーンシート上に、内部配線導体となる導体膜を
導電性ペーストの印刷により形成する。このようなグリ
ーンシートを複数積層し、圧着し、その後、未焼成状態
の積層体を一体的に焼成処理される。このような表層配
線導体の導体幅は、焼成後で３０〜５０μｍと小さくす
ることができ、高密度化を実現できる。

【０００４】

【発明が解決しようとする課題】しかし、ＩＣチップの
入力電極にバンプを形成したバンプ付きのＩＣチップ
は、基板表面の表層配線導体の一部であるパッド部に接
続されることになるが、ＩＣチップのマウンタ（搭載）
機の実装精度が、そのままに接続の精度に影響してしま
う。また、基板表面のパッド部とＩＣチップのバンプと
を接続する場合には、お互いに点接触であり、精密な実
装精度が必要となる。

【０００５】特に、隣接しあうパッド部同士のピッチが
１５０μｍ以下の場合、ＩＣチップのバンプ接合の実装
精度は、１０μｍ以内の実装精度が要求される。しか
し、いずれの場合にも、１０μｍ以内の精度で確実に接
続させることは非常に困難であった。

【０００６】本発明は上述の問題点に鑑みて案出された
ものであり、その目的は、回路基板側の所定パッド部と
ＩＣチップとの接続信頼性及び実装精度が向上し、高密
度実装可能な回路基板を提供するものである。

【０００７】

【課題を解決するための手段】本発明は、セラミック基
板の表面に、ＩＣチップがバンプ接合されるパッド部を
含む表層配線導体が形成されて成る回路基板において、
前記パッド部分は、前記セラミック基板の表面に埋設さ
れているとともに、前記パッド部の表面に、前記バンプ
受け用の湾曲した凹部が形成されていることを特徴とす
る回路基板である。

【０００８】

【作用】本発明では、回路基板の最上層となる絶縁層
に、パッド部を含む表層配線導体が埋設して形成されて
いる。そして、このパッド部にＩＣチップのバンプを接
合させる。このとき、パッド部の表面が、湾曲した凹部
となっており、ＩＣチップのバンプの一部をこの湾曲し
た凹部で受けることになる。

【０００９】これにより、バンプの中心が、パッド部の
中心から若干ずれて実装されても、バンプの表面が湾曲
した凹部の表面に沿って案内され、自動的に位置決め補
正（セルフアライメント）されることになる。これによ
り、比較的実装精度の低いマウンタを用いても、高い接
続信頼性を得ることができる。

【００１０】なお、表層配線導体、即ち、パッド部を含
む導体膜は、貴金属導体材料、低融点ガラスフリット、
有機ビヒクルからなる導電性ペーストによって形成され
ている。

【００１１】そして、絶縁層となるグリーンシート上に
は、パッド部を有する表層配線導体となる導体膜が上述
の導電性ペーストを用いて印刷した後、他のグリーンシ
ートとともに、表面が平坦な金型で圧着されるので、パ
ッド部となる導体膜は最上層のグリーンシートに埋設さ
れることになる。さらに、少なくともパッド部となる導
体膜を形成する導体ペーストの例えば有機成分を多く添
加するなどして、セラミック基板の焼成による収縮率よ
りもパッド部となる導体膜の焼成収縮率を大きくするこ
とができる。これにより、焼成後のパッド部の表面を湾
曲した凹部とすることができる。特に、パッド部がグリ
ーンシートの表面に埋設されていることに大きく起因す
る。具体的には、焼成処理の脱バイ処理（比較的低い焼
成温度領域）で、上述の有機成分が焼失・除去されるこ
とになる。そして、ピーク温度において、導体膜が焼結
する際、導体膜の表面以外の面（導体膜の側面、底面部
分）に接するセラミック層に密着するように焼結する。
即ち、焼成後のパッド部の導体材料は、その周囲のセラ
ミック層に引っ張られるように焼結し、その結果、表面
が湾曲することになる。

【００１２】このような構造のパッド部にバンプ付きの
ＩＣチップを実装した場合、上述のセルフアライメント
効果により、ＩＣチップを所定位置に精度高く実装する
ことができ、同時に、他の表層配線導体をＩＣチップの
実装精度を気にすることなく、高密度に形成することが
でき、全体として、高密度実装可能な回路基板となる。

【００１３】表面が湾曲した凹部形状のパッド部は、導
電体ペーストの有機成分の制御以外に、例えば、低融点
ガラス成分の添加量を少なくしたり、金属粉末の粒径及
び粒形状を制御するなどして、少なくともセラミック基
板側の焼結収縮率に比較しパッド部となる導体膜の焼結
収縮率を大きくするようにすればよい。尚、パッド部の
表面の凹み量は、セラミック回路基板の表面を基準にし
て１０μｍ以上とすることが望ましい。この１０μｍ未
満では、上述のセルフアライメント効果が発揮できな
い。尚、上限は約２０μｍである。これは、グリーンシ
ート上にパッド部となる導体膜の厚みを越えてしまい、
導体膜の厚みを増加する必要がある。即ち、印刷回数を
増加する。このように、印刷回数を増加すると、印刷ず
れ、にじみなどのより精度が大き劣化してしまい、高密
度実装の回路基板が得られなくなるためである。

【００１４】

【発明の実施の形態】以下、本発明の回路基板を図面に
基づいて詳説する。

【００１５】図１は、本発明の回路基板の部分断面図で
あり、図２は図１中の丸で囲んだ部分の拡大断面図であ
る。

【００１６】回路基板１０は、複数の絶縁層１ａ〜１ｅ
からなる多層セラミック基板（積層体）１の内部に内部
配線導体３、ビアホール導体４が配置されて構成され、
さらに、その表面に、パッド部２０を含む表層配線導体
２、バンプ６を介してパッド部２０に接合されるＩＣチ
ップ５などから構成されている。

【００１７】多層セラミック基板１は、例えば５つの絶
縁層１ａ〜１ｅが積層され、その層間に内部配線導体３
が配置されている。また、絶縁層１ａ〜１ｅを貫くよう
にビアホール導体４が配置されている。また、最上層の
絶縁層１ａの表面には、ビアホール導体４の一部が導出
され、また、パッド部２０を含む表層配線導体２が埋設
されている。

【００１８】そして、この基板表面のパッド部２０に
は、ＩＣチップ５がパンプ６を介して接合されている。
パンプ６とパッド部２０との接合方法は、従来より種々
の接合方法が知られている。例えば、バンプ６を超音波
振動により溶着したり、導電性接着ペーストを用いた
り、さらに、パンプ６に半田を用いてその一部の半田で
接合したりする。

【００１９】いずれにしても、パンプ６の例えば中心部
とパッド部２０の例えば中心部を合致させるように実装
して接合することが重要である。

【００２０】本発明において、図２に示すようにパッド
部２０の表面が湾曲した凹部２１となっているため、こ
の湾曲に案内されるようにしてＩＣチップ５のパンプ６
が位置決めされて実装されることになる。

【００２１】上述の絶縁層１ａ〜１ｅは、ガラスセラミ
ック材料から成る。具体的には、ガラスセラミック材料
は、例えば、無機物フィラーと結晶化ガラスとからな
る。無機物フィラーとしては、クリストバライト、石
英、コランダム（αアルミナ）、ムライト、ジルコニ
ア、コージェライト等が例示でき、１種または複数種類
を含むものであり、総称してセラミック材料という。こ
のセラミック材料の平均粒径は１．０〜６．０μｍが好
ましい。

【００２２】結晶化ガラス材料は、複数の金属酸化物を
含むガラスフリットであり、８００〜１０００℃で焼成
した際に、コージェライト、ムライト、アノーサイト、
セルジアン、スピネル、ガーナイト、ウイレマイト、ド
ロマイト、ベタライト、オオスミライト及びその置換誘
導体の結晶を少なくとも１種類析出するものがあげら
れ、この結晶化ガラス材料の平均粒径は、１．０〜５．
０μｍが好ましい。

【００２３】また、セラミック材料とガラス材料の構成
比率は、セラミック材料が１０ｗｔ％〜６０ｗｔ％、好
ましくは、３０ｗｔ％〜５０ｗｔ％、ガラス材料が９０
ｗｔ％〜４０ｗｔ％、好ましくは、７０ｗｔ％〜５０ｗ
ｔ％である。ここで、セラミック材料が１０ｗｔ％未
満、且つガラス材料が９０ｗｔ％を越えると絶縁層にガ
ラス質が過剰となり、絶縁層の強度が低下する傾向を示
す。また、セラミック材料が６０ｗｔ％を超え、且つガ
ラス材料が４０ｗｔ％未満となると、焼成後の回路基板
の緻密性が損なわれる。

【００２４】具体的にはこれらの粉末と有機バインダ
ー、可塑剤と溶剤を混練しスラリー化したものを、ドク
ターブレード法や引き上げ法でグリーンシートに形成
し、このグリーンシート上に、ビアホール導体４を含む
内部配線導体３となる導体膜を形成する。または、この
スラリーを用いて、印刷・塗布、乾燥を順次繰り返して
積層体を作成する。

【００２５】絶縁層１ａ〜１ｅは、１層あたり５０〜３
００μｍ程度の厚みを有し、その厚み方向にビアホール
導体４が形成されている。また、絶縁層１ａ〜１ｅの層
間には、所定回路網を構成する内部配線導体３が形成さ
れている。

【００２６】内部配線導体３、ビアホール導体４は、Ａ
ｇ、Ａｇ−Ｐｄ、Ｃｕなどを主成分とする導体材料によ
り形成されている。内部配線導体３、ビアホール導体４
は、Ａｇ、Ａｇ−Ｐｄ、Ｃｕなどを主成分とする導電性
の粉末と、低融点ホウ珪酸ガラスから成るガラスフリッ
トと、有機バインダ、有機溶剤からなる有機ビヒクルと
を均質混合した導電性ペーストを用いて形成される。

【００２７】この多層セラミック基板１の表面に、Ａ
ｇ、Ｃｕなどを主成分（Ａｇ単体またはＡｇ−Ｐｄ、Ａ
ｇ−ＰｔなどのＡｇ合金、Ｃｕ単体またはＣｕ合金）と
する導体材料から成るパッド部２０を含む表層配線導体
２が配置されている。このパッド部２０は、表面配線導
体２及びビアホール導体４を介して内部配線導体３と電
気的に接続している。尚、表層配線導体２は、ＩＣチッ
プ５がバンプ６を介して接合されるパッド部２０以外
に、もちろん所定回路網を構成する回路網、厚膜抵抗体
膜が接合される電極部、外部回路や実装部品と接続する
接続端子などとなる配線導体を含む。

【００２８】上述の回路基板１０の製造方法を説明す
る。尚、図３は、最上層の絶縁層１ａ（グリーンシー
ト）の表層配線導体２の一部であるパッド部２０のみ着
目して示している。

【００２９】まず、絶縁層１ａ〜１ｅとなるグリーンシ
ートを作成する。例えば、グリーンシートは、例えば、
セラミック粉末の無機物フィラーと、結晶化ガラス材料
と、例えばアルキルメタクリレート等の有機バインダ
と、例えばＤＢＰ等の可塑剤と、例えばトルエン等の有
機溶剤とを混合し、ボールミルで４８時間混練してスラ
リーを作成する。

【００３０】このスラリーをドクターブレード法や引き
上げ法を用いて、例えば１００μｍなどにテープ成型
し、所定寸法に切断してグリーンシートを作成する。

【００３１】次に、絶縁層１ａ〜１ｅとなるグリーンシ
ートに、ビアホール導体４となる貫通孔を形成し、この
貫通孔にビアホール導体４となる導体を導電性ペースト
の充填により形成する。

【００３２】また、絶縁層１ｂ〜１ｅとなるグリーンシ
ート上に、内部配線導体３となる導体膜を導電性ペース
トの印刷により形成する。

【００３３】また、絶縁層１ａとなるグリーンシート上
には、図３（ａ）のように、表層配線導体２の一部であ
るパッド部２０となる導体膜を導電性ペーストの印刷に
より形成する。このように内部配線導体３、ビアホール
導体４となる導体、導体膜が形成されたグリーンシート
を、多層セラミック基板１の積層順序に応じて積層し
て、表面が平坦な金属などでプレス成形を行い未焼成状
態の積層体を形成する。また、必要に応じて回路基板の
形状に応じて分割溝など形成する。

【００３４】この時、基板の表面に位置するパッド部２
０を含む表層配線導体２は、図３（ｂ）のように、その
導体膜がグリーンシートに埋設されるように形成される
ことになる。

【００３５】ここで、上述の内部配線導体３及びビアホ
ール導体４を形成する導電性ペーストは、例えば、所定
量のＡｇ粉末等の金属粉末と、必要に応じて例えば所定
量のホウケイ酸系低融点ガラスと、例えばエチルセルロ
ース等の有機バインダーと、例えば２，２，４−トリメ
チル−１，３−ペンタジオールモノイソプチレート等の
有機溶剤を混合し、３本ロールミルで混錬して作成す
る。

【００３６】また、少なくともパッド部２０となる導体
膜は、これらの導電性ペーストに比較して導電性ペース
トの有機ビヒクルを増量して配合する。

【００３７】内部配線パターン３などの形成するための
導電性ペーストは、焼結時の絶縁層１ａ〜１ｅと焼成挙
動を合わせるために、固形成分（金属粉末、ガラスフリ
ット）が全導電性ペーストの成分に対して、９０ｗｔ％
程度配合されるのに対して、パッド部２０を形成するた
めの導電性ペーストは、固形成分（金属粉末、ガラスフ
リット）が全導電性ペーストの成分に対して、９０ｗｔ
％以下、好ましくは８５ｗｔ％以下となるように配合す
る（有機成分が１０ｗｔ％以上、好ましくは１５ｗｔ％
以上）。即ち、絶縁層１ａ〜１ｅの焼結挙動を合わせる
ために調整された導電性ペーストに比較して、有機成分
を１０％〜５０％増量して配合する。仮に、導電性ペー
ストの固形成分の比率を９０ｗｔ％越えるようにする
（有機成分が１０ｗｔ％未満）では、焼成時の収縮量
が、多層セラミック基板１の材料であるガラス、セラミ
ック材料の収縮量に比べ少なくなり、パッド部２０が基
板１ａの表面から突起してしまう。このように場合に
は、ＩＣチップ５のバンプ６（突起）とが当接しあうこ
とになり、ＩＣチップ５を塔載した直後、ずれ易くな
り、実装信頼性が低下する。

【００３８】そして、固形成分が全導電性ペーストの９
０ｗｔ％以下（有機成分を１０ｗｔ％以上）、好ましく
は８５ｗｔ％以下（有機成分を１５ｗｔ％以上）とする
ことにより、パッド部２０の表面を基板の表面から１０
μｍ〜２０μｍ程度凹んだ湾曲形状とする（凹部２１）
とすることができる。

【００３９】これは、未焼成状態の積層体を一体的に８
００〜１０５０℃の比較的低温で焼成する。この焼成は
概ね６００℃以下の温度領域の脱バインダ過程と、８０
０〜１０５０℃の焼結過程とに区別できる。脱バインダ
過程は、絶縁層１ａ〜１ｅ及びビアホール導体４となる
導体や内部配線導体３となる導体膜に含まれている有機
ビヒクルを分解する過程である。また、焼結過程は、例
えば、ピーク温度８００〜１０００℃、例えば９５０℃
×３０分の大気雰囲気、または、中性雰囲気である。こ
の時、ガラスセラミック材料のガラス成分は、結晶化
し、各導体は金属焼結される。尚、上述の金属粉末の材
料は、Ａｇ単体以外に、Ａｇの合金、（Ａｇ−Ｐｄ、Ａ
ｇ−Ｐｔなど）やＣｕ単体またはＣｕ合金などを用いる
ことができる。

【００４０】上述の焼成構成で形成された基板１の表面
に位置するパッド部２０を含む表層配線導体２は、図３
（ｃ）のようになる。

【００４１】これは、パッド部２０となる導体膜中の増
量された有機成分が、脱バイ過程で焼失され、絶縁層１
ａ（グリーンシート）より収縮率が大きいためである。
しかも、パッド部２０は、その周囲及び底面側絶縁層１
ａと接しており、焼成工程で金属成分が周囲の絶縁層１
ａに結合するように引っ張られるようになるため、結果
として、図３（ｃ）のように表面が湾曲した形状の凹部
２１となる。

【００４２】その後、この表層配線導体２の一部である
パッド部２０に、バンプ６が形成されたＩＣチップ５を
接合するとともに、必要に応じて表層配線導体２に各種
電子部品などの接合するとともに、さらに、分割溝に沿
って分割処理する。

【００４３】尚、上述の製造方法では、パッド部２０と
なる表層配線導体２となる導体膜を印刷形成する導電性
ペーストは、パッド部２０の表面を湾曲した凹部とする
ため、特に、有機成分を１０〜５０％増量して配合させ
たが、この導体膜の焼結開始温度を早めて、焼結による
収縮率がセラミック基板１（絶縁層１ａ）に比較して、
大きくするようにしても構わない。例えば、金属粉末の
比表面積を増大させたり、焼結収縮開始を抑制するガラ
ス成分を減らしたりする。即ち、パッド部２０にバンプ
６が被着されたＩＣチップ５を実装した時、バンプ６の
直径の半分程度の位置ずれが発生したとしても、バンプ
６の下側の曲面が、パッド部２０の凹部に従って案内さ
れるように、その窪み量が１０〜２０μｍ程度とするよ
うになればよい。

【００４４】また、上述の製造方法では、グリーンシー
トを利用した多層方法であるが、絶縁層１ａ〜１ｅとな
るスラリーや内部配線導体３を順次印刷した印刷多層を
行ってもよい。この時、スラリーに光硬化可能なモノマ
ーを添加しておき、グリーンシート、または、塗布印刷
した塗布膜を選択的な露光・現像処理しても構わない。

【００４５】また、未焼成状態の積層体を複数の基板が
抽出できるような形状としておき、焼成前に必要に応じ
て分割溝を形成し、焼成後個々の多層セラミック基板に
分割しても構わない。

【００４６】

【発明の効果】本発明によれば、表層配線導体の一部で
あるパッド部に、バンプ付きのＩＣチップを実装するに
あたり、表面が基板よりも凹んだパッド部によって、自
己位置補正により信頼性良く実装できる電子回路部品と
なる。

【図面の簡単な説明】

【図１】本発明に係る回路基板の断面図である。

【図２】本発明に係る回路基板の拡大部分の断面図であ
る。

【図３】（ａ）〜（ｃ）は表層配線導体の形成方法を説
明する概略図である。

【符号の説明】

１０回路基板１積層基板１ａ〜１ｅ絶縁層２表層配線導体２０パッド部２１凹部３内部配線導体４ビアホール導体５ＩＣチップ６バンプ

Claims

【特許請求の範囲】

【請求項１】セラミック基板の表面に、ＩＣチップが
バンプ接合されるパッド部を含む表層配線導体が形成さ
れて成る回路基板において、前記パッド部分は、前記セラミック基板の表面に埋設さ
れているとともに、前記パッド部の表面に、前記バンプ
受け用の湾曲した凹部が形成されていることを特徴とす
る回路基板。