JP2009147157A - 多層セラミック基板及びその製造方法、電子部品 - Google Patents

多層セラミック基板及びその製造方法、電子部品 Download PDF

Info

Publication number
JP2009147157A
JP2009147157A JP2007323625A JP2007323625A JP2009147157A JP 2009147157 A JP2009147157 A JP 2009147157A JP 2007323625 A JP2007323625 A JP 2007323625A JP 2007323625 A JP2007323625 A JP 2007323625A JP 2009147157 A JP2009147157 A JP 2009147157A
Authority
JP
Japan
Prior art keywords
ceramic
layer
green sheet
sheet
outermost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007323625A
Other languages
English (en)
Other versions
JP4900226B2 (ja
Inventor
Koji Ichikawa
耕司 市川
Hatsuo Ikeda
初男 池田
Mitsuhiro Azumaguchi
光博 東口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2007323625A priority Critical patent/JP4900226B2/ja
Publication of JP2009147157A publication Critical patent/JP2009147157A/ja
Application granted granted Critical
Publication of JP4900226B2 publication Critical patent/JP4900226B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

【課題】配線パターンを微細化した場合においても、はんだ付けの不良を少なくし、高い信頼性をもった半導体モジュールを得る。
【解決手段】この多層セラミック基板10においては、最表面のセラミック層に隣接するセラミック層11と最表面のセラミック層(表層セラミック層)12の間に内部配線13が形成される。ビア配線14は一端が内部配線13に接続され、他端が接続用導体部(パッド部)15と接続される。ここで、この多層セラミック基板10においては、最表面のセラミック層である表層セラミック層12が表面に設けられており、接続用導体部15がこの表層セラミック層12の中に埋め込まれ、表層セラミック層15の表面と接続用導体部15の表面とが略同一平面上にある形態となっている。
【選択図】 図1

Description

本発明は、複数のセラミック層が積層されてなる多層セラミック基板の構造及びその製造方法に関する。また、この多層セラミック基板を用いた電子部品に関する。
今日、多層セラミック基板は、例えば携帯電話等の移動体通信端末装置において、アンテナスイッチモジュール、PA(Power Amplifier)モジュール、フィルタモジュール等の各種電子部品において用いられている。
こうした多層セラミック基板においては、複数のセラミック層が積層され、各層の間には配線層が形成され、かつ各配線層はビア配線によって接続される。特にLTCC(Low Temperature Co−fired Ceramics:低温焼結セラミック材料)は低温で配線材料等と一括して焼結できるため、こうした構成におけるセラミック層の材料に適している。
こうした多層セラミックス基板には半導体チップ等の機能素子が搭載され、電子部品となって機能する。特許文献1には多層セラミックス基板の構造の一例が記載されており、その断面図を図7に示す。この多層セラミック基板90においては、2層のセラミック層91a、91bが積層されており、セラミック層91aと91bとの間には内部配線92が形成されている。なお、これよりも下層にもセラミック層が存在するが、省略している。セラミック層91bの表面には外部配線93が形成されており、内部配線92と外部配線93とはビア配線94で接続される。なお、図7は断面図であるが、内部配線92及び外部配線93は配線となるべく所望の形状で各セラミック層の面方向においてパターニングされている。また、ビア配線94はセラミック層91bを貫通する略円柱状となっている。
外部配線93には、半導体チップが直接接合されたり、半導体チップとの電気的接合がとられ、一般にこうした接合には、融点の低いはんだが用いられる。この場合、はんだは外部配線93におけるパッド部(接続用導体部)93aに接合されるが、このパッド部93aの外にはんだが流れ出すことがある。この際、隣接する外部配線のパッド部のはんだ同士が接触し、本来接続すべきでない箇所が接続されることがある。また、はんだが流れ出るために所望のパッド部93aでの接合ができなくなることもある。このため、セラミック層91bの表面において、はんだ付けを行う箇所であるパッド部93a以外の箇所には、はんだ濡れ性の低い絶縁性のオーバーコート層95が形成される。オーバーコート層95は例えばガラスセラミックからなり、印刷によりパターニングされ、焼成されて形成される。この焼成は、セラミック層91a、91bや内部配線92、外部配線93,ビア配線94等と同時に一括して行われる。この焼成後に、外部配線93の表面にははんだ濡れ性が高い金(Au)やニッケル(Ni)からなる金属めっき層96がめっきにより形成される。
上記の構造を製造する際には、粉末材料を有機バインダ中に分散させてシート状に成型したグリーンシートをセラミック層91a、91bとなる層とし、内部配線92、外部配線93、及びビア配線94となる金属層を銀ペーストを印刷することによって形成した積層体を形成する。この積層体上に、オーバーコート層95となるガラスセラミック層材料を印刷によって形成し、この積層体を図7中の上下方向にプレスしてオーバーコート層95を平坦化させた後で焼結を行う。この焼結によってセラミック層91a、91b、内部配線92、外部配線93、及びビア配線94が形成され、その後でめっきによって金属めっき層96が形成される。
この構造を用いて、多層セラミック基板の上に多数の半導体チップを搭載し、はんだを用いて接合して形成した電子部品を製造することができた。
一方、特許文献2には、同時焼成ではなく2段階に分けて焼結を行う多層セラミック基板の製造方法が開示されている。即ち、この製造方法は、内部配線が形成された複数の第1セラミックグリーンシートを積層、焼成してなるセラミック基板の両主面に、表層の外部配線が形成された第2のセラミックグリーンシートを積層して積層体を形成し、この積層体をさらに焼結するセラミック多層基板の製造方法である。
特開2006−156948号公報 特開2006−140513号公報
しかしながら、近年、半導体モジュールの高集積化に伴って、内部配線92や外部配線93のパターンは益々微細化している。例えば、外部配線93において半導体チップや半導体チップ配線との電気的接合を行うパッド部93aの1辺を300μm以下、パッド部の間隔を200μm以下、より高密度の場合には1辺を200μm以下、パッド部の間隔を100μm以下とすることが必要になる。こうした場合、特にオーバーコート層95に起因するはんだ付けの不良が発生した。
オーバーコート層95は印刷で形成され、その際に印刷の下地となる外部配線93等に対して目合わせして形成される。この目合わせ精度が悪いと、オーバーコート層95と外部配線93との重ね合わせ精度が悪くなり、本来オーバーコート層95でカバーすべき箇所が露出したり、本来はんだ付けを行うべき箇所であるパッド部93aがオーバーコート層95によって覆われ、接合不良を発生することがある。従って、特に微細化されたパターンに対しては、焼成後の状態での重ね合わせ精度が不充分となることがあった。また、特に微細化されたパターンではオーバーコート層95の印刷時の滲みにより、パッド部93aがオーバーコート層によって覆われてしまうこともあった。
また、オーバーコート層は、ペーストを印刷して形成され、印刷後にプレスしてオーバーコート層を平坦化する。この際、オーバーコート層下部のパターンの有無によって局所的に高い圧力がかかることがあり、ここから焼成後にクラックが発生することがあった。また、オーバーコート層とセラミック層の焼結収縮の差により、オーバーコート層が緻密に焼成できないこともあった。このため、前記のめっきをオーバーコート層95形成後に行う場合、めっき液がオーバーコート層95の内部に染み込み、オーバーコート層95にはんだが乗りにくくするという目的を達成できない場合があった。従って、オーバーコート層を用いた多層セラミック基板においては、配線パターンを微細化した場合に、はんだ付けの不良やめっき液による不良が多発した。
また、外部配線93のパターンの微細化に伴い、表層におけるビア配線94の開口部径も従来用いられてきたφ100μm程度の大きさから、さらに微細な径にすることが必要となってきた。ビア配線はビア孔に電極ペースト等の材料が印刷工程によって充填されて形成されるため、セラミック層91bが厚いと、ビア配線が形成されるビア孔を加工し難くなる。また、印刷工程でのビア孔への電極ペースト充填と微細なパターン形成の両立も難しくなってきた。
特許文献2では、高精度の表層導体パターンを得るために2段階に分けて積層体を焼結する製造方法が提案されている。しかしながら、実際のところ、焼結後のセラミック基板に未焼成のグリーンシートを緻密に圧着することは困難である。さらに、これらを剥離欠陥や熱ダメージなく焼成することは実質的には困難なことであった。
従って、オーバーコート層を用いた多層セラミック基板においては、配線パターンを微細化した場合に、はんだ付けの不良が多発した。
本発明は、斯かる問題点に鑑みてなされたものであり、同時焼成(焼成と焼結を厳密には区別していないので焼結と言う場合もある。以下同様。)による多層セラミック基板において外部配線パターンの微細化やビア小径化に伴う、はんだ付け不良の問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
請求項1に記載の発明の要旨は、複数のセラミック層が積層され、最表面に接続用導体部を備える多層セラミック基板であって、ビア配線と、表面に金属めっき層を有する前記接続用導体部とが形成された最表面のセラミック層と、前記最表面のセラミック層と、前記最表面のセラミック層と隣接するセラミック層との間に形成され、前記ビア配線によって前記接続用導体部に接続される内部配線とを具備し、前記接続用導体部の表面と、前記最表面のセラミック層のセラミック表面とが略同一平面上にあることを特徴とする多層セラミック基板に存する。なお、上記金属めっき層はニッケル(Ni)及び/または金(Au)を主成分とするめっき層であることが望ましい。
かかる構成によれば、最表面のセラミック層は隣接するセラミック層と重ね合わせ精度を保ったまま一体焼成されているので、均一で緻密な一体組織となる。よって、はんだ付け不良やめっき液の染み込み不良が低減される。このとき、内部配線と接続用導体部とがビア配線で直接接続されると共に、接続用導体部の表面とセラミック表面とが略同一平面上にあるように形成されているので、導体を歪ませるような変形が生じない。また、これらの配線全体が良質な絶縁層(最表面のセラミック層)に埋設されて覆われているので、マイグレーション等の絶縁不良が低減される。
請求項2に記載の発明の要旨は、前記最表面のセラミック層の厚さは15〜90μmの範囲であり、前記隣接するセラミック層の厚さは15μmを越え、かつ前記最表面のセラミック層と前記隣接するセラミック層の厚さの合計が40μmを越えていることを特徴とする請求項1に記載の多層セラミック基板に存する。
焼結後のセラミック層の厚みは、基本的には焼成前のセラミックグリーンシートの厚みに支配される。前記最表面のセラミック層の厚さが15μm未満の場合、第1のセラミックグリーンシートを積層することが困難となる場合がある。また、前記最表面のセラミック層の厚さが90μmを越える場合、第1のセラミックグリーンシートへの小径ビア加工が困難となる。また、前記隣接するセラミック層の厚さが15μm以下であると、焼成前の第2のセラミックグリーンシートを積層することが困難となる場合がある。隣接するセラミック層においても、φ100μm程度のビア径が必要であり、ビア孔加工が可能なシート厚さであることが好ましい。このため、第2のセラミック層の上限厚さは通常150μm以下とすることが好ましい。また、前記最表面のセラミック層と前記隣接するセラミック層の厚さの合計が40μm以下の場合、第1のセラミックグリーンシートと第2のセラミックグリーンシートの積層時の密着性が悪く、積層することが困難となる場合がある。厚さの合計の上限は、上記したように、表層、第2層ともにビア孔加工可能な厚さである必要があり、240μm程度が好ましい。
請求項3に記載の発明の要旨は、電気的に独立した前記接続用導体部が最表面において複数個配列され、前記接続用導体部間の最小間隔が200μm以下であることを特徴とする請求項1または2に記載の多層セラミック基板に存する。
かかる多層セラミック基板においては、特に高密度に表面実装部品を搭載することができ、高機能、高性能の電子部品を得ることができる。
請求項4に記載の発明の要旨は、複数のセラミック層が積層され、接続用導体部が最表面に設けられた多層セラミック基板を焼結によって形成する、多層セラミック基板の製造方法であって、焼結後に最表面のセラミック層となる第1のセラミックグリーンシートの表面に、焼結後に前記接続用導体部となる金属層と、前記第1のセラミックグリーンシートの内部に、焼結後に前記接続用導体部と内部配線とを接続するビア配線となる金属層とを形成した表層セラミックグリーンシートを形成する表層セラミックグリーンシート形成工程と、焼結後に前記最表面のセラミック層に隣接するセラミック層となる第2のセラミックグリーンシート上に焼結後に内部配線となる金属層を形成した下層セラミックグリーンシートを形成する下層セラミックグリーンシート形成工程と、前記表層セラミックグリーンシートと下層セラミックグリーンシートとを積層圧着し、前記接続用導体部となる金属層の表面と前記第1のセラミックグリーンシートの表面とが略同一平面状にある上部セラミックシート積層体を形成する上部セラミックシート積層体形成工程と、前記上部セラミックシート積層体とは別途に、前記最表面のセラミック層に隣接するセラミック層と前記最表面のセラミック層とは反対側の面で隣接するセラミック層となる下部セラミックシートを形成する下部セラミックシート形成工程と、前記上部セラミックシート積層体と前記下部セラミックシートからなる未焼結の多層セラミック体を焼成する焼結工程と、 焼結後の前記接続用導体部の表面に、金属めっき層を形成するめっき工程と、を有することを特徴とする多層セラミック基板の製造方法に存する。
かかる方法によれば、最表面のセラミック層は隣接するセラミック層と重ね合わせ精度を保ったまま一体焼成されるので、均一で緻密な多層セラミック基板を製造できる。
請求項5に記載の発明の要旨は、前記下部セラミックシート形成工程において、前記下部セラミックシートは複数枚のグリーンシートを積層圧着して形成されることを特徴とする請求項4に記載の多層セラミック基板の製造方法に存する。
かかる製造方法によって、多数の層からなる多層セラミック基板を特に容易に製造することができる。
請求項6に記載の発明の要旨は、前記第1のセラミックグリーンシートの厚さは20〜120μmの範囲であり、前記第2のセラミックグリーンシートの厚さは20μmを越え、かつ前記第1のセラミックグリーンシートと前記第2のセラミックグリーンシートの厚さの合計が56μmを越えていることを特徴とする請求項4または5に記載の多層セラミック基板の製造方法に存する。
上述したように、第1のセラミックグリーンシートの厚さが20μm未満の場合は積層すること自体が困難となる場合がある。120μmを越える場合はビア加工が困難となる場合がある。第2のセラミックグリーンシートについては、厚さが20μm以下であると積層することが困難となる場合がある。ビア開口が少し大きいものまで設けるため、厚さは200μm程度であることが好ましい。また、密着性良く積層するには両セラミックグリーンシートの厚さの合計で56μmを超えることが好ましい。かかる構成では、最表面のセラミック層は薄く、隣接するセラミック層は少なくとも同等厚さ、望ましくはより厚くして厚みに差を持たせることが好ましい。これにより接続用導体部が十分に埋設することができて同一平面上に形成されやすい。また、ビア配線の微細孔の形成が可能で導体の穴埋め印刷が良好に行えており、印刷ずれや滲みの問題が低減できる。
請求項7に記載の発明の要旨は、前記上部セラミックシート積層体形成工程において、少なくとも前記表層セラミックグリーンシートを圧着する際と、当該表層セラミックグリーンシートに前記下層セラミックグリーンシートを積層し圧着する際は、減圧雰囲気中で行うことを特徴とする請求項4から請求項6までのいずれか1項に記載の多層セラミック基板の製造方法に存する。
かかる方法によれば、接続用導体部を十分に埋設させて同一平面上に形成できる。また、このとき表層セラミックグリーンシートが薄くても皺や隙間の発生を防止でき、目合わせ精度が良く精度の高い多層セラミック基板を得ることができる。
請求項8に記載の発明の要旨は、請求項1から3までのいずれか1項に記載の多層セラミック基板が用いられ、前記金属めっき層に対して、はんだ付けを用いて表面実装部品が搭載されたことを特徴とする電子部品に存する。
請求項9に記載の発明の要旨は、前記表面実装部品には、少なくとも半導体チップ、チップコンデンサ、チップ抵抗器のいずれかが含まれることを特徴とする請求項8に記載の電子部品に存する。
本発明は以上のように構成されているので、配線パターンを微細化した場合においても、はんだ付けの不良を少なくした多層セラミック基板、及びその製造方法となる。また、これらを用いて高い信頼性をもった電子部品を得ることができる。
以下、本発明について具体的な実施形態を示しながら説明する。ただし、本発明はこれらの実施形態に限定されるものではない。
図1は、本発明の実施の形態に係る多層セラミック基板10の上部の一部の断面図であり、図2はその構造の斜視図である。ここで、多層セラミック基板10の片面(図1における上側)だけについて記載しているが、他方の面についても同様の構造とすることができる。この多層セラミック基板10においては、最表面のセラミック層に隣接するセラミック層11と最表面のセラミック層(表層セラミック層)12の間に内部配線13が形成される。ビア配線14は一端が内部配線13に接続され、内部配線13に対して1対のビア配線14が備わっている。ここで、この多層セラミック基板10においては、最表面のセラミック層である表層セラミック層12が表面に設けられており、接続用導体部15がこの表層セラミック層12の中に埋め込まれ、表層セラミック層15の表面と接続用導体部15の表面とが略同一平面上にある形態となっている。また、露出した接続用導体部15の表面には、接続用導体部と比べると薄い金属めっき層16が形成されている。なお、図1、2においてはセラミック層11と内部配線13として1層ずつが記載されているが、セラミック層11と内部配線13とは任意の回数だけ積層することができ、内部配線13同士を上記と同様の構造のビア配線により電気的に接合することができる。また、ここで表層セラミック層12の表面と接続用導体部15の表面とが略同一平面上にあるとは、これらの間に段差が存在しても、はんだ接合等において問題のない程度、具体的には段差が10μm以下程度であることを示す。前記の金属めっき層16の厚さはこれよりも薄いため、金属めっき層16の表面も表層セラミック層15の表面とは略同一平面上となる。
この多層セラミック10の表面では、接続用導体部15、金属めっき層16を介して複数の半導体チップや機能素子が電気的に接続される。この際、電流は接続用導体部15、ビア配線14を介して内部配線13中を流れる。また、図1、2においては省略しているが、内部配線13と同様にして多層セラミック基板10の内部に抵抗、インダクタ、キャパシタ等を形成することもできる。これらが機能的に接続されることによって、例えば高周波回路を構成し、この多層セラミック基板10を用いて電子部品を形成することができる。この電子部品としては、例えば、携帯電話等の無線通信装置のフロントエンド部に使用されるパワーアンプや、アンテナスイッチ等のモジュール部品がある。
セラミック層11はLTCC(Low Temperature Co−fired Ceramics:低温焼結セラミック材料)、例えばアルミナ(Al)、酸化シリコン(SiO)等を含む材料で構成される。具体的には、アルミニウム(Al)、シリコン(Si)、ストロンチウム(Sr)、チタン(Ti)の酸化物で構成され、これらがそれぞれAl換算で10〜60質量%、SiO換算で25〜60質量%、SrO換算で10〜50質量%、TiO換算で20質量%以下からなる材料である。この層はこの材料からなるグリーンシートを900℃程度の温度で焼結することにより形成される。グリーンシートは、例えば上記の酸化物粉末を例えばポリビニルブチラール樹脂からなる有機バインダ、及びジ−n−ブチルフタレートからなる可塑剤中に分散させたスラリをシート状に成形することによって得られる。その厚さは70〜100℃の温度範囲で乾燥後に10〜190μm程度とされる。この材料は絶縁性であり、かつ高い機械的強度を有する。
表層セラミック層12もセラミック層11と同様の材料で同様に形成されるが、その厚さはセラミック層11よりも薄く、20〜120μm程度である。なお、表層セラミック層12の材料はセラミック層11と略同一組成の材料であればよいが、組成が異なる場合でも、同じ温度で焼結でき、セラミック層11との接合が良好なものであればよい。
内部配線13は、例えば銀ペーストをセラミック層11となる前記のグリーンシート上に印刷により形成した後で、前記の焼成を行うことにより形成される。その厚さは例えば5〜30μm程度であり、印刷時に配線となるべくパターニングされる。なお、印刷等によってパターニングが可能な導電体であり、かつセラミック層11、12の焼結後に配線として用いることのできる材料であれば、銀ペーストの代わりに例えば銅系ペーストも用いることができる。
ビア配線14は、接続用導体部15と内部配線13とを接続する略円柱形状であり、その材料としては内部配線13と同様の材料、例えば銀ペーストが用いられる。ビア配線14は、同形状の穴を、焼結後に表層セラミック層12等となるグリーンシートに形成し、この穴に銀ペースト等を充填した後で前記の焼成を行うことにより形成される。
接続用導体部15ははんだ付けを行うためのパッド部を構成し、内部配線13と同様の材料で同様に形成されるが、特に図2に示されるように、この上にはんだ接合がしやすい形状(矩形、円形等)となっている。
金属めっき層16ははんだの濡れ性が良好なAuやNiを主成分として形成される。具体的には、厚さ2〜5μm程度のNi下地層を形成し、その上に厚さ0.02〜0.1μm程度のAu層が形成された構造で、例えば無電解めっきで接続用導体部15上に形成される。金属めっき層16により、半導体チップの機械的及び電気的接続をはんだを用いて接続用導体部15上に行うことができる。
この多層セラミック基板10の製造方法における工程断面図を図3に示す。この製造方法について以下に説明する。
まず、図3(a)に示されるように、焼結後に表層セラミック層12となる第1のセラミックグリーンシート21中にビア配線14となる銀ペースト層(金属層)22を形成し、セラミックグリーンシート21の表面には、焼結後に接続用導体部15となる銀ペースト層(金属層)23を形成した表層セラミックグリーンシート24を作成する(表層セラミックグリーンシート形成工程)。なお、セラミックグリーンシート21は、支持フィルム40上に形成されており、支持フィルム40としては、化学的に安定でかつ可塑性が高いPET(ポリエステル)フィルムが好ましく用いられる。銀ペースト層22は、セラミックグリーンシート層21中にビア配線14に対応する開口部を例えばレーザー加工によって設け、この開口部に銀ペーストを充填することにより形成される。銀ペースト層23(接続用導体部15)の微細化に伴い、レーザー加工によって形成する開口穴も微細な径とすることが必要であり、例えば、φ100μm以下、より望ましくはφ60〜80μm程度とすることが求められる。銀ペースト層23は、例えば印刷(スクリーン印刷)によって銀ペースト層22と共に同時に形成される。
次に、図3(b)に示されるように、セラミック層11となるセラミックグリーンシート25上に、内部配線13となる銀ペースト層(金属層)26を印刷によって形成した下層セラミックグリーンシート27を上記と別個に形成する(下層セラミックグリーンシート形成工程)。銀ペースト層26は内部配線13となるべくパターニングされている。なお、ここでは単純化して記載しているが、セラミック層や内部配線を多層化する場合には、これらに対応するセラミックグリーンシート層や銀ペースト層を同様にして積層して下部セラミックシートを作成する工程(下部セラミックシート形成工程)を別に行う。
次に、図3(a)(b)のセラミックグリーンシート24、27を積層圧着して、図3(c)に示すように焼結前の上部セラミックシート積層体28を作成する(上部セラミックシート積層体形成工程)。この作業においては、図3中で上下方向に圧着されれば、図3(c)に示されるように、セラミックグリーンシート21、25は変形し、銀ペースト層26がセラミックグリーンシート21、25中に埋め込まれ、銀ペースト層23がセラミックグリーンシート21中に埋め込まれた形態となった上部セラミックシート積層体28となる。この上部セラミックシート積層体28においては、セラミックグリーンシート21の表面と、接続用導体部15となる銀ペースト層23の表面とは略同一平面上にある。なお、前記の通りに複数枚の下層グリーンシートが用いられる場合には、ここではこれらを積層して圧着する。この上部セラミックシート積層体形成工程の詳細については後述する。また、セラミックグリーンシート21の表面と、接続用導体部15となる銀ペースト層23の表面との位置関係は、前記の表層セラミック層12の表面と接続用導体部15の表面と同様である。
その後、別途形成したセラミックグリーンシート層を適宜積層圧着して形成された(下部セラミックシート積層体形成工程)下部セラミックシート積層体を必要に応じて上部セラミックシート積層体28に適宜積層圧着し、焼結前の多層セラミック体を焼結する(焼結工程)。この条件は、例えば非酸化性雰囲気でもよいが、大気焼成雰囲気中で900℃、2時間程度とする。これにより、図3(d)に示されるように、セラミックグリーンシート25はセラミック層11に、銀ペースト層26は内部配線13に、セラミックグリーンシート21は表層セラミック層12に、銀ペースト層22はビア配線14に、銀ペースト層23は接続用導体部15となり、一体となった焼結体が得られる。
最後に、図3(e)に示されるように、無電解めっきによって、金属めっき層16を接続用導体部15上に形成する(めっき工程)。
なお、図示していないが、その後この多層セラミック基板10は半導体チップ、チップコンデンサ、チップ抵抗器等の表面実装部品が搭載された後で適宜分割破断あるいはダイシングされ、電子部品となる。
以上の製造方法により、図1に示す多層セラミック基板10が製造できる。この多層セラミック基板10の表面においては、従来の多層セラミック基板におけるオーバーコート層の代わりに、厚みの薄い表層セラミック層12が形成されている。従って、下記の理由により、この上にはんだ付けを行なう際には、はんだ層は濡れ性のよい金属めっき層16の上にのみ形成されるため、接続用導体部15上で適切にはんだ付けを行うことができる。
まず、極めて小径の開口部(ビア配線)であるにも関わらず厚さが薄いため、銀ペーストの充填量が適切となる。そのため銀ペースト層22の上に銀ペースト層23を印刷ずれすることなく形成することができる。また、銀ペースト層22と23を同時に印刷形成することができるため、滲み現象が無く、微細な接続用導体部15の形成が可能となる。
また、表層セラミック層12をセラミック層11と同様に緻密な構造とすることができるため、金属めっき層16を形成する際(図3(e))にめっき液が内部に染み込むことはない。従って、金属めっき層16は接続用導体部15の表面にのみ形成され、その後のはんだ付けによる接合における不良を発生しにくい。
また、一般に、電流密度が大きくなる電流通路となる導体が絶縁層によって被覆されている場合、この絶縁層の膜質が不良であると、長時間電流を流した場合に絶縁層における絶縁不良が発生する、いわゆるマイグレーションが発生することがある。図7に示したオーバーコート層を用いた従来の構造の多層セラミック基板の表面付近においては、外部配線が最も電流密度の高い通路となる。この電流の通路の下面は緻密なセラミック層となるが、上面は緻密でないオーバーコート層で覆われる。従って、この電流通路の被覆は不充分となり、マイグレーションが発生することがある。これに対して、この多層セラミック基板10の表面付近においては、最も電流密度が高い通路となるのは内部配線13であり、その下面は緻密なセラミック層11に、上面も同様に緻密な表層セラミック層12で覆われている。従って、マイグレーションが発生しにくく、信頼性の高い多層セラミック基板が得られる。
従って、内部配線13や接続用導体部15等の配線パターンを微細化した場合においても、はんだ付けの不良を少なくし、高い信頼性をもった電子部品を得ることができる。例えば、複数の接続用導体部15が配列され、その最小間隔が200μm以下であっても、はんだ付けの不良を低減させることができる。
この製造方法においては、図3(c)に示した上部セラミックシート積層体形成工程において、薄い表層セラミックグリーンシート24と下層セラミックグリーンシート27を積層して圧着する必要がある。この際に、表層セラミックグリーンシート24と下層セラミックグリーンシート27との間に皺や空瞭(空気溜まり)ができたり、表層セラミックグリーンシート24が部分的に浮き上がり、密着不良となる箇所ができることがある。圧着の際の圧力を高くすればこうした箇所をなくすことはできるが、その場合には薄い表層セラミックグリーンシート24が破れることがある。従って、この多層セラミック基板10を製造する際には、この上部セラミックシート積層体形成工程の最適化が特に重要である。
そこで、この製造方法においては、真空積層圧着法で図3(c)に示す上部セラミックシート積層体形成工程を行う。この真空積層圧着法を詳細に示す工程断面図が図4である。
まず、図4(a)において、真空プレス機下部52上に、積層されるセラミックグリーンシートを仮固定するための粘着シート41を設置する。この粘着シート41は、積層完了後に積層体から容易に剥離することができるものである。次に、図3(a)に示されたように、銀ペースト層23、22が形成された第1のセラミックグリーンシート21(表層セラミックグリーンシート24)を前記粘着シート41上に、銀ペースト層(金属層)23側を下にした状態で設置する。
次に、図4(b)に示すように、プレス機上部51により、プレス機下部52との間に粘着シート41及び表層セラミックグリーンシート24を挟み、周囲が弾性体53で支持された状態で、粘着シート41及び表層セラミックグリーンシート24が設置された空間を真空引きすることにより減圧する。
その後、図4(c)のように、この表層セラミックグリーンシート24に図4中における上下方向に圧力を加える。この工程では、例えば温度30〜90℃において、0.98〜9.8MPaの圧力を印加し、5〜100秒間圧着する。
その後、図4(d)に示されるように、真空プレス機の中を大気開放し、支持フィルム40を表層セラミックグリーンシート24から剥離する。
以上の工程により、銀ペースト層23は、表層セラミックグリーンシート24の中に埋め込まれる。また、表層セラミックグリーンシート24が設置された空間を減圧することにより、表層セラミックグリーンシート24が薄い場合、例えば80μm以下の厚さである場合でも、粘着シート41との間の空瞭をなくし、密着性を高めることができる。すなわち、減圧することによって、低い加圧力で密着性を高めることができるため、表層セラミックグリーンシート24が薄い場合でも、破れ等を発生させることがない。
次に、図4(e)に示されるように、積層された表層セラミックグリーンシート24の上に、前記図3(b)に示された第2のセラミックグリーンシート25に銀ペースト層26が形成された下層セラミックグリーンシート27を位置合わせして設置する。
次に、図4(f)に示されるように、プレス機上部51により、プレス機下部52との間に表層セラミックグリーンシート24と下層セラミックグリーンシート27を挟み、周囲が弾性体53で支持された状態で、粘着シート41及び表層セラミックグリーンシート24が設置された空間を真空引きすることにより減圧する。
その後、図4(g)のように、この表層セラミックグリーンシート24と下層セラミックグリーンシート27に図4中における上下方向に圧力を加える。この工程では、例えば温度30〜90℃において、0.98〜9.8MPaの圧力を印加し、5〜100秒間圧着する。
これによって上部セラミックシート積層体28が形成される。その後、図4(h)に示されるように、真空プレス機の中を大気開放し、支持フィルム40を下層セラミックグリーンシート27から剥離する。
以上の工程により、銀ペースト層26は表層セラミックグリーンシート24と下層セラミックグリーンシート27との間に埋め込まれる。このとき表層セラミックグリーンシート24が薄くとも、下層セラミックグリーンシート27は比較的厚いために埋め込みは充分に行われる。また、表層セラミックグリーンシート24等が設置された空間を減圧することにより、表層セラミックグリーンシート24が薄い場合でも、下層セラミックグリーンシート27は厚いため、表層セラミックグリーンシート24の変形を受容し、両者の間の空瞭をなくし、密着性を高めることができる。すなわち、減圧することによって、低い加圧力で密着性を高めることができる。
以降、所定の枚数のセラミックグリーンシート(下部セラミックシート)を同様の工程で積層圧着し、最後に粘着シート41を剥離する。あるいは、別途積層圧着して下部セラミックシート積層体29を形成(下部セラミックシート形成工程)し、これを以上と同様にして積層圧着して、最終的に図4(i)に示されるような、焼結前の多層セラミック体30が形成される。図4(i)は上下を図4(a)〜(h)とは逆にして記載している。
なお、ここでは単純化して記載したが、下部セラミックシート積層体29には高周波回路を構成する内部配線となる金属層が適宜設けられており、上記と同等に、銀ペースト層を備えたグリーンシートを適宜積層圧着して形成される。なお、上から3層目以降のセラミックグリーンシートの積層圧着においては、減圧せずに圧着する事も可能である。これは、第2のセラミックグリーンシートの厚みが十分であるため、3層以降の金属層はセラミックグリーンシート層に埋め込まれやすく、セラミックグリーンシート層間の密着性が高くなるためである。
以降は、図3(d)以降の工程を行うことにより、多層セラミック基板10が得られる。
なお、以上の製造方法によって多層セラミック基板10が製造できるが、これに限られるものではなく、同様の構造を製造できる製造方法であれば、これを使用することができる。
また、上記の例においては、多層セラミック基板の表面付近の構造について言及したが、多層セラミック基板内部の構造や、反対側表面の構造については、前記の焼結工程によって一括して焼結できる構造であれば、任意である。
上記の多層セラミック基板を前記の製造方法によって製造した。セラミックグリーンシート材料は、上記のLTCC材料を用い、LTCC材料100重量部に対し、ポリビニルブチラール樹脂15重量部、ジ−n−ブチルフタレート10.5重量部を加えてスラリーを作製し、ドクターブレードによりシート成形した。内部のセラミック層となる第2のセラミックグリーンシートの厚さは20〜190μmの範囲、表層セラミックシートとなる第1のセラミックグリーンシートの厚さは14〜120μmの範囲とした。レーザー加工によってφ60μmの開口部を形成し、この際の開口部の形成可否を評価した。その後、スクリーン印刷によって所望のパターン及びビア配線を形成した。そして、前記の真空積層圧着法を用いて、第1のセラミックグリーンシート(表層セラミックグリーンシート)と第2のセラミックグリーンシート(下層セラミックグリーンシート)との積層を、これらの厚さを変えて多層セラミック基板を製造した。この際、真空積層圧着法における雰囲気の減圧条件は大気圧よりも80kPa減圧とし、積層体には温度70℃において6.1MPaの圧力を60秒間印加した。その後に、セラミックグリーンシートにおける破れや剥離の有無を確認した。
次に、焼結前多層セラミック体を焼成し、金属めっき層を形成して多層セラミック基板を作製した。この基板に対して、めっき性評価、導通試験評価、絶縁試験による「マイグレーション耐性評価を行った。また、従来のオーバーコート層を用いた多層セラミック基板を製造し(試料No.24)、本発明の実施例の多層セラミック基板と比較した。ここで、試料No.24のオーバーコート層は厚さ12μmのセラミック材とした。このセラミック層は、多層セラミック基板におけるセラミック材にCoを添加して着色したものを用いた。オーバーコート層に隣接したセラミック層の厚さを焼成後で50μm、その下のセラミック層の厚さを焼成後で25μmとした。
以上の評価結果を表1に示す。なお、ここでの評価基準は以下の通りである。
(めっき性)
焼成後の各試料に対して、市販の無電解Niめっき液及びAuめっき液を用い、平均膜厚5μmのNiめっき及び平均膜厚0.4μmのAuめっきを施した。めっき後の接続用導体部を電子顕微鏡(SEM)で観察し、接続用導体部に付着しためっきの面積率より、接続用導体部表面の状態を下記の基準で評価し、「良」以上を○とした。
めっきの面積率が100%:優
めっきの面積率が100%未満かつ95%以上:良
めっきの面積率が95%未満:不良
(導通試験)
めっき後の多層セラミック基板に対して、所望のパターンが接続されているかどうか、全経路について、導通確認を行った。下記の基準で評価し、「良」以上を○とした。
導通試験合格率が100%:優
導通試験合格率が100%未満かつ95%以上:良
導通試験合格率が95%未満:不良
(絶縁試験)
めっき後の多層セラミック基板に対して、表層電極と接続されている端子間に4Vを印加し、85℃、85%相対湿度の高温高湿層に1000時間入れて、表層電極間のリーク電流を測定することで、マイグレーション耐性を評価した。正常電流値が0.01μA以下のところ、この電流値が0.01μAを越えた場合をリーク電流が発生したと認識し、下記の基準で評価し、「良」以上を○とした。
絶縁試験合格率が100%:優
絶縁試験合格率が100%未満かつ95%以上:良
絶縁試験合格率が95%未満:不良
表1の結果より、ビア穴形成では、本発明の実施例においては、レーザーによる開口孔径φ60μmのビア穴を形成できた。しかし、表層セラミックグリーンシートが148μmと厚いNo.21では、これを形成することができなかった。
上部セラミックシート積層体形成工程では、本発明の実施例である、表層(第1)のグリーンシートの厚さが20〜120μm、第2のグリーンシートの厚さが20μmを越えており、かつ第1のグリーンシートと第2のグリーンシートの厚みの合計が56μmを超えている場合において、破れや剥がれがなく、その後の焼結工程を経て多層セラミック基板を製造することができた。一方、この合計厚さが小さいNo.1、第1のグリーンシートが薄いNo.22では、圧着後の支持フィルム剥離において、シートが破れて積層ができなかった。また、合計厚さが小さいNo.2、No.7、第1のグリーンシートが薄いNo.23では、圧着後の支持フィルム剥離時に、粘着シートと第1のグリーンシート間、あるいは第1のグリーンシートと第2のグリーンシート間に密着不良と思われる空気溜まりが発生した。なお、上記の破れや剥がれがない第1及び第2のグリーンシートの厚さ、及びこれらの合計の厚さの範囲に対応する最表面のセラミック層の厚さ、隣接するセラミック層の厚さ、及びこれらの合計厚さはそれぞれ焼成後の厚さで15〜90μmの範囲、15μmを越え、40μmを越えている。
めっき性評価においては、従来のオーバーコート層を用いたNo.24(比較例)の基板において、めっき不良が多発した。これは、本来露出しているべき電極(接続用導体部)の表面にオーバーコート層がかぶっており、めっきされない部分が発生したためである。一方、オーバーコート層を用いない本発明の実施例においては、積層ができなかったNo.1、No.22を除いて電極(接続用導体部)の表面と、表層(第1)のグリーンシートのセラミック表面とが略同一平面上にあると判定でき良好なめっき性が確認できた。
また、導通試験評価では、本発明の実施例は良好であることが確認された。一方、No.21は、表層におけるφ60μmのビアを形成することができず、導通不良となった。また、No.2、No.7、No.23では、一部に導通不良が確認された。これは、グリーンシート積層時の密着不良に起因して、焼成後の組織にデラミネーションやクラック等の欠陥が発生したためと思われる。
図5に、これらの構造の断面SEM写真((a)No.24:従来の多層セラミック基板、(b)No.4:実施例の多層セラミック基板)を示す。従来の多層セラミック基板(a)においては、電流通路となる外部配線93の下部のセラミック層91bは緻密な構造となっているが、上部のオーバーコート層95は緻密でない多孔質となっている。これに対して、実施例(b)では内部配線13は緻密なセラミック層11、12に挟まれた形態となっている。
これらの多層セラミック基板についてマイグレーション特性を測定した結果を図6(a:No.24、b:No.4)に示す。ここで、マイグレーションの判定については上記の絶縁試験における絶縁試験不合格率をマイグレーション発生率としてその通電時間依存性を調べた。図6の結果より、比較例の多層セラミック基板においては400時間以上でマイグレーションが発生したのに対し、実施例の多層セラミック基板においては、1000時間においてもマイグレーションは見られなかった。従って、実施例の多層セラミック基板は高い信頼性を有していることが確認された。これは、最表面にある電流経路の周囲を緻密な構造をもったセラミック層で覆ったことに起因する。
本発明の実施の形態に係る多層セラミック基板の一部の断面図である。 本発明の実施の形態に係る多層セラミック基板の構造を示す一部の透視斜視図である。 本発明の実施の形態に係る多層セラミック基板の製造方法を示す工程断面図である。 本発明の実施の形態に係る多層セラミック基板の製造方法において用いられる真空積層圧着法の工程を示す図である。 比較例(a)と実施例(b)における接続用導体部付近の断面TEM写真である。 比較例(a)と実施例(b)におけるマイグレーション発生率を調べた測定結果である。 従来の多層セラミック基板の一例の断面図である。
符号の説明
10、90 多層セラミック基板
11、91a、91b セラミック層
12 表層セラミック層
13、92 内部配線
14、94 ビア配線
15 接続用導体部
16、96 金属めっき層
21、25 セラミックグリーンシート層
22、23、26 金属層
24 表層セラミックグリーンシート
27 下層セラミックグリーンシート
28 上部セラミックシート積層体
29 下部セラミックシート積層体
30 多層セラミック体
40 支持フィルム
41 粘着シート
51 プレス機上部
52 プレス機下部
53 弾性体
93 外部配線
93a パッド部

Claims (9)

  1. 複数のセラミック層が積層され、最表面に接続用導体部を備える多層セラミック基板であって、
    ビア配線と、表面に金属めっき層を有する前記接続用導体部とが形成された最表面のセラミック層と、
    前記最表面のセラミック層と、前記最表面のセラミック層と隣接するセラミック層との間に形成され、前記ビア配線によって前記接続用導体部に接続される内部配線とを具備し、
    前記接続用導体部の表面と、前記最表面のセラミック層のセラミック表面とが略同一平面上にあることを特徴とする多層セラミック基板。
  2. 前記最表面のセラミック層の厚さは15〜90μmの範囲であり、前記隣接するセラミック層の厚さは15μmを越え、かつ前記最表面のセラミック層と前記隣接するセラミック層の厚さの合計が40μmを越えていることを特徴とする請求項1に記載の多層セラミック基板。
  3. 電気的に独立した前記接続用導体部が最表面において複数個配列され、前記接続用導体部間の最小間隔が200μm以下であることを特徴とする請求項1または2に記載の多層セラミック基板。
  4. 複数のセラミック層が積層され、接続用導体部が最表面に設けられた多層セラミック基板を焼結によって形成する、多層セラミック基板の製造方法であって、
    焼結後に最表面のセラミック層となる第1のセラミックグリーンシートの表面に、焼結後に前記接続用導体部となる金属層と、前記第1のセラミックグリーンシートの内部に、焼結後に前記接続用導体部と内部配線とを接続するビア配線となる金属層とを形成した表層セラミックグリーンシートを形成する表層セラミックグリーンシート形成工程と、
    焼結後に前記最表面のセラミック層に隣接するセラミック層となる第2のセラミックグリーンシート上に焼結後に内部配線となる金属層を形成した下層セラミックグリーンシートを形成する下層セラミックグリーンシート形成工程と、
    前記表層セラミックグリーンシートと下層セラミックグリーンシートとを積層圧着し、前記接続用導体部となる金属層の表面と前記第1のセラミックグリーンシートの表面とが略同一平面状にある上部セラミックシート積層体を形成する上部セラミックシート積層体形成工程と、
    前記上部セラミックシート積層体とは別途に、前記最表面のセラミック層に隣接するセラミック層と前記最表面のセラミック層とは反対側の面で隣接するセラミック層となる下部セラミックシートを形成する下部セラミックシート形成工程と、
    前記上部セラミックシート積層体と前記下部セラミックシートからなる未焼結の多層セラミック体を焼成する焼結工程と、
    焼結後の前記接続用導体部の表面に、金属めっき層を形成するめっき工程と、
    を有することを特徴とする多層セラミック基板の製造方法。
  5. 前記下部セラミックシート形成工程において、
    前記下部セラミックシートは複数枚のグリーンシートを積層圧着して形成されることを特徴とする請求項4に記載の多層セラミック基板の製造方法。
  6. 前記第1のセラミックグリーンシートの厚さは20〜120μmの範囲であり、前記第2のセラミックグリーンシートの厚さは20μmを越え、かつ前記第1のセラミックグリーンシートと前記第2のセラミックグリーンシートの厚さの合計が56μmを越えていることを特徴とする請求項4または5に記載の多層セラミック基板の製造方法。
  7. 前記上部セラミックシート積層体形成工程において、
    少なくとも前記表層セラミックグリーンシートを圧着する際と、当該表層セラミックグリーンシートに前記下層セラミックグリーンシートを積層し圧着する際は、減圧雰囲気中で行うことを特徴とする請求項4から請求項6までのいずれか1項に記載の多層セラミック基板の製造方法。
  8. 請求項1から3までのいずれか1項に記載の多層セラミック基板が用いられ、前記金属めっき層に対して、はんだ付けを用いて表面実装部品が搭載されたことを特徴とする電子部品。
  9. 前記表面実装部品には、少なくとも半導体チップ、チップコンデンサ、チップ抵抗器のいずれかが含まれることを特徴とする請求項8に記載の電子部品。
JP2007323625A 2007-12-14 2007-12-14 多層セラミック基板及びその製造方法、電子部品 Active JP4900226B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007323625A JP4900226B2 (ja) 2007-12-14 2007-12-14 多層セラミック基板及びその製造方法、電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007323625A JP4900226B2 (ja) 2007-12-14 2007-12-14 多層セラミック基板及びその製造方法、電子部品

Publications (2)

Publication Number Publication Date
JP2009147157A true JP2009147157A (ja) 2009-07-02
JP4900226B2 JP4900226B2 (ja) 2012-03-21

Family

ID=40917421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007323625A Active JP4900226B2 (ja) 2007-12-14 2007-12-14 多層セラミック基板及びその製造方法、電子部品

Country Status (1)

Country Link
JP (1) JP4900226B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182238A (ja) * 2008-01-31 2009-08-13 Mitsubishi Electric Corp セラミックパッケージおよびその製造方法
JP2012049187A (ja) * 2010-08-24 2012-03-08 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
US9386696B2 (en) 2011-06-29 2016-07-05 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate and manufacturing method therefor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307570A (ja) * 1994-05-12 1995-11-21 Ibiden Co Ltd 多層セラミックス基板の製造方法
JPH09293956A (ja) * 1996-04-26 1997-11-11 Kyocera Corp 配線基板
JP2002141646A (ja) * 2000-10-30 2002-05-17 Kyocera Corp 回路基板
JP2005056977A (ja) * 2003-08-01 2005-03-03 Matsushita Electric Ind Co Ltd 積層セラミック基板の製造方法および誘電体積層デバイス
JP2006005189A (ja) * 2004-06-18 2006-01-05 Hitachi Ltd セラミック基板およびその製造方法
JP2007165615A (ja) * 2005-12-14 2007-06-28 Tdk Corp セラミック多層基板及びその製造方法
JP2007266042A (ja) * 2006-03-27 2007-10-11 Kyocera Corp 積層構造体の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307570A (ja) * 1994-05-12 1995-11-21 Ibiden Co Ltd 多層セラミックス基板の製造方法
JPH09293956A (ja) * 1996-04-26 1997-11-11 Kyocera Corp 配線基板
JP2002141646A (ja) * 2000-10-30 2002-05-17 Kyocera Corp 回路基板
JP2005056977A (ja) * 2003-08-01 2005-03-03 Matsushita Electric Ind Co Ltd 積層セラミック基板の製造方法および誘電体積層デバイス
JP2006005189A (ja) * 2004-06-18 2006-01-05 Hitachi Ltd セラミック基板およびその製造方法
JP2007165615A (ja) * 2005-12-14 2007-06-28 Tdk Corp セラミック多層基板及びその製造方法
JP2007266042A (ja) * 2006-03-27 2007-10-11 Kyocera Corp 積層構造体の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182238A (ja) * 2008-01-31 2009-08-13 Mitsubishi Electric Corp セラミックパッケージおよびその製造方法
JP2012049187A (ja) * 2010-08-24 2012-03-08 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
US9386696B2 (en) 2011-06-29 2016-07-05 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate and manufacturing method therefor

Also Published As

Publication number Publication date
JP4900226B2 (ja) 2012-03-21

Similar Documents

Publication Publication Date Title
US7903426B2 (en) Multilayer electronic component, electronic device, and method for producing multilayer electronic component
US8138428B2 (en) Lead-embedded metallized ceramics substrate and package
JP3531573B2 (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
US20090051041A1 (en) Multilayer wiring substrate and method for manufacturing the same, and substrate for use in ic inspection device and method for manufacturing the same
US5383093A (en) Hybrid integrated circuit apparatus
JP4699225B2 (ja) メタライズドセラミックス基板の製造方法、該方法により製造したメタライズドセラミックス基板、およびパッケージ
CN111863450B (zh) 中介体及包括该中介体的电子组件
US8541694B2 (en) Multilayer wiring board
JP4900226B2 (ja) 多層セラミック基板及びその製造方法、電子部品
JP2000281450A (ja) グリーンシート及びその製造方法、多層配線基板の製造方法、両面配線基板の製造方法
JP5582069B2 (ja) セラミック多層基板
JP3956703B2 (ja) 積層型セラミック電子部品の製造方法
JP2005501795A (ja) セラミック基板の製造方法及びセラミック基板
JP4900227B2 (ja) 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品
JP2005268672A (ja) 基板
JP2006100422A (ja) 積層コンデンサ及びその製造方法
JP2009238976A (ja) セラミック積層基板およびセラミック積層体の製造方法
JP2006032747A (ja) 積層電子部品及びその製造方法
WO2001069991A1 (fr) Procede de fabrication d'un substrat ceramique a plusieurs couches, et pate conductrice
JP3499061B2 (ja) 多層窒化アルミニウム回路基板
JP2001160681A (ja) 多層セラミック基板およびその製造方法
JPS63239999A (ja) セラミツク多層積層体の製造方法
JP2008159726A (ja) 多層配線基板
JP4108692B2 (ja) 複合電子部品およびその製造方法
JP2019096817A (ja) 配線基板およびプローブ基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111219

R150 Certificate of patent or registration of utility model

Ref document number: 4900226

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350