JP2009182238A - セラミックパッケージおよびその製造方法 - Google Patents
セラミックパッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP2009182238A JP2009182238A JP2008021420A JP2008021420A JP2009182238A JP 2009182238 A JP2009182238 A JP 2009182238A JP 2008021420 A JP2008021420 A JP 2008021420A JP 2008021420 A JP2008021420 A JP 2008021420A JP 2009182238 A JP2009182238 A JP 2009182238A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- pad electrode
- thickness
- ceramic
- substrate pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Abstract
【解決手段】セラミックパッケージ20は、セラミック基板10を備え、セラミック基板10は、半導体素子3を搭載するための素子搭載面と、複数のはんだボール24を実装するためのボール実装面とを有し、前記ボール実装面は、導体部分が露出したセラミック基板パッド電極12が配置された第1領域と、ガラスコート膜で覆われた第2領域とを有し、セラミック基板10は、前記第2領域において、前記ガラスコート膜で覆われているセラミック基板パッド電極周辺配線を備えており、前記ガラスコート膜の厚みが10μm以上であり、セラミック基板パッド電極12と前記セラミック基板パッド電極周辺配線とは、それぞれ厚みが20μm以上である。
【選択図】図1
Description
(構成)
図1〜図6を参照して、本発明に基づく実施の形態1におけるセラミックパッケージについて説明する。
信頼性の高いセラミック基板パッド電極を実現するに際して、まずその前提として、導体厚さTp、焼成後のガラス厚さTgの各値を、焼成後の時点で所望の値にできるようにしておかなければならない。そのために、次のような予備実験を行なって、使用する印刷マスクの厚さと、その印刷マスクを使用して印刷して焼成した後に得られる導体厚さTpおよびガラス厚さTgとの関係を求めた。セラミック基板10の構成材料にはLTCC(Low Temperature Co-fired Ceramic:低温焼成セラミック)を使用した。なお、この実験で示す導体ペースト、ガラスコート用ペーストに関する各厚さはいずれも、重ねて印刷することなく1回だけ印刷することによって得た値である。
以下、実験1について説明する。実験1として、信頼性の高いセラミック基板パッド電極を実現するに際して、Tp(=T1)およびTgにおいてどれぐらいの厚さが必要かを求める実験を行なった。この実験に用いたサンプルは次のようなものである。
サンプルH: 焼成後のセラミック基板パッド電極厚さTp=12.5μmであるもの。
サンプルJ: 焼成後のセラミック基板パッド電極厚さTp=17.5μmであるもの。
サンプルL: 焼成後のセラミック基板パッド電極厚さTp=22.5μmであるもの。
なお、本実験ではサンプルA,H〜Mの焼成後のガラスコート厚さTgはすべて10μmとした。これは通常使用されるガラスコートの厚さが10〜15μmであることを考慮し、その範囲のうち最低値である10μmを選択したものである。これより小さな値としなかったのは、この値がプロセスとして対応可能な下限値であり、上述したようにこれよりもガラス厚さを薄くすると、印刷のかすれ、ムラなどが発生するため生産性が悪くなってしまうためである。また、ガラスコートをこれより薄くすると、強度面や信頼性面からも推奨できない領域となってしまうからである。
サンプルA、サンプルHにおいては、5個の試料全てにクラックが観察された(クラック発生率5/5)。
次に、実験2について説明する。用いたサンプルは次のようなものである。ここで各サンプルの構成のうち、明示的に説明した事項以外の事項に関しては、原則として実験1で説明したものと同じである。
サンプルB: 焼成後のガラスコート厚さTg=12.5μmであるもの。
サンプルC: 焼成後のガラスコート厚さTg=15μmであるもの。
サンプルD: 焼成後のガラスコート厚さTg=17.5μmであるもの。
サンプルE: 焼成後のガラスコート厚さTg=20μmであるもの。
サンプルF: 焼成後のガラスコート厚さTg=22.5μmであるもの。
サンプルG: 焼成後のガラスコート厚さTg=25μmであるもの。
サンプルA、サンプルBにおいては、5個の試料全てにクラックが観察された(クラック発生率5/5)。
次に、実験3について説明する。用いたサンプルは次のようなものである。ここでは実験1,2にはない組合せで実験を行った。ここで各サンプルの構成のうち、明示的に説明した事項以外の事項に関しては、原則として実験1で説明したものと同じである。
焼成後のガラスコート厚さTg=12.5μmであるもの。
焼成後のガラスコート厚さTg=15μmであるもの。
焼成後のガラスコート厚さTg=17.5μmであるもの。
焼成後のガラスコート厚さTg=17.5μmであるもの。
焼成後のガラスコート厚さTg=20μmであるもの。
焼成後のガラスコート厚さTg=20μmであるもの。
焼成後のガラスコート厚さTg=20μmであるもの。
サンプルOにおいては、5個の試料のうち2個にクラックが観察された(クラック発生率2/5)。
上述した印刷マスク厚さを組み合わせることにより、所望の膜厚が得られるようコントロールした製造を行なうことで、熱応力に耐える最適構造を実現したセラミックパッケージを提供することが可能となる。
(構成)
図7〜図13を参照して、本発明に基づく実施の形態2におけるセラミックパッケージの製造方法について説明する。
本実施の形態における製造方法によれば、実施の形態1で説明したセラミックパッケージを容易に得ることができる。
1.ガラスコート厚が通常の製造工程上無理のない厚さである10μmである場合、セラミック基板パッド電極12の厚さが20μm以上となるような構造とすること、
2.何らかの理由によりセラミック基板パッド電極12の厚さが20μm以上を確保できない場合は、セラミック基板パッド電極12の導体厚さが10μm以上あり、かつセラミック基板パッド電極12の厚さとガラスコート18の厚さを加えた値が30μm以上となるような構造とすること、
のいずれか1つの条件を満たせばよいことを確認した。
Claims (4)
- 1層以上のセラミック層を含むセラミック基板を備え、
前記セラミック基板は、一方の表面において半導体素子を搭載するための素子搭載面と、
他方の表面において複数のはんだボールを実装するためのボール実装面とを有し、
前記ボール実装面は、前記複数のはんだボールの各々と接続されるために導体部分が露出したセラミック基板パッド電極が配置された第1領域と、ガラスコート膜で覆われた第2領域とを有し、
前記セラミック基板は、前記第2領域において、前記セラミック基板パッド電極と横方向につながっていながら前記ガラスコート膜で覆われているセラミック基板パッド電極周辺配線を備えており、
前記ガラスコート膜の厚みが10μm以上であり、
前記セラミック基板パッド電極と前記セラミック基板パッド電極周辺配線とは、それぞれ厚みが20μm以上である、セラミックパッケージ。 - 1層以上のセラミック層を含むセラミック基板を備え、
前記セラミック基板は、一方の表面において半導体素子を搭載するための素子搭載面と、
他方の表面において複数のはんだボールを実装するためのボール実装面とを有し、
前記ボール実装面は、前記複数のはんだボールの各々と接続されるために導体部分が露出したセラミック基板パッド電極が配置された第1領域と、ガラスコート膜で覆われた第2領域とを有し、
前記セラミック基板は、前記第2領域において、前記セラミック基板パッド電極と横方向につながっていながら前記ガラスコート膜で覆われているセラミック基板パッド電極周辺配線を備えており、
前記セラミック基板パッド電極と前記セラミック基板パッド電極周辺配線とは、それぞれ厚みが10μm以上であり、前記セラミック基板パッド電極周辺配線と前記ガラスコート膜とを合わせた厚みが30μm以上である、セラミックパッケージ。 - 前記セラミック層は、低温焼成セラミックを主材料とする、請求項1または2に記載のセラミックパッケージ。
- 請求項1から3のいずれかに記載のセラミックパッケージを作成するための製造方法であって、
セラミックグリーンシートの表面に導体ペーストのスクリーン印刷を行なって導体パターンを形成する工程と、
前記導体パターンの上にさらに重ねて導体ペーストのスクリーン印刷を行なって前記導体パターンの厚みを増す工程と、
前記導体パターンの外周近傍部および前記導体パターンのない領域を露出させるようにスクリーン印刷マスクを被せてスキージを用いることによってガラスペーストを印刷する工程と、
プレスすることによって表面を平坦にする工程とを含む、セラミックパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008021420A JP2009182238A (ja) | 2008-01-31 | 2008-01-31 | セラミックパッケージおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008021420A JP2009182238A (ja) | 2008-01-31 | 2008-01-31 | セラミックパッケージおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009182238A true JP2009182238A (ja) | 2009-08-13 |
Family
ID=41035947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008021420A Pending JP2009182238A (ja) | 2008-01-31 | 2008-01-31 | セラミックパッケージおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009182238A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8258637B2 (en) | 2009-12-11 | 2012-09-04 | Hitachi, Ltd. | Bonding structure and method for manufacturing same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09293956A (ja) * | 1996-04-26 | 1997-11-11 | Kyocera Corp | 配線基板 |
JPH11284297A (ja) * | 1998-03-27 | 1999-10-15 | Taiyo Yuden Co Ltd | ハイブリッドモジュール及びその製造方法 |
JP2002198637A (ja) * | 2000-12-27 | 2002-07-12 | Kyocera Corp | 回路基板およびその製法並びに回路基板装置 |
JP2007250564A (ja) * | 2006-03-13 | 2007-09-27 | Mitsubishi Electric Corp | セラミック回路モジュールおよびその製造方法 |
JP2009147157A (ja) * | 2007-12-14 | 2009-07-02 | Hitachi Metals Ltd | 多層セラミック基板及びその製造方法、電子部品 |
-
2008
- 2008-01-31 JP JP2008021420A patent/JP2009182238A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09293956A (ja) * | 1996-04-26 | 1997-11-11 | Kyocera Corp | 配線基板 |
JPH11284297A (ja) * | 1998-03-27 | 1999-10-15 | Taiyo Yuden Co Ltd | ハイブリッドモジュール及びその製造方法 |
JP2002198637A (ja) * | 2000-12-27 | 2002-07-12 | Kyocera Corp | 回路基板およびその製法並びに回路基板装置 |
JP2007250564A (ja) * | 2006-03-13 | 2007-09-27 | Mitsubishi Electric Corp | セラミック回路モジュールおよびその製造方法 |
JP2009147157A (ja) * | 2007-12-14 | 2009-07-02 | Hitachi Metals Ltd | 多層セラミック基板及びその製造方法、電子部品 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8258637B2 (en) | 2009-12-11 | 2012-09-04 | Hitachi, Ltd. | Bonding structure and method for manufacturing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4361826B2 (ja) | 半導体装置 | |
JP2007250564A (ja) | セラミック回路モジュールおよびその製造方法 | |
JP2009071299A (ja) | 配線基板 | |
JP5977180B2 (ja) | 配線基板 | |
JP2009239205A (ja) | 電子部品 | |
JP6083130B2 (ja) | 補強板付きフレキシブル配線板 | |
JP2011238730A (ja) | チップ抵抗器およびその実装構造 | |
JP4711823B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP4863076B2 (ja) | 配線基板及びその製造方法 | |
JP2009182238A (ja) | セラミックパッケージおよびその製造方法 | |
JP2002151853A (ja) | 多層配線基板とその製造方法 | |
JP4599240B2 (ja) | 混成集積回路用基板 | |
JP2008159671A (ja) | プリント配線基板および電子装置 | |
JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
JP3801188B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005217249A (ja) | ランドを備える基板およびその製造方法 | |
JP5981389B2 (ja) | 配線基板 | |
JP5022963B2 (ja) | 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 | |
JP7212783B2 (ja) | 電子素子実装用基板、電子装置、電子モジュールおよび電子素子実装用基板の製造方法 | |
JP2010056506A (ja) | 電子装置の実装構造 | |
JP6818609B2 (ja) | 配線基体および撮像装置 | |
JP2017117995A (ja) | 電子装置 | |
JP2010021392A (ja) | 半導体装置及びその製造方法 | |
JP2009246175A (ja) | 素子搭載用基板、半導体モジュール、ならびに携帯機器 | |
JP2004200608A (ja) | プリント配線基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111021 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111115 |