JP4599240B2 - 混成集積回路用基板 - Google Patents
混成集積回路用基板 Download PDFInfo
- Publication number
- JP4599240B2 JP4599240B2 JP2005189834A JP2005189834A JP4599240B2 JP 4599240 B2 JP4599240 B2 JP 4599240B2 JP 2005189834 A JP2005189834 A JP 2005189834A JP 2005189834 A JP2005189834 A JP 2005189834A JP 4599240 B2 JP4599240 B2 JP 4599240B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- wiring pattern
- pattern
- substrate
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
しかしながら、上記焼成において抵抗素子は、500℃以上の熱履歴により抵抗値が変化する。したがって、抵抗素子パターンの熱履歴を可能な限り少なくし、抵抗値の変化を少なくする必要があった。
そのため、抵抗素子パターン形成後に、配線パターンおよび絶縁ガラスパターンを形成することができず、図3に示すように、抵抗素子は配線パターンおよび絶縁ガラスパターンを形成した後に、回路最上層でしか形成することができなかった(例えば特許文献1参照)。
焼成温度をこのように高温とすることで、各々のパターンとセラミック基板との密着力を強くすることができ、高温での信頼性の高い回路基板を形成することができる。
特に、抵抗素子に関して抵抗値の安定性に優れたものが得られるのが、セラミック厚膜基板の特徴である。
このため、実装設計をする際、実装部品配置が制約され、最終的に能動部品を実装する際に、部品配置の除外エリアとなってしまうため、高密度実装の障害になっていた。
また、フレキシブル回路基板に予め、回路設計しておくことで、実装部品配置上の制約がなくなり、高密度実装化、小形化を図ることができる。
ポリイミドからなるフレキシブル回路基板は、その柔軟性と300℃の耐熱性を有することが特徴であるが、変形しやすいため、その表層および内層に、抵抗素子等の受動素子を構成することができない。
この特性の異なる2種類の回路基板を貼り合わせることにより、基板中に抵抗素子を埋め込むことができ、該基板表層(フレキシブル回路基板側)に実装する部品は、IC等の能動部品が中心となるため、回路全体では、従来品と比較して小形化・高機能化を図ることができる。
図1は本発明の実施例による、混成集積回路用基板の断面図であり、図2(a)〜(e)は、その断面組立図である。
まず、図2(b)に示すように90〜97%純度のアルミナ製セラミック基板1に銅からなる導体ペーストをスクリーン印刷し、配線パターン2を形成した後、120〜180℃で乾燥し、その後、500〜900℃で焼成した。
ここで、配線パターン14も、上記と同様に乾燥・焼成して形成した。
また、内層電極6はセラミック基板の孔(スルーホール)に導体ペーストを充填印刷し、上記と同様に乾燥・焼成して形成した。
さらに、ガラスからなる絶縁ペーストをスクリーン印刷し、絶縁パターン3を形成し、上記と同様に乾燥・焼成した。
そして、絶縁ガラスパターン内に設けられた孔(ビアホール)にも導体ペーストを充填印刷し、上記と同様に乾燥・焼成して、上記スルーホールにつながる内層電極を形成した。
その上に配線パターン15を上記と同様に、スクリーン印刷により形成し、乾燥・焼成を行った。
なお、上記実施例では導体ペーストに銅を含有したものを用いて配線パターンを形成したが、金、銀、パラジウム、白金からなる導体ペーストを用いることもできる。
その後、ルテニウム系酸化物とガラスからなる抵抗ペーストをスクリーン印刷し、抵抗素子パターン4を形成し、上記と同様に乾燥・焼成し、厚膜セラミック回路基板Cを完成させた。このとき、必要があれば、レーザートリミングにより、抵抗素子パターンの抵抗値調整を行うこともできる。
それを簡易プレス機にて150〜200℃で1〜3分間、熱圧着し、さらに真空熱プレスにて150〜200℃で50〜100分間熱処理することにより、厚膜セラミック回路基板Cの抵抗素子パターン面とフレキシブル回路基板Fの基材面とを接着し、図2(c)に示す回路基板を組み立てた。
2 配線パターン
3 絶縁パターン
4 抵抗素子パターン
5 ポリイミド基板
6 内層電極
7 カバーフィルム
8 接着シート
9 貫通孔
9a 導体層
10 能動部品(IC)
11 受動部品(コンデンサ)
12 はんだ
13 BGAボール
14〜16 配線パターン
C セラミック厚膜回路基板
F フレキシブル回路基板
Claims (1)
- セラミック厚膜回路基板とフレキシブル回路基板とを貼り合わせてなる混成集積回路用基板において、
前記セラミック厚膜回路基板は、
セラミック基板と、
前記セラミック基板の一方主面に形成された金、銀、パラジウム、白金、または銅からなる第1の配線パターンと、
前記セラミック基板の他方主面に形成された金、銀、パラジウム、白金、または銅からなる第2の配線パターンと、
ガラスからなり、前記セラミック基板の一方主面上に形成された配線パターン間を絶縁するとともに前記セラミック基板の一方主面を被覆する絶縁パターンと、
前記絶縁パターン上に形成された金、銀、パラジウム、白金、または銅からなる第3の配線パターンと、
ルテニウム系酸化物とガラスからなり、前記第3の配線パターン間に形成された抵抗素子パターンと
を含み、
前記第1の配線パターンと前記第2の配線パターンとは、前記セラミック基板を貫通する内層電極により接続されるとともに、前記第3の配線パターンと前記第2の配線パターンとは、前記セラミック基板および前記絶縁パターンを貫通する内層電極により接続され、
前記フレキシブル回路基板は、
ポリイミドを主体とする基材と、
前記基材の一方主面上に形成された銅、金、銀、パラジウム、または白金からなる第4の配線パターンと
を含み、
前記セラミック厚膜回路基板と前記フレキシブル回路基板とは、前記抵抗素子パターンが形成された抵抗素子パターン面と前記基材の他方主面とを圧着することにより貼り合わされ、
前記第4の配線パターンと前記第3の配線パターンとは、前記基材を貫通する貫通孔に充填された導電ペーストにより接続され、
前記第2の配線パターン上にはんだボールを形成可能にしたことを特徴とする混成集積回路用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005189834A JP4599240B2 (ja) | 2005-06-29 | 2005-06-29 | 混成集積回路用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005189834A JP4599240B2 (ja) | 2005-06-29 | 2005-06-29 | 混成集積回路用基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007012772A JP2007012772A (ja) | 2007-01-18 |
JP4599240B2 true JP4599240B2 (ja) | 2010-12-15 |
Family
ID=37750916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005189834A Expired - Fee Related JP4599240B2 (ja) | 2005-06-29 | 2005-06-29 | 混成集積回路用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4599240B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5075504B2 (ja) * | 2007-06-29 | 2012-11-21 | 京セラクリスタルデバイス株式会社 | 圧電発振器 |
CN110275371A (zh) * | 2018-03-18 | 2019-09-24 | 宁波舜宇光电信息有限公司 | 投影装置及其制造方法以及深度信息装置 |
CN109244045B (zh) * | 2018-09-29 | 2024-04-05 | 北方电子研究院安徽有限公司 | 一种厚膜基板小型化金属管壳封装结构 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6459953A (en) * | 1987-08-31 | 1989-03-07 | Fujitsu Ltd | Manufacture of compound integrated circuit |
JPS6489495A (en) * | 1987-09-30 | 1989-04-03 | Noritake Co Ltd | Composite multilayer substrate for hybrid ic |
-
2005
- 2005-06-29 JP JP2005189834A patent/JP4599240B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007012772A (ja) | 2007-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10811194B2 (en) | Composite electronic component and resistor | |
JP2017174911A (ja) | 複合電子部品および抵抗素子 | |
JP2001274556A (ja) | プリント配線板 | |
JP4599240B2 (ja) | 混成集積回路用基板 | |
JPH1093240A (ja) | 多層配線板および多層配線板の製造方法 | |
JP4777764B2 (ja) | 温度補償回路基板の製造方法 | |
JP6959785B2 (ja) | 回路基板、電子部品および電子モジュール | |
JPH1056251A (ja) | 電子部品内蔵プリント基板およびその製造方法 | |
JP3295997B2 (ja) | セラミック多層基板 | |
JP3913094B2 (ja) | 厚膜多層配線基板 | |
CN210157483U (zh) | 多层基板 | |
JP4782354B2 (ja) | チップ抵抗器及びその製造方法 | |
JP4078723B2 (ja) | コンデンサを備えたフレキシブル両面プリント回路板及びコンデンサの形成方法。 | |
JP7433766B2 (ja) | 回路基板、電子部品および電子モジュール | |
JP5981389B2 (ja) | 配線基板 | |
JP3770196B2 (ja) | スルーホールを有する回路基板 | |
JP4802575B2 (ja) | 電気回路基板 | |
JP2002026527A (ja) | 積層配線基板及びその製造方法 | |
JPH0347341Y2 (ja) | ||
JP2009182238A (ja) | セラミックパッケージおよびその製造方法 | |
JP2005026445A (ja) | 多層配線板とその製造方法 | |
JP2569716B2 (ja) | 多層厚膜ic基板の製造法 | |
JP2006253225A (ja) | 回路基板、回路基板の製造方法、及び電子回路装置 | |
JPH1065342A (ja) | 多層回路基板およびその製造方法 | |
JP2004179547A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100927 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4599240 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |