JP3913094B2 - 厚膜多層配線基板 - Google Patents
厚膜多層配線基板 Download PDFInfo
- Publication number
- JP3913094B2 JP3913094B2 JP2002115052A JP2002115052A JP3913094B2 JP 3913094 B2 JP3913094 B2 JP 3913094B2 JP 2002115052 A JP2002115052 A JP 2002115052A JP 2002115052 A JP2002115052 A JP 2002115052A JP 3913094 B2 JP3913094 B2 JP 3913094B2
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- wiring board
- multilayer wiring
- film resistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、厚膜多層配線基板に係り、特にセラミック絶縁基板にＡｇ系導体、厚膜受動素子（抵抗Ｒ・コイルＬ・コンデンサＣ）、絶縁層を積層してなる厚膜多層配線基板上に、チップ電子部品等を搭載し、電子回路基板の小型化・高密度化を図ることのできる厚膜多層配線基板の構造に関する。
【０００２】
【従来の技術】
従来の厚膜基板は、絶縁基板上に導体、抵抗体、及びオーバーコートガラスをそれぞれスクリーン印刷によって印刷、焼成して形成し、チップ電子部品及びボンディングパッド等をはんだによって接続し、回路基板を形成していた。
【０００３】
また、厚膜多層配線基板においては、内層に受動素子、特に抵抗体を形成する場合、後工程の焼成によって抵抗体の抵抗値が大きく変化して実用化が難しいため、導体だけを内層に形成していた。
【０００４】
このような事情から従来の厚膜多層配線基板では、近年の各種電子回路基板の小型化・高密度化の対応が難しい状態にある。この種の従来例には、特開２０００−２８６５３９号、特開２０００−３５３８７７号、実開平５−６９９７７号等がある。
【０００５】
【発明が解決しようとする課題】
このような従来の厚膜多層配線基板にあっては、各種電子回路基板の小型化・高密度化を図るには技術的に限界が有り、小型化・高密度化を目的とした回路設計及び配線パターン設計が難しいものとなっている。
【０００６】
本発明の目的は、配線基板の小型化・高密度化を図ることのできる厚膜多層配線基板を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の特徴は、配線基板を多層化（立体化）、内層、表層に形成する受動素子を並列又は直列接続することによって実装面積を小さくしようというものである。また、内層に形成した受動素子の直上表面にチップ電子部品を搭載することにより配線基板の小型化・高密度化を図ろうとするものである。
【０００８】
より具体的には、上記目的を達成するため請求項１に記載の厚膜多層配線基板は、セラミック絶縁基板にＡｇ系導体、厚膜抵抗体、複数の絶縁層を積層してなる厚膜多層配線基板上に、チップ電子部品を搭載した厚膜多層配線基板において，前記厚膜抵抗体を、内層厚膜抵抗体と表層厚膜抵抗体に分け抵抗トリミング可能に形成し、前記内層厚膜抵抗体と前記表層厚膜抵抗体を並列及び直列に接続することによって構成し，前記複数の絶縁層のうち少なくとも一部には、前記絶縁層を貫通したビアホールが形成されており，前記ビアホールは、下層の絶縁層のビアホール径から上層の絶縁層のビアホール径に向かって段階的に大きな径に形成されており，前記ビアホールに埋め込まれたコンタクト導体により、前記内層厚膜抵抗体と前記表層厚膜抵抗体とは電気的に接続されていることを特徴とするものである。
このように構成することにより請求項１に記載の発明によると、厚膜多層配線基板の小型化・高密度化を図ることができる。
【０００９】
上記目的を達成するため請求項２に記載の厚膜多層配線基板は、内層厚膜抵抗体と表層厚膜抵抗体とによって形成した厚膜抵抗体の上にチップ電子部品を搭載して構成したものである。
このように構成することにより請求項２に記載の発明によると、厚膜多層配線基板の小型化・高密度化を図ることができる。
【００１０】
上記目的を達成するため請求項３に記載の厚膜多層配線基板は、要求抵抗値を、内層厚膜抵抗体の焼成回数による抵抗値変化量に合わせてパターン設計を行うことによって厚膜多層配線基板の内層で得るようにしたものである。
このように構成することにより請求項３に記載の発明によると、厚膜多層配線基板の小型化・高密度化を図ることができる。
【００１１】
上記目的を達成するため請求項４に記載の厚膜多層配線基板は、要求抵抗値を内層厚膜抵抗体の焼成回数による抵抗値変化量に合わせて抵抗ペーストを使用することによって厚膜多層配線基板の内層で得るようにしたものである。
このように構成することにより請求項４に記載の発明によると、厚膜多層配線基板の小型化・高密度化を図ることができる。
【００１４】
【発明の実施の形態】
以下、本発明に係る厚膜多層配線基板の実施の形態について３層構造を例にとって説明する。
図１には、本発明に係る厚膜多層配線基板の一実施の形態が示されている。
【００１５】
図１において、厚膜多層配線基板１は、次のように構成されている。
【００１６】
すなわち、まず、セラミック絶縁基板２にＡｇ系導体（第１導体）４ａ及び厚膜受動素子である厚膜コンデンサ８を印刷・焼成して形成し、その上に絶縁層３ａ、絶縁層３ｂ及びコンタクト導体６を印刷・焼成して形成する。そして、この上にＡｇ系導体（第２導体）４ｂ、内層抵抗体７ａを印刷・焼成し、その上に絶縁層３ｃ、絶縁層３ｄ及びコンタクト導体６を印刷・焼成して形成する。更に、この上にＡｇ系導体（表層導体）５、表層抵抗体７ｂ及びオーバーコートガラス９を同様に形成した多層厚膜配線基板の部品搭載部にはんだペーストを印刷しチップ電子部品１０・チップＩＣ１１・ボンディングパッド１２等を搭載しはんだ１４、リフロー・ワイヤーボンディング（アルミ線１３、金線１５）にて電気的接続する構造となっている。
【００１７】
このような構造について、厚膜受動素子、特に厚膜抵抗体を例にとって、図２〜図４を用いて説明すると、まず、セラミック絶縁基板２にＡｇ系内層導体４及び内層厚膜抵抗体７ａを印刷・焼成して形成する。その上に絶縁層３ａ、絶縁層３ｂ及びコンタクト導体６を印刷・焼成して形成する。さらにその上に表層導体５、表層厚膜抵抗体７ｂ及びオーバーコートガラス９を印刷・焼成して形成する。このとき、内層厚膜抵抗体７ａと表層厚膜抵抗体７ｂを並列及び直列接続することにより抵抗体パターンが従来の約１／２の面積に縮小できる。
【００１８】
図３に示す如き並列接続は、特に、消費電力の大きい抵抗体に優位で、例えば消費電力１Ｗの１ＫΩの抵抗体は、従来、パターン寸法をＬ＝３．２ｍｍ／Ｗ＝３．２ｍｍ／Ｐ＝１．０２４ｗ／Ｒ０＝１ＫΩで設計していた。ところが、図２に示す如き構造を使用することによって、Ｒ２を内層抵抗体とし、Ｒ１を表層抵抗体に形成しそれぞれ２ＫΩパターン寸法Ｌ＝３．２ｍｍ／Ｗ＝１．６ｍｍ／Ｐ＝０．５１２ｗ／Ｒ１・２＝２ＫΩにし上下の並列接続することにより、表層抵抗体パターンが１／２の面積で同じ消費電力の抵抗体の形成が可能となる。
【００１９】
図４に示す如き直列接続は、例えば、２ＫΩの抵抗体を形成すると、従来、パターン寸法をＬ＝２ｍｍ／Ｗ＝１ｍｍ／Ｒ０＝２ＫΩで設計していた。ところが、図２に示す如き構造を使用することによって、Ｒ２を内層抵抗体とし、Ｒ１を表層抵抗体に形成し、それぞれ１ＫΩパターン寸法Ｌ＝１ｍｍ／Ｗ＝１ｍｍ／Ｒ１・Ｒ２＝１ＫΩにし、上下を直列接続することによって表層抵抗体パターンが１／２の面積で同じ抵抗値を得ることができる。
【００２０】
また、内層厚膜抵抗体７ａは、トリミングによる抵抗値調整が不可能であり抵抗精度に限度があったその点に付いても本構造は表層抵抗体をトリミングできるため解決可能である。
さらにまた、表層厚膜抵抗体７ｂの上にチップ電子部品１０等の搭載も可能でさらに高密度化を図ることができる。
ここでは、抵抗体に付いて説明したが図５で示すような抵抗体以外の受動素子（Ｌ・Ｃ）においても同様に構成することができる。
【００２１】
厚膜抵抗体７を内層に形成するに当たり内層厚膜抵抗体７ａの形成後の焼成工程にあっては、内層厚膜抵抗体７ａの抵抗値が変化する。本実施例においては、図６に示した内層厚膜抵抗体７ａの形成後の焼成による抵抗値変化率を把握し内層厚膜抵抗体７ａの形成後の焼成回数により変化する抵抗に合わせたパターン設計を実施することにより目標とする抵抗値を得られる。また、図６の変化率に合わせた抵抗ペーストをブレンド等によって作ることでも目標とする抵抗値を得ることができる。
【００２２】
例えば、内層厚膜抵抗体７ａの形成後に４回の焼成工程がある場合は、１００ｋΩのシート抵抗を使用する抵抗体に付いては６５％抵抗値が下がるため初期抵抗値を６５％上げたパターンに設計する。または、ペーストのブレンドによって６５％上げたペーストとし目標抵抗値を形成する。同様に１０ｋΩのシート抵抗を使用する抵抗体は、１５％上げ、１ｋΩのシート抵抗を使用する抵抗体は９０％下げ対応することにより目標抵抗値を形成することができる。
【００２３】
次に、絶縁層間のビアホール形成構造の特徴に付いて図７を用いて説明する。図７が本実施例による構造であり、絶縁基板２の上に内層導体４ａを印刷・焼成して形成してある。その上に絶縁層３ａ及びコンタクト導体６ａを印刷・同時焼成する。さらに、絶縁層３ｂを印刷・焼成し、最後にコンタクト導体６ｂを印刷・焼成して１層が形成されている。
【００２４】
このとき絶縁層３ａのビアホールを例えばφ０．３ｍｍにしたとき、絶縁層３ｂはφ０．４ｍｍと大きくする構造とし、図８で示す印刷ダレを抑制する。また、コンタクト導体を６ａ・６ｂと２回にすることでビアホール部の凹みを抑制する構造とし接続信頼性の優れた構造とすることができる。
【００２５】
このようにして構成した厚膜多層配線基板１は、図９に示す如き構成となる。すなわち、厚膜多層配線基板１は、セラミック絶縁基板２にＡｇ系内層導体４及び内層厚膜抵抗体７ａを印刷・焼成して形成し、その上に絶縁層３ａ、絶縁層３ｂ及びコンタクト導体６を印刷・焼成して形成し、さらにその上に表層導体５、表層厚膜抵抗体７ｂ及びオーバーコートガラス９をそれぞれスクリーン印刷にて印刷・焼成して形成し、チップ電子部品１０、１１及びボンディングパッド１２等をはんだ１４にて接続し回路基板を形成している。１３は、アルミ線である。
【００２６】
【発明の効果】
以上説明したように、本発明によれば、配線基板を多層化（立体化）、内層、表層に形成する受動素子を並列又は直列接続することによって実装面積を小さくすることができる。
【００２７】
また、本発明によれば、内層に形成した受動素子の直上表面にチップ電子部品を搭載することにより配線基板の小型化・高密度化を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示す断面図である。
【図２】図１に図示の抵抗体の構成を示す局部断面図である。
【図３】図１に図示の表層抵抗対の並列接続時のパターン図である。
【図４】図１に図示の表層抵抗対の直列接続時のパターン図である。
【図５】図１に図示の抵抗体以外の受動素子（Ｌ・Ｃ）の構成を示す局部断面図である。
【図６】焼成回数による抵抗変化を示す図である。
【図７】ビアホール部の局部断面図である。
【図８】図７に図示のビアホール部の効果を説明するための局部断面図である。
【図９】図１に図示の厚膜多層配線基板の斜視図である。
【符号の説明】
１…………………厚膜多層配線基板
２…………………セラミック絶縁基板
３ａ〜ｄ…………絶縁層
４ａ〜ｂ…………Ａｇ系内層導体
５…………………Ａｇ系表層導体
６…………………コンタクト導体
７ａ………………内層抵抗体（厚膜抵抗体）
７ｂ………………表層抵抗体（厚膜抵抗体）
８…………………厚膜コンデンサ
９…………………オーバーコートガラス
１０………………チップ電子部品
１１………………チップＩＣ
１２………………ボンディングパッド
１３………………アルミ線
１４………………はんだ
１５………………金線
【発明の属する技術分野】
本発明は、厚膜多層配線基板に係り、特にセラミック絶縁基板にＡｇ系導体、厚膜受動素子（抵抗Ｒ・コイルＬ・コンデンサＣ）、絶縁層を積層してなる厚膜多層配線基板上に、チップ電子部品等を搭載し、電子回路基板の小型化・高密度化を図ることのできる厚膜多層配線基板の構造に関する。
【０００２】
【従来の技術】
従来の厚膜基板は、絶縁基板上に導体、抵抗体、及びオーバーコートガラスをそれぞれスクリーン印刷によって印刷、焼成して形成し、チップ電子部品及びボンディングパッド等をはんだによって接続し、回路基板を形成していた。
【０００３】
また、厚膜多層配線基板においては、内層に受動素子、特に抵抗体を形成する場合、後工程の焼成によって抵抗体の抵抗値が大きく変化して実用化が難しいため、導体だけを内層に形成していた。
【０００４】
このような事情から従来の厚膜多層配線基板では、近年の各種電子回路基板の小型化・高密度化の対応が難しい状態にある。この種の従来例には、特開２０００−２８６５３９号、特開２０００−３５３８７７号、実開平５−６９９７７号等がある。
【０００５】
【発明が解決しようとする課題】
このような従来の厚膜多層配線基板にあっては、各種電子回路基板の小型化・高密度化を図るには技術的に限界が有り、小型化・高密度化を目的とした回路設計及び配線パターン設計が難しいものとなっている。
【０００６】
本発明の目的は、配線基板の小型化・高密度化を図ることのできる厚膜多層配線基板を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の特徴は、配線基板を多層化（立体化）、内層、表層に形成する受動素子を並列又は直列接続することによって実装面積を小さくしようというものである。また、内層に形成した受動素子の直上表面にチップ電子部品を搭載することにより配線基板の小型化・高密度化を図ろうとするものである。
【０００８】
より具体的には、上記目的を達成するため請求項１に記載の厚膜多層配線基板は、セラミック絶縁基板にＡｇ系導体、厚膜抵抗体、複数の絶縁層を積層してなる厚膜多層配線基板上に、チップ電子部品を搭載した厚膜多層配線基板において，前記厚膜抵抗体を、内層厚膜抵抗体と表層厚膜抵抗体に分け抵抗トリミング可能に形成し、前記内層厚膜抵抗体と前記表層厚膜抵抗体を並列及び直列に接続することによって構成し，前記複数の絶縁層のうち少なくとも一部には、前記絶縁層を貫通したビアホールが形成されており，前記ビアホールは、下層の絶縁層のビアホール径から上層の絶縁層のビアホール径に向かって段階的に大きな径に形成されており，前記ビアホールに埋め込まれたコンタクト導体により、前記内層厚膜抵抗体と前記表層厚膜抵抗体とは電気的に接続されていることを特徴とするものである。
このように構成することにより請求項１に記載の発明によると、厚膜多層配線基板の小型化・高密度化を図ることができる。
【０００９】
上記目的を達成するため請求項２に記載の厚膜多層配線基板は、内層厚膜抵抗体と表層厚膜抵抗体とによって形成した厚膜抵抗体の上にチップ電子部品を搭載して構成したものである。
このように構成することにより請求項２に記載の発明によると、厚膜多層配線基板の小型化・高密度化を図ることができる。
【００１０】
上記目的を達成するため請求項３に記載の厚膜多層配線基板は、要求抵抗値を、内層厚膜抵抗体の焼成回数による抵抗値変化量に合わせてパターン設計を行うことによって厚膜多層配線基板の内層で得るようにしたものである。
このように構成することにより請求項３に記載の発明によると、厚膜多層配線基板の小型化・高密度化を図ることができる。
【００１１】
上記目的を達成するため請求項４に記載の厚膜多層配線基板は、要求抵抗値を内層厚膜抵抗体の焼成回数による抵抗値変化量に合わせて抵抗ペーストを使用することによって厚膜多層配線基板の内層で得るようにしたものである。
このように構成することにより請求項４に記載の発明によると、厚膜多層配線基板の小型化・高密度化を図ることができる。
【００１４】
【発明の実施の形態】
以下、本発明に係る厚膜多層配線基板の実施の形態について３層構造を例にとって説明する。
図１には、本発明に係る厚膜多層配線基板の一実施の形態が示されている。
【００１５】
図１において、厚膜多層配線基板１は、次のように構成されている。
【００１６】
すなわち、まず、セラミック絶縁基板２にＡｇ系導体（第１導体）４ａ及び厚膜受動素子である厚膜コンデンサ８を印刷・焼成して形成し、その上に絶縁層３ａ、絶縁層３ｂ及びコンタクト導体６を印刷・焼成して形成する。そして、この上にＡｇ系導体（第２導体）４ｂ、内層抵抗体７ａを印刷・焼成し、その上に絶縁層３ｃ、絶縁層３ｄ及びコンタクト導体６を印刷・焼成して形成する。更に、この上にＡｇ系導体（表層導体）５、表層抵抗体７ｂ及びオーバーコートガラス９を同様に形成した多層厚膜配線基板の部品搭載部にはんだペーストを印刷しチップ電子部品１０・チップＩＣ１１・ボンディングパッド１２等を搭載しはんだ１４、リフロー・ワイヤーボンディング（アルミ線１３、金線１５）にて電気的接続する構造となっている。
【００１７】
このような構造について、厚膜受動素子、特に厚膜抵抗体を例にとって、図２〜図４を用いて説明すると、まず、セラミック絶縁基板２にＡｇ系内層導体４及び内層厚膜抵抗体７ａを印刷・焼成して形成する。その上に絶縁層３ａ、絶縁層３ｂ及びコンタクト導体６を印刷・焼成して形成する。さらにその上に表層導体５、表層厚膜抵抗体７ｂ及びオーバーコートガラス９を印刷・焼成して形成する。このとき、内層厚膜抵抗体７ａと表層厚膜抵抗体７ｂを並列及び直列接続することにより抵抗体パターンが従来の約１／２の面積に縮小できる。
【００１８】
図３に示す如き並列接続は、特に、消費電力の大きい抵抗体に優位で、例えば消費電力１Ｗの１ＫΩの抵抗体は、従来、パターン寸法をＬ＝３．２ｍｍ／Ｗ＝３．２ｍｍ／Ｐ＝１．０２４ｗ／Ｒ０＝１ＫΩで設計していた。ところが、図２に示す如き構造を使用することによって、Ｒ２を内層抵抗体とし、Ｒ１を表層抵抗体に形成しそれぞれ２ＫΩパターン寸法Ｌ＝３．２ｍｍ／Ｗ＝１．６ｍｍ／Ｐ＝０．５１２ｗ／Ｒ１・２＝２ＫΩにし上下の並列接続することにより、表層抵抗体パターンが１／２の面積で同じ消費電力の抵抗体の形成が可能となる。
【００１９】
図４に示す如き直列接続は、例えば、２ＫΩの抵抗体を形成すると、従来、パターン寸法をＬ＝２ｍｍ／Ｗ＝１ｍｍ／Ｒ０＝２ＫΩで設計していた。ところが、図２に示す如き構造を使用することによって、Ｒ２を内層抵抗体とし、Ｒ１を表層抵抗体に形成し、それぞれ１ＫΩパターン寸法Ｌ＝１ｍｍ／Ｗ＝１ｍｍ／Ｒ１・Ｒ２＝１ＫΩにし、上下を直列接続することによって表層抵抗体パターンが１／２の面積で同じ抵抗値を得ることができる。
【００２０】
また、内層厚膜抵抗体７ａは、トリミングによる抵抗値調整が不可能であり抵抗精度に限度があったその点に付いても本構造は表層抵抗体をトリミングできるため解決可能である。
さらにまた、表層厚膜抵抗体７ｂの上にチップ電子部品１０等の搭載も可能でさらに高密度化を図ることができる。
ここでは、抵抗体に付いて説明したが図５で示すような抵抗体以外の受動素子（Ｌ・Ｃ）においても同様に構成することができる。
【００２１】
厚膜抵抗体７を内層に形成するに当たり内層厚膜抵抗体７ａの形成後の焼成工程にあっては、内層厚膜抵抗体７ａの抵抗値が変化する。本実施例においては、図６に示した内層厚膜抵抗体７ａの形成後の焼成による抵抗値変化率を把握し内層厚膜抵抗体７ａの形成後の焼成回数により変化する抵抗に合わせたパターン設計を実施することにより目標とする抵抗値を得られる。また、図６の変化率に合わせた抵抗ペーストをブレンド等によって作ることでも目標とする抵抗値を得ることができる。
【００２２】
例えば、内層厚膜抵抗体７ａの形成後に４回の焼成工程がある場合は、１００ｋΩのシート抵抗を使用する抵抗体に付いては６５％抵抗値が下がるため初期抵抗値を６５％上げたパターンに設計する。または、ペーストのブレンドによって６５％上げたペーストとし目標抵抗値を形成する。同様に１０ｋΩのシート抵抗を使用する抵抗体は、１５％上げ、１ｋΩのシート抵抗を使用する抵抗体は９０％下げ対応することにより目標抵抗値を形成することができる。
【００２３】
次に、絶縁層間のビアホール形成構造の特徴に付いて図７を用いて説明する。図７が本実施例による構造であり、絶縁基板２の上に内層導体４ａを印刷・焼成して形成してある。その上に絶縁層３ａ及びコンタクト導体６ａを印刷・同時焼成する。さらに、絶縁層３ｂを印刷・焼成し、最後にコンタクト導体６ｂを印刷・焼成して１層が形成されている。
【００２４】
このとき絶縁層３ａのビアホールを例えばφ０．３ｍｍにしたとき、絶縁層３ｂはφ０．４ｍｍと大きくする構造とし、図８で示す印刷ダレを抑制する。また、コンタクト導体を６ａ・６ｂと２回にすることでビアホール部の凹みを抑制する構造とし接続信頼性の優れた構造とすることができる。
【００２５】
このようにして構成した厚膜多層配線基板１は、図９に示す如き構成となる。すなわち、厚膜多層配線基板１は、セラミック絶縁基板２にＡｇ系内層導体４及び内層厚膜抵抗体７ａを印刷・焼成して形成し、その上に絶縁層３ａ、絶縁層３ｂ及びコンタクト導体６を印刷・焼成して形成し、さらにその上に表層導体５、表層厚膜抵抗体７ｂ及びオーバーコートガラス９をそれぞれスクリーン印刷にて印刷・焼成して形成し、チップ電子部品１０、１１及びボンディングパッド１２等をはんだ１４にて接続し回路基板を形成している。１３は、アルミ線である。
【００２６】
【発明の効果】
以上説明したように、本発明によれば、配線基板を多層化（立体化）、内層、表層に形成する受動素子を並列又は直列接続することによって実装面積を小さくすることができる。
【００２７】
また、本発明によれば、内層に形成した受動素子の直上表面にチップ電子部品を搭載することにより配線基板の小型化・高密度化を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示す断面図である。
【図２】図１に図示の抵抗体の構成を示す局部断面図である。
【図３】図１に図示の表層抵抗対の並列接続時のパターン図である。
【図４】図１に図示の表層抵抗対の直列接続時のパターン図である。
【図５】図１に図示の抵抗体以外の受動素子（Ｌ・Ｃ）の構成を示す局部断面図である。
【図６】焼成回数による抵抗変化を示す図である。
【図７】ビアホール部の局部断面図である。
【図８】図７に図示のビアホール部の効果を説明するための局部断面図である。
【図９】図１に図示の厚膜多層配線基板の斜視図である。
【符号の説明】
１…………………厚膜多層配線基板
２…………………セラミック絶縁基板
３ａ〜ｄ…………絶縁層
４ａ〜ｂ…………Ａｇ系内層導体
５…………………Ａｇ系表層導体
６…………………コンタクト導体
７ａ………………内層抵抗体（厚膜抵抗体）
７ｂ………………表層抵抗体（厚膜抵抗体）
８…………………厚膜コンデンサ
９…………………オーバーコートガラス
１０………………チップ電子部品
１１………………チップＩＣ
１２………………ボンディングパッド
１３………………アルミ線
１４………………はんだ
１５………………金線
Claims (4)
- セラミック絶縁基板にＡｇ系導体、厚膜抵抗体、複数の絶縁層を積層してなる厚膜多層配線基板上に、チップ電子部品を搭載した厚膜多層配線基板において，
前記厚膜抵抗体を、内層厚膜抵抗体と表層厚膜抵抗体に分け抵抗トリミング可能に形成し、前記内層厚膜抵抗体と前記表層厚膜抵抗体を並列及び直列に接続することによって構成し，
前記複数の絶縁層のうち少なくとも一部には、前記絶縁層を貫通したビアホールが形成されており，
前記ビアホールは、下層の絶縁層のビアホール径から上層の絶縁層のビアホール径に向かって段階的に大きな径に形成されており，
前記ビアホールに埋め込まれたコンタクト導体により、前記内層厚膜抵抗体と前記表層厚膜抵抗体とは電気的に接続されていることを特徴とする厚膜多層配線基板。 - 請求項１に記載の厚膜多層配線基板において，
前記内層厚膜抵抗体と前記表層厚膜抵抗体とによって形成した前記厚膜抵抗体の上にチップ電子部品を搭載してなる厚膜多層配線基板。 - 請求項２に記載の厚膜多層配線基板において，
要求抵抗値を、前記内層厚膜抵抗体の焼成回数による抵抗値変化量に合わせてパターン設計を行うことによって前記厚膜多層配線基板の内層で得るようにしたことを特徴とする厚膜多層配線基板。 - 請求項２に記載の厚膜多層配線基板において，
要求抵抗値を、前記内層厚膜抵抗体の焼成回数による抵抗値変化量に合わせた抵抗ペーストを使用することによって前記厚膜多層配線基板の内層で得るようにしたことを特徴とする厚膜多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002115052A JP3913094B2 (ja) | 2002-04-17 | 2002-04-17 | 厚膜多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002115052A JP3913094B2 (ja) | 2002-04-17 | 2002-04-17 | 厚膜多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003309372A JP2003309372A (ja) | 2003-10-31 |
| JP3913094B2 true JP3913094B2 (ja) | 2007-05-09 |
Family
ID=29396584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002115052A Expired - Fee Related JP3913094B2 (ja) | 2002-04-17 | 2002-04-17 | 厚膜多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3913094B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5011863B2 (ja) * | 2006-07-20 | 2012-08-29 | ソニー株式会社 | 表示装置 |
| KR101046138B1 (ko) * | 2009-07-17 | 2011-07-01 | 삼성전기주식회사 | 다층 배선판 및 그 제조방법 |
| CN109244045B (zh) * | 2018-09-29 | 2024-04-05 | 北方电子研究院安徽有限公司 | 一种厚膜基板小型化金属管壳封装结构 |
| WO2022005097A1 (ko) * | 2020-07-01 | 2022-01-06 | 주식회사 아모센스 | 파워모듈 및 이에 포함되는 세라믹기판 제조방법 |
-
2002
- 2002-04-17 JP JP2002115052A patent/JP3913094B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003309372A (ja) | 2003-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7239525B2 (en) | Circuit board structure with embedded selectable passive components and method for fabricating the same | |
| JP3913094B2 (ja) | 厚膜多層配線基板 | |
| JP2004140285A (ja) | 基板内蔵用チップ形抵抗器 | |
| JP2001155953A (ja) | 三次元搭載用多端子積層セラミックコンデンサ | |
| JP2712295B2 (ja) | 混成集積回路 | |
| US20080110669A1 (en) | Printed circuit board having embedded resistors and method of manufacturing the same | |
| JPH08316002A (ja) | 電子部品及び複合電子部品 | |
| JP4599240B2 (ja) | 混成集積回路用基板 | |
| JP2003163559A (ja) | フィルタを有する回路基板 | |
| JP4782354B2 (ja) | チップ抵抗器及びその製造方法 | |
| JPH0714110B2 (ja) | 多層セラミック基板 | |
| JPH0237097B2 (ja) | ||
| JPH022318B2 (ja) | ||
| JPH10335822A (ja) | 積層セラミック回路基板 | |
| JPS6347248B2 (ja) | ||
| US6608257B1 (en) | Direct plane attachment for capacitors | |
| JPH0720942Y2 (ja) | 抵抗素子を含む複合セラミック多層基板 | |
| JPH0142333Y2 (ja) | ||
| JPH06851Y2 (ja) | セラミック多層配線基板 | |
| JP2568044Y2 (ja) | 電子部品 | |
| JP2569716B2 (ja) | 多層厚膜ｉｃ基板の製造法 | |
| JP3337368B2 (ja) | 中継基板 | |
| JPS59119794A (ja) | 混成厚膜集積回路 | |
| JP2860212B2 (ja) | 受動部品内蔵型多層回路基板及び受動部品調整方法 | |
| JPH051100Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3913094 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |