JPH0720942Y2 - 抵抗素子を含む複合セラミック多層基板 - Google Patents
抵抗素子を含む複合セラミック多層基板Info
- Publication number
- JPH0720942Y2 JPH0720942Y2 JP17091188U JP17091188U JPH0720942Y2 JP H0720942 Y2 JPH0720942 Y2 JP H0720942Y2 JP 17091188 U JP17091188 U JP 17091188U JP 17091188 U JP17091188 U JP 17091188U JP H0720942 Y2 JPH0720942 Y2 JP H0720942Y2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer substrate
- ceramic multilayer
- substrate including
- composite ceramic
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Details Of Resistors (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、抵抗素子を含むセラミック多層基板の構造の
改良に関し、例えばICを搭載してハイブリッドICを構成
するのに用いられるようなセラミック多層基板に関す
る。
改良に関し、例えばICを搭載してハイブリッドICを構成
するのに用いられるようなセラミック多層基板に関す
る。
第２図及び第３図は、それぞれ、従来のハイブリッドIC
に用いられている基板構造を説明するための各断面図で
ある。
に用いられている基板構造を説明するための各断面図で
ある。
第２図の構造では、プリント基板１の上面に抵抗素子
２、コンデンサチップ３、及びインダクタンスチップ４
が搭載されている。抵抗素子２は、電極5,6に跨がるよ
うに、抵抗ペーストをプリント基板１の上面に印刷する
ことにより形成されている。コンデンサチップ３及びイ
ンダクタンスチップ４は、それぞれ、別体のチップ部品
をプリント基板１上の電極７〜10にはんだ付けすること
により実装されている。
２、コンデンサチップ３、及びインダクタンスチップ４
が搭載されている。抵抗素子２は、電極5,6に跨がるよ
うに、抵抗ペーストをプリント基板１の上面に印刷する
ことにより形成されている。コンデンサチップ３及びイ
ンダクタンスチップ４は、それぞれ、別体のチップ部品
をプリント基板１上の電極７〜10にはんだ付けすること
により実装されている。
他方、プリント基板１の下面には、IC11が実装されてい
る。IC11はボンディングワイヤ12,13によりプリント基
板１の下面に形成された電極にはんだ付けされている。
なお、14,15はスルーホールを示し、プリント基板１の
上面及び下面に形成された電極間を電気的に接続するた
めに設けられている。
る。IC11はボンディングワイヤ12,13によりプリント基
板１の下面に形成された電極にはんだ付けされている。
なお、14,15はスルーホールを示し、プリント基板１の
上面及び下面に形成された電極間を電気的に接続するた
めに設けられている。
第３図の構造では、IC11を実装する基板として、セラミ
ック多層基板21が用いられている。セラミック多層基板
21内には、略図的に示す内部電極22によりインダクタン
ス素子が構成されている。そして、セラミック多層基板
21の上面には、抵抗素子23、抵抗チップ24及びコンデン
サチップ25が配置されている。抵抗素子23は抵抗膜を印
刷することにより構成されている。また、多層基板21の
上面及び下面に搭載された各回路素子を電気的に接続す
るために、セラミック多層基板21内にはバイアーホール
26〜29が形成されている。
ック多層基板21が用いられている。セラミック多層基板
21内には、略図的に示す内部電極22によりインダクタン
ス素子が構成されている。そして、セラミック多層基板
21の上面には、抵抗素子23、抵抗チップ24及びコンデン
サチップ25が配置されている。抵抗素子23は抵抗膜を印
刷することにより構成されている。また、多層基板21の
上面及び下面に搭載された各回路素子を電気的に接続す
るために、セラミック多層基板21内にはバイアーホール
26〜29が形成されている。
第３図の構造では、インダクタンス素子がセラミック多
層基板21内の内部電極22を利用して構成されているの
で、第２図の構造に比べてインダクタンス素子の分だけ
全体の形状を小型とすることができる。
層基板21内の内部電極22を利用して構成されているの
で、第２図の構造に比べてインダクタンス素子の分だけ
全体の形状を小型とすることができる。
しかしながら、多層基板21の上面に抵抗素子23及び抵抗
チップ24並びにコンデンサチップ25を配置するものであ
るため、依然として全体の形状はかなり大きく、従って
より一層小型のものが求められている。
チップ24並びにコンデンサチップ25を配置するものであ
るため、依然として全体の形状はかなり大きく、従って
より一層小型のものが求められている。
本考案の目的は、より一層小型であり、かつ信頼性に優
れた複合セラミック多層基板を提供することにある。
れた複合セラミック多層基板を提供することにある。
本考案は、少なくとも一方面にICが搭載されるように構
成されており、かつ内部に回路素子が構成されたセラミ
ック多層基板と、このセラミック多層基板の側面に形成
された抵抗体とを備えることを特徴とする、抵抗素子を
含む複合セラミック多層基板である。
成されており、かつ内部に回路素子が構成されたセラミ
ック多層基板と、このセラミック多層基板の側面に形成
された抵抗体とを備えることを特徴とする、抵抗素子を
含む複合セラミック多層基板である。
抵抗体が基板の側面に形成されているので、基板の主面
の面積が抵抗素子を配置する分だけ縮小される。従っ
て、複合セラミック多層基板の小型化を効果的に図るこ
とができる。
の面積が抵抗素子を配置する分だけ縮小される。従っ
て、複合セラミック多層基板の小型化を効果的に図るこ
とができる。
第１図及び第４図は、本考案の一実施例を説明するため
の斜視図及び側面図である。本実施例は、上面及び／ま
たは下面にICを搭載してハイブリッドICを構成するため
の複合セラミック多層基板に適用したものである。
の斜視図及び側面図である。本実施例は、上面及び／ま
たは下面にICを搭載してハイブリッドICを構成するため
の複合セラミック多層基板に適用したものである。
セラミック多層基板31の内部には、略図的に示す内部電
極32,33によりコンデンサ素子が、内部電極34によりイ
ンダクタンス素子が、内部電極35,36により抵抗素子が
構成されている。すなわち、複数枚のセラミックグリー
ンシートを用意し、該セラミックグリーンシート上に、
内部電極32〜36を構成するための電極ペーストを印刷し
て積層し、焼成することにより、コンデンサ素子、イン
ダクタンス素子及び抵抗素子が内蔵されたセラミック多
層基板31が構成されている。
極32,33によりコンデンサ素子が、内部電極34によりイ
ンダクタンス素子が、内部電極35,36により抵抗素子が
構成されている。すなわち、複数枚のセラミックグリー
ンシートを用意し、該セラミックグリーンシート上に、
内部電極32〜36を構成するための電極ペーストを印刷し
て積層し、焼成することにより、コンデンサ素子、イン
ダクタンス素子及び抵抗素子が内蔵されたセラミック多
層基板31が構成されている。
セラミック多層基板31を構成するセラミック材として
は、比較的低温で焼結されるものを用いることが好まし
い。このように低温で焼結することができ、かつ内部に
コンデンサ素子やインダクタンス素子を形成するための
絶縁材料として、BaO-SiO2-Al2O3-B2O3＋添加物からな
るものを例示することができる。
は、比較的低温で焼結されるものを用いることが好まし
い。このように低温で焼結することができ、かつ内部に
コンデンサ素子やインダクタンス素子を形成するための
絶縁材料として、BaO-SiO2-Al2O3-B2O3＋添加物からな
るものを例示することができる。
もっとも、セラミック多層基板中にコンデンサ素子を構
成するために、セラミック多層基板中の一部を例えばSr
TiO3系セラミックスで構成してもよく、同様にMn-Zn−
フェライト系材料を多層基板内に配することによりイン
ダクタンス素子を構成してもよい。
成するために、セラミック多層基板中の一部を例えばSr
TiO3系セラミックスで構成してもよく、同様にMn-Zn−
フェライト系材料を多層基板内に配することによりイン
ダクタンス素子を構成してもよい。
セラミック多層基板31の端面31a,31bには、端面電極37
〜43が、多層基板31の上面と下面とを電気的に接続する
ように付与されている。この端面電極37〜43は、多層基
板31の端面31a,31bに電極材を印刷することにより形成
してもよく、あるいは端面31a,31bに上下方向に延びる
切欠を形成し、該切欠内に電極材を付与することにより
形成してもよく、それによって内部電極32〜36との電気
的な接続を確実にしてもよい。
〜43が、多層基板31の上面と下面とを電気的に接続する
ように付与されている。この端面電極37〜43は、多層基
板31の端面31a,31bに電極材を印刷することにより形成
してもよく、あるいは端面31a,31bに上下方向に延びる
切欠を形成し、該切欠内に電極材を付与することにより
形成してもよく、それによって内部電極32〜36との電気
的な接続を確実にしてもよい。
セラミック多層基板31の上面及び下面には、IC44,45が
搭載される。この搭載のために、多層基板31の上面及び
下面には、Au等によりめっきが施されている。IC44,45
（第１図では外形のみを一点鎖線で示している）は、ボ
ンディングワイヤ46,47によりセラミック多層基板31上
の接続電極（図示せず）に電気的に接続されている。
搭載される。この搭載のために、多層基板31の上面及び
下面には、Au等によりめっきが施されている。IC44,45
（第１図では外形のみを一点鎖線で示している）は、ボ
ンディングワイヤ46,47によりセラミック多層基板31上
の接続電極（図示せず）に電気的に接続されている。
本実施例の特徴は、セラミック多層基板31の側面31cに
抵抗体51〜55が形成されていることにある。この抵抗体
51〜55は、例えばRuO2を主体とする抵抗ペーストを印刷
し空気中で焼成することにより、あるいはLaB6を主体と
する抵抗ペーストを印刷し非酸化性雰囲気で焼成するこ
とにより形成することができる。また、抵抗体51〜55が
所定の抵抗値を有するように、焼成後にトリミングして
もよい。通常は、10Ω〜1MΩ／ロ程度の抵抗値の抵抗体
が形成される。
抵抗体51〜55が形成されていることにある。この抵抗体
51〜55は、例えばRuO2を主体とする抵抗ペーストを印刷
し空気中で焼成することにより、あるいはLaB6を主体と
する抵抗ペーストを印刷し非酸化性雰囲気で焼成するこ
とにより形成することができる。また、抵抗体51〜55が
所定の抵抗値を有するように、焼成後にトリミングして
もよい。通常は、10Ω〜1MΩ／ロ程度の抵抗値の抵抗体
が形成される。
抵抗体51〜55は、導電部56〜60により、セラミック多層
基板31の上下面の電極（図示せず）あるいはセラミック
多層基板31内の内部電極に電気的に接続される。
基板31の上下面の電極（図示せず）あるいはセラミック
多層基板31内の内部電極に電気的に接続される。
本実施例では、抵抗体51〜55がセラミック多層基板31の
側面31cを利用して構成されており、セラミック多層基
板31の上面及び下面には、抵抗膜や抵抗チップ、さらに
はIC以外の他の何らの回路素子も配置されていない。従
って、セラミック多層基板31の主面の面積を効果的に縮
小し得ることがわかる。
側面31cを利用して構成されており、セラミック多層基
板31の上面及び下面には、抵抗膜や抵抗チップ、さらに
はIC以外の他の何らの回路素子も配置されていない。従
って、セラミック多層基板31の主面の面積を効果的に縮
小し得ることがわかる。
のみならず、抵抗体51〜55は外表面に露出形成されてい
るので、上記したトリミング等により、所望の抵抗値を
有するように調整することも容易である。
るので、上記したトリミング等により、所望の抵抗値を
有するように調整することも容易である。
上記実施例では、セラミック多層基板31内に、コンデン
サ素子、インダクタンス素子及び抵抗素子が構成されて
いたが、他の回路構成のセラミック多層基板にも本考案
を適用することができる。すなわち、セラミック多層基
板内に内蔵される回路素子は任意であり、コンデンサ素
子のみか、あるいはインダクタンス素子のみが形成され
ているものであってもよく、また、内蔵抵抗素子を有し
ないものであってもよい。
サ素子、インダクタンス素子及び抵抗素子が構成されて
いたが、他の回路構成のセラミック多層基板にも本考案
を適用することができる。すなわち、セラミック多層基
板内に内蔵される回路素子は任意であり、コンデンサ素
子のみか、あるいはインダクタンス素子のみが形成され
ているものであってもよく、また、内蔵抵抗素子を有し
ないものであってもよい。
以上のように、本考案によれば、ICが少なくとも一方主
面に搭載されるように構成されており、かつ内部に回路
素子が構成されたセラミック多層基板の側面に抵抗体が
形成されているので、すなわち抵抗素子の形成にセラミ
ック多層基板の主面を利用しないので、従来例に比べて
より一層小型のハイブリッドICを得ることができる。し
かも、側面に形成された抵抗体は、外部に露出されてい
るので、トリミング等によりその抵抗値を調整すること
も容易である。よって、種々のハイブリッドICに応じた
回路構成のセラミック多層基板を容易にかつ迅速に用意
することが可能となる。
面に搭載されるように構成されており、かつ内部に回路
素子が構成されたセラミック多層基板の側面に抵抗体が
形成されているので、すなわち抵抗素子の形成にセラミ
ック多層基板の主面を利用しないので、従来例に比べて
より一層小型のハイブリッドICを得ることができる。し
かも、側面に形成された抵抗体は、外部に露出されてい
るので、トリミング等によりその抵抗値を調整すること
も容易である。よって、種々のハイブリッドICに応じた
回路構成のセラミック多層基板を容易にかつ迅速に用意
することが可能となる。
第１図は本考案の一実施例の斜視図、第２図は従来のハ
イブリッドICを説明するための断面図、第３図は従来の
ハイブリッドICの他の例を説明するための断面図、第４
図は第１図実施例の側面図である。 図において、31はセラミック多層基板、31cは側面、32
〜36は内蔵素子を構成するための内部電極、44,45はI
C、51〜55は抵抗体を示す。
イブリッドICを説明するための断面図、第３図は従来の
ハイブリッドICの他の例を説明するための断面図、第４
図は第１図実施例の側面図である。 図において、31はセラミック多層基板、31cは側面、32
〜36は内蔵素子を構成するための内部電極、44,45はI
C、51〜55は抵抗体を示す。
───────────────────────────────────────────────────── フロントページの続き (72)考案者 児堂 義一 京都府長岡京市天神２丁目26番10号 株式 会社村田製作所内 (56)参考文献 特開 昭49−129860（ＪＰ，Ａ)
Claims (1)
- 【請求項１】少なくとも一方主面にICが搭載されるよう
に構成されており、かつ内部に回路素子が構成されたセ
ラミック多層基板と、 前記セラミック多層基板の側面に形成された抵抗体とを
備えることを特徴とする、抵抗素子を含む複合セラミッ
ク多層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17091188U JPH0720942Y2 (ja) | 1988-12-28 | 1988-12-28 | 抵抗素子を含む複合セラミック多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17091188U JPH0720942Y2 (ja) | 1988-12-28 | 1988-12-28 | 抵抗素子を含む複合セラミック多層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0289874U JPH0289874U (ja) | 1990-07-17 |
| JPH0720942Y2 true JPH0720942Y2 (ja) | 1995-05-15 |
Family
ID=31462269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17091188U Expired - Lifetime JPH0720942Y2 (ja) | 1988-12-28 | 1988-12-28 | 抵抗素子を含む複合セラミック多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720942Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011100649A (ja) * | 2009-11-06 | 2011-05-19 | Murata Mfg Co Ltd | 電子部品内蔵基板および電子モジュール。 |
-
1988
- 1988-12-28 JP JP17091188U patent/JPH0720942Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0289874U (ja) | 1990-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0720942Y2 (ja) | 抵抗素子を含む複合セラミック多層基板 | |
| JPH10261547A (ja) | 面実装型複合素子の構造及びその製造方法 | |
| JP2839092B2 (ja) | 圧電複合部品及びその製造方法 | |
| JPH08316002A (ja) | 電子部品及び複合電子部品 | |
| JPS6332911A (ja) | ノイズ吸収素子 | |
| JP3295997B2 (ja) | セラミック多層基板 | |
| JPS6221260B2 (ja) | ||
| JPS6233281Y2 (ja) | ||
| JP3913094B2 (ja) | 厚膜多層配線基板 | |
| JPH0134339Y2 (ja) | ||
| JPH051100Y2 (ja) | ||
| JP2573665Y2 (ja) | 抵抗内蔵サージアブソーバ | |
| JP2538631Y2 (ja) | チップ状素子ネットワークデバイス | |
| JPH0714110B2 (ja) | 多層セラミック基板 | |
| JPS5827302A (ja) | 抵抗を含むチツプ形素子 | |
| JPH0142333Y2 (ja) | ||
| JPH022318B2 (ja) | ||
| JPH0327009U (ja) | ||
| JPS6322665Y2 (ja) | ||
| JP2975491B2 (ja) | チップ抵抗器 | |
| JP2627625B2 (ja) | 積層集積回路 | |
| JPS5936922Y2 (ja) | 混成集積回路装置 | |
| JPH0714109B2 (ja) | セラミック複合回路基板 | |
| JPH0632376B2 (ja) | 混成集積回路用多層基板 | |
| JP2568044Y2 (ja) | 電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |