JPS5936922Y2 - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPS5936922Y2
JPS5936922Y2 JP14236579U JP14236579U JPS5936922Y2 JP S5936922 Y2 JPS5936922 Y2 JP S5936922Y2 JP 14236579 U JP14236579 U JP 14236579U JP 14236579 U JP14236579 U JP 14236579U JP S5936922 Y2 JPS5936922 Y2 JP S5936922Y2
Authority
JP
Japan
Prior art keywords
insulating film
protective insulating
conductor
integrated circuit
wiring conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14236579U
Other languages
English (en)
Other versions
JPS5661084U (ja
Inventor
孝夫 志熊
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP14236579U priority Critical patent/JPS5936922Y2/ja
Publication of JPS5661084U publication Critical patent/JPS5661084U/ja
Application granted granted Critical
Publication of JPS5936922Y2 publication Critical patent/JPS5936922Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は厚膜混成集積回路装置に関する。
一般に厚膜混成集積回路に使用する厚膜印刷基板は、セ
ラミック基板上に各種のペーストを印刷焼成して形成さ
れた導電体、抵抗体、保護絶縁膜により構成され、又多
層になると下部導電体、中間絶縁層、上部導電体、抵抗
体、保護絶縁膜等により構成される。
厚膜印刷基板内での配線パターンは、要求された回路構
成及びセラミック基板の大きさにより簡単な場合から複
雑さをきわめる場合まであるが、複雑な場合には次の問
題がある。
すなわち、第1図a、 l)に示すように、大きさの
限定されたセラミック基板1内により多くの素子(図示
せず)を搭載するために、配線としての導電体同志の間
隔をできる限り狭くするとともに、リード取付部の導電
体13′にきわめて接近して配線導電体13を形成する
ことになる。
このようなパターン設計を行った場合、組立工程におい
て第1図a、 l)に示すように、外部リード線11
がリード取付部の導電体13′に半田15により接続さ
れると、リード線11の先端部が配線導電体13と交差
することがある。
この配線導電体13上には、半田ブリッジ防止のために
、保護絶縁膜14が印刷されている。
しかしながら、この保護絶縁膜14は、他の抵抗体など
の表面保護膜の形成と同時に形成されるものであり、通
常は硼硅酸鉛ガラスを主成分とする絶縁体ペーストなど
が用いられるか゛、比較的ポーラスで細い穴がおいてい
る。
したがって、この状態で長時間の電圧印加を行うと、導
電体中の銀などの導電物質が大気中の湿気でもって保護
絶縁膜内の細い穴を通して拡散し、ついにはリードに達
し、ショート状態となり、電気回路が動作不良となる。
本考案は上記問題点を解決するためになされたものであ
る。
本考案は、半田ブリッジ防止用保護絶縁膜と配線導電体
の間にもう一層該保護絶縁膜よりも絶縁度が高く、ポー
ラスでない材料を印刷し、銀などの導電物質の拡散によ
るショートを防止するものである。
以下に図面を参照して本考案の実施例を説明する。
第2図a、 l)に示すように、セラミック基板22に
配線導電体23(及びリード取付部導電体23′)、シ
ョート防止用の中間絶縁層26並びに半田ブリッジ防止
用の保護絶縁膜24を、この順序で印刷、焼成工程を経
て形成する。
その後、この印刷基板にリード線21を半田25を用い
て取り付けると、ノード線21の先端が配線導電体23
と交差するようになる。
前記配線導電体23及びリード取付部導電体23′はA
g、 Ag−Pd、 Au、 Au−Pdなどを主成分
とする導電体ペーストを印刷・焼成して同時に形成され
る。
前記ショート防止用の中間絶縁層26は、例えばセラミ
ックとガラスとの混合物を主成分とする絶縁体ペースト
で焼成後にクラック、ピンポール等の欠陥が生じにくく
絶縁性の高いものを用い、それを印刷・焼成することに
よって形成される。
前記絶縁体ペーストとして例えば住友金属鉱山■製のl
−9003(品種名)を用いることがで゛き、その場合
は760〜900C’で8〜10分間空気中で焼成する
ことにより、膜厚50μm、絶縁抵抗1010オーム以
上(10Vで測定)の中間絶縁層を形成することができ
る。
また、米国テ゛ユポン社製の誘電体ペースl−9429
〜9101 (いずれも製品番号)を用いてもほは゛同
様の中間絶縁層を得ることができる。
前記半田ブリッジ防止用の保護絶縁膜24は、従来技術
の場合と同様に、例えば硼硅酸鉛ガラスを主成分とする
絶縁体ペーストを用いることができ、他の抵抗体などの
表面保護膜の形成と同時に、印刷・焼成工程により形成
される。
前記絶縁ペーストとしては例えば住友金属鉱山■製の1
9401 (品種名)を用いることかで゛き、その場合
は500〜520°C15分間、空気中の焼成で半田ブ
リッジ防止用の保護絶縁膜が形成される。
」1記のように、配線導電体23とリード線21の交差
部に半田ブリッジ防止用の保護絶縁膜よりも緻密な中間
絶縁層26を設けることにより、前記交差部におけるシ
ョート不良を防止して製品の品質ないし信頼性並びに製
品歩留りを向上させることができる。
なお、上記第2図の実施例では中間絶縁層26を比較的
広い範囲にわたって形成した場合を示したが、中間絶縁
層は前記交差部を十分被覆できる程度に形成するだけで
もよいことはもちろんである。
第3図a、 l)は他の実施例を示すもので、セラミ
ック基板31上の配線導電体同志が交差するのを避ける
ために、配線導電体33が印刷基板の右端部に配置され
、そのために該配線導電体33とり−ド31が完全に交
差するようになっている。
この場合も前記第2図の実施例の場合と同様に、配線導
電体33の交差部ないし交差部を含む領域に中間絶縁層
36を形成し、その上に半田ブリッジ防止用の保護絶縁
膜34を形成する。
このような構造の印刷基板にしておけば、リード線31
をリード取付部の導電体33′に半田35により接続し
た場合に、前記第2図の実施例の場合と同様、交差部に
おけるショートを十分に防止することができるとともに
、半田ブリッジの発生も防止することができる。
なお、以上の説明では本考案のごく一部について触れた
だけであるが、本考案は印刷基板の配線導電体とリード
線が交差する場合だけでなく、前記配線導電体と例えば
チップタンタルコンデ゛ンサなどの電子部品と交差する
場合にも十分適用することか゛できる。
【図面の簡単な説明】
第1図a及びbはそれぞれ従来の混成集積回路を示す平
面図及びA−A′断面図、第2図a及びbはそれぞれ本
発明の一実施例を示す平面図及びB−B’断面図、第3
図a及びbはそれぞれ本発明の他の実施例を示す平面図
及びC−C’断面図である。 11、21.31・・・・・・リード線、12.22.
32・・・・・・セラミック基板、13.23.33・
・・・・・配線導電体、13’、 23’。 33′・・・・・・リード取付部の導電体、14.24
.34・・・・・・保護絶縁膜、15.25.35・・
・・・・半田、26.36・・・・・・中間絶縁層。

Claims (1)

    【実用新案登録請求の範囲】
  1. 厚膜印刷回路基板の配線導電体と外部リード線または電
    子部品の一部とが半田ブリッジ防止用の保護絶縁膜を介
    して交差する混成厚膜集積回路装置において、前記交差
    部における前記配線導電体と前記保護絶縁膜との間に該
    保護絶縁膜よりも緻密な中間絶縁層を介在せしめたこと
    を特徴とする混成厚膜集積回路装置。
JP14236579U 1979-10-15 1979-10-15 混成集積回路装置 Expired JPS5936922Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14236579U JPS5936922Y2 (ja) 1979-10-15 1979-10-15 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14236579U JPS5936922Y2 (ja) 1979-10-15 1979-10-15 混成集積回路装置

Publications (2)

Publication Number Publication Date
JPS5661084U JPS5661084U (ja) 1981-05-23
JPS5936922Y2 true JPS5936922Y2 (ja) 1984-10-12

Family

ID=29373647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14236579U Expired JPS5936922Y2 (ja) 1979-10-15 1979-10-15 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPS5936922Y2 (ja)

Also Published As

Publication number Publication date
JPS5661084U (ja) 1981-05-23

Similar Documents

Publication Publication Date Title
US4539622A (en) Hybrid integrated circuit device
JPS5936922Y2 (ja) 混成集積回路装置
US4991284A (en) Method for manufacturing thick film circuit board device
JPH0595071U (ja) 厚膜回路基板
JPS63253659A (ja) 厚膜混成集積回路装置
JP2707717B2 (ja) 混成集積回路
JPS61148859A (ja) 混成集積回路装置およびその製造方法
JPS6165465A (ja) 厚膜多層基板における膜抵抗体の製造方法
JPH0720942Y2 (ja) 抵抗素子を含む複合セラミック多層基板
JPH023630Y2 (ja)
JP3165517B2 (ja) 回路装置
JPS6025290A (ja) 混成集積回路基板の製造方法
JP2975491B2 (ja) チップ抵抗器
JPS6149491A (ja) セラミツク多層配線基板
JPH0365034B2 (ja)
JPH0677660A (ja) 抵抗体付きセラミックス回路基板
JPS59119794A (ja) 混成厚膜集積回路
JPS62119964A (ja) 複合回路装置
JPH06334316A (ja) チップ部品搭載用回路基板
JPH07107953B2 (ja) プリント配線板
JPS6157513U (ja)
JPS60175495A (ja) 多層基板
JPS59161093A (ja) 厚膜配線基板
JPH0563367A (ja) 低温焼成セラミツク多層配線基板
JPS62213194A (ja) 厚膜回路基板とその製造方法